專利名稱：半導體裝置的制造方法
技術領域：
本發明涉及半導體裝置的制造方法，特別是，涉及芯片尺寸封裝型半導體裝置的制造方法。
背景技術：
近年來，作為封裝技術，芯片尺寸封裝(Chip Size Package)正受到關注。所謂芯片尺寸封裝是指，其外形尺寸和半導體芯片的外形尺寸大致相同的小型封裝。以往，作為芯片尺寸封裝型半導體裝置的一種眾所周知的是BGA型半導體裝置。該BGA型半導體裝置將多個與半導體芯片的焊盤電極電連接的球狀導電端子以格子狀排列在封裝體的一個主面上。
并且，在將該BGA型半導體裝置組裝在電子器件中時，通過將各導電端子壓接在印制電路板上的配線圖形上，使半導體芯片與搭載在印制電路板上的外部電路電連接。
上述現有例中的BGA型半導體裝置是由例如經由以下所示的工序的制造方法制造的。
首先，準備由切割線區分的半導體襯底。在此，半導體襯底的表面上形成有電子器件。接著，在半導體襯底的表面上形成與電子器件連接的焊盤電極。然后，在半導體襯底的表面上粘接支承體。之后，沿著切割線，將半導體襯底的一部分從該背面選擇性地蝕刻而形成開口部。然后，形成與在開口部內露出的焊盤電極電連接、從該開口部內向半導體襯底的背面上延伸的配線層。然后，將該配線層選擇性地進行蝕刻而構圖，使配線層成為規定的配線圖案。然后，在包括配線層上的半導體襯底的背面上，形成露出配線層的一部分的保護層，并在該配線層的一部分上形成導電端子。最后，通過沿著切割線進行切割，將所述半導體襯底分離成多個半導體芯片。
另外，作為有關上述技術的技術文獻，舉出例如以下專利文獻。
專利公報2002-512436號公報圖14是顯示上述半導體裝置的制造方法的途中工序的剖面圖。如圖14所示，在半導體襯底50的表面上，介由第一絕緣膜51，形成有焊盤電極52。并且，在包括焊盤電極52上的半導體襯底50的表面上，介由樹脂層53形成有支承體54。并且，沿著切割線DL形成有開口部50W。
但是，在形成在上述半導體襯底50的背面的開口部50W中，出現了該背面上的第二絕緣膜56上發生裂紋60等損傷的問題。該裂紋60等的損傷是，由于在處理半導體襯底50時該半導體襯底50被彎曲，在該開口部50w上施加應力而產生的。
當在第二絕緣膜56上出現上述裂紋60等損傷時，在后面的工序中使用的蝕刻溶劑等藥液會侵入。因此，發生了與第二絕緣膜56鄰接形成的焊盤電極52及其他半導體襯底50的部位腐蝕的問題。結果，半導體襯底的可靠性降低。
發明內容
因此，本發明的目的在于，在芯片尺寸封裝型半導體裝置的制造方法中，提高其可靠性。
鑒于上述課題，本發明提供一種半導體裝置的制造方法，其特征在于，包括在由切割線區分、并介由第一絕緣膜沿著該切割線形成有焊盤電極的半導體襯底的表面上，介由樹脂層形成支承體的工序；將半導體襯底的一部分從該背面選擇性地進行蝕刻，形成沿著切割線的一部分開口的開口部的工序；在包括開口部內的半導體襯底的背面上形成第二絕緣膜的工序；將開口部的底部的第一及第二絕緣膜的一部分選擇性地進行蝕刻而去除，并露出焊盤電極的一部分的工序；覆蓋位于開口部的側壁和底部的邊界上的第二絕緣膜，在包括該開口部內的第二絕緣膜上選擇性地形成抗蝕層的工序；形成與在開口部的底部露出的焊盤電極的一部分電連接，并在半導體襯底的背面的抗蝕層上及第二絕緣膜上延伸的配線層的工序。
本發明的半導體裝置的制造方法的特征在于，除上述工序外，還包括在包括配線層上的半導體襯底的背面上形成露出該配線層的一部分的保護層的工序；通過沿著切割線進行切割，將半導體襯底分離成多個半導體芯片的工序。
本發明的半導體裝置的制造方法的特征在于，除上述工序外，還包括在包括配線層上的半導體襯底的背面上形成露出該配線層的一部分的保護層的工序；在配線層的部分上形成導電端子的工序；通過沿著切割線進行切割，將半導體襯底分離成多個半導體芯片的工序。
根據本發明，覆蓋位于開口部的側壁和底部的邊界上的第二絕緣膜，在包括該開口部內的第二絕緣膜上形成了抗蝕層。從而，在其后進行的配線層和保護層等的形成工序中，由上述抗蝕層機械性保護半導體襯底，故能夠最大限度地抑制在形成于半導體襯底的背面上的絕緣膜上出現裂縫等損傷。
因此，可以最大限度地避免由于形成配線層和保護層等工序中使用的蝕刻溶液等藥液侵入到與上述絕緣膜鄰接形成的焊盤電極和半導體襯底的其他部位而將其腐蝕。即，通過形成上述抗蝕層，可以最大限度地抑制半導體裝置的可靠性的降低。
并且，上述抗蝕層可以利用在以往的半導體裝置的制造工序中使用的有機材料，通過一般的工序而形成。因此，不需要增加新的特殊制造工序，能夠最大限度地抑制制造成本的增加。
圖1是顯示本發明實施例中的半導體裝置的制造方法的平面圖；圖2(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖3(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖4是顯示本發明實施例中的半導體裝置的制造方法的平面圖；圖5(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖6(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖7(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖8(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖9是顯示本發明實施例中的半導體裝置的制造方法的平面圖；圖10(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖11是顯示本發明實施例中的半導體裝置的制造方法的平面圖；圖12(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；
圖13(a)、(b)是顯示本發明實施例中的半導體裝置的制造方法的剖面圖；圖14是顯示現有例的半導體裝置的制造方法的剖面圖。
具體實施例方式
下面，參照
本發明的第一實施例中的半導體裝置的制造方法。圖1、圖4、圖9及圖11是顯示本實施例中的半導體裝置的制造方法的平面圖。圖2及圖3、圖5至圖8、圖10、圖12及圖13是顯示本實施例中的半導體裝置的制造方法的剖面圖。
圖1至圖13中顯示，半導體襯底當中的后述的切割線DL1及與其正交的切割線DL2附近。
圖1是從半導體襯底10的表面看到的平面圖。圖4及圖9、圖11是從半導體襯底10的背面看到的平面圖。
首先，如圖1所示，準備由切割線DL1及與其正交的切割線DL2區分的半導體襯底10。在半導體襯底10的表面上形成有未圖示的電子器件。在此，設未圖示的電子器件為例如CCD(Charge Coupled Device)或紅外線傳感器等受光元件或者發光元件。或者，未圖示的電子器件也可以是上述受光元件和發光元件以外的電子器件。并且，半導體襯底10例如由硅襯底構成，但也可以是其他材質的襯底。
半導體襯底10的表面上形成有隔著切割線DL1相對，并介由層間絕緣膜即第一絕緣膜11與未圖示的電子器件連接的焊盤電極12。第一絕緣膜11例如由P-TEOS膜或BPSG膜等構成。并且，焊盤電極12理想的是由通過濺射法形成的鋁(Al)構成的電極，但由其他金屬構成的電極也可以。
接著，在包括焊盤電極12上的半導體襯底10的表面上，介由樹脂層13粘接基板狀或帶狀的支承體14。在此，當未圖示的電子器件是受光元件或發光元件時，支承體14由例如玻璃之類的具有透明或半透明性質的材料形成。當未圖示的電子器件不是受光元件或發光元件時，支承體14可以由不具有透明或半透明性質的材料形成。
此時的半導體襯底10及層積在其上的各層的剖面圖由圖2(A)及圖2(B)表示。圖2(A)是沿著圖1的X-X線的剖面圖。圖2(B)是沿著圖1的Y-Y線的剖面圖。并且，圖3(A)、圖5(A)至圖8(A)、圖10(A)、圖12(A)至圖15(A)顯示沿著圖1的X-X線的剖面圖。另外，圖3(B)、圖5(B)至圖8(B)、圖10(B)、圖12(B)至圖15(B)顯示沿著圖1的Y-Y線的剖面圖。
然后，如圖3(A)及圖3(B)所示，在半導體襯底10的背面上形成沿著切割線DL1的一部分開口的第一抗蝕層15。然后，以第一抗蝕層15為掩模，最好是通過各向同性蝕刻，將半導體襯底10的一部分從該背面選擇性地蝕刻。通過該蝕刻，形成沿著切割線DL1的一部分使半導體襯底開口的開口部10w。開口部10w貫通半導體襯底10而形成。在此，在開口部10w的底部露出第一絕緣膜11。在該蝕刻結束之后，去除第一抗蝕層15。另外，該蝕刻也可以利用各向異性蝕刻進行。
實際上，半導體襯底10上形成有多個開口部10w。從半導體襯底10的背面看這些多個開口部10w時，其平面圖如圖4所示。另外，圖4中是透過焊盤電極12顯示的。
如圖4所示，多個開口部10w沿著切割線DL1將半導體襯底的主面中存在焊盤電極12的區域局部開口。并且，在開口部10w以外的區域，切割線DL2相對切割線DL1正交。
然后，如圖5(A)及圖5(B)所示，在包括開口部10w內的半導體襯底10的背面上作為背面絕緣膜形成第二絕緣膜16。第二絕緣膜16例如由氧化硅膜(SiO2膜)或氮化硅膜(SiN膜)構成，例如通過等離子CVD法形成。
如圖6(A)及圖6(B)所示，在開口部10w的底部，將從焊盤電極12的一部分上至切割線DL1的區域開口的第二抗蝕層17形成在第二絕緣膜16上。
然后，以第二抗蝕層17為掩模，從半導體襯底10的背面側最好通過各向異性干蝕刻，對第二絕緣膜16及第一絕緣膜11進行蝕刻。該蝕刻結束之后，去除第二抗蝕層17。通過該蝕刻，將從焊盤電極12的一部分上至切割線DL的區域形成的第一絕緣膜11及第二絕緣膜16去除。即，在開口部10w的底部露出焊盤電極12的一部分及樹脂層13的一部分。
然后，如圖7(A)及圖7(B)所示，在包括開口部10w內的半導體襯底10的背面的整個面上，形成作為保護層的第三抗蝕層18。該第三抗蝕層18最好由作為光刻掩模使用的感光性有機材料構成。第三抗蝕層18理想的是例如以10μm～30μm程度的厚度形成。
進一步講，上述有機材料最好是具有規定彈性而固化的有機材料。例如，上述有機材料最好是，于形成在半導體襯底10背面上的緩沖層的形成工序(所謂CSM工序)中使用的有機材料。
目前，在上述緩沖層的形成工序中，該有機材料只形成在半導體襯底10的背面的一部分上。這是為了緩和施加在由該有機材料構成的緩沖層上介由配線層形成的導電端子上的應力。對此，本發明的由有機材料構成的第三抗蝕層具有保護層的功能，用于對應處理半導體襯底10時施加在開口部10w上的應力。
然后，如圖8(A)及圖8(B)所示，通過使用了未圖示的掩模的曝光及顯影，將第三抗蝕層18圖案構圖為規定的圖案。在此，第三抗蝕層18的規定圖案是指，從半導體襯底10的背面的第二絕緣膜16的一部分上覆蓋位于與切割線DL1相對的開口部10w的側壁和底部的邊界的第二絕緣膜16上的圖案(參照圖8(B))。此時的第三抗蝕層18的圖案顯示在圖9的平面圖中。另外，圖9中是透過焊盤電極12顯示的。
利用該第三抗蝕層18，在開口部10w附近及該開口部10w的側壁和該底部的邊界中，第二絕緣膜16被保護，其機械強度得到提高。從而，可以最大限度地抑制，如現有例那樣，因處理半導體襯底10時施加的應力，在開口部10w的底部的第二絕緣膜16上出現裂縫等損傷的現象。
并且，即使在位于開口部10w的側壁和底部的邊界的第二絕緣膜16上出現了裂縫等損傷，因為該損傷部位由抗蝕層18覆蓋，故也能夠最大限度地抑制在后面的工序中使用的蝕刻溶液或顯影液等藥液從該損傷部位侵入半導體襯底10、焊盤電極12、或未圖示的電子器件中。
并且，上述抗蝕層可以利用在以往的半導體裝置的制造工序中使用的有機材料(例如使用于緩沖層的形成工序中)，通過通常的工序形成。因此，不需要增加新的特殊制造工序，能夠最大限度地抑制制造成本的增加。
然后，如圖10(A)及圖10(B)所示，覆蓋在開口部10w內露出的焊盤電極12的一部分上及樹脂層13的一部分上、包括開口部10w內的半導體襯底10的背面的第二絕緣膜16的一部分上、及第三抗蝕層18的一部分上，并沿著切割線DL1形成配線層19。
配線層19例如由鋁(Al)構成，例如通過濺射法形成。此時，在半導體襯底10的背面的第二絕緣膜16上，對應規定的圖案，選擇性地形成未圖示的抗蝕層，并以該抗蝕層為掩模形成配線層19。此時的配線層19的圖案顯示在圖11的平面圖中。另外，圖11中是透過焊盤電極12顯示的。
配線層19也可以由鋁(Al)以外的金屬構成，通過濺射法以外的方法形成。并且，配線層19未必要覆蓋樹脂層13的一部分上。
然后，如圖12(A)及圖12(B)所示，在包括抗蝕層18上以及配線層19上的半導體襯底10的背面上形成露出配線層19的一部分的保護層20。并且，在保護層20露出的配線層19的一部分上形成例如由焊錫構成的導電端子21。
最后，如圖13(A)及圖13(B)所示，通過沿著切割線DL進行切割，將半導體襯底10及層積在其上的各層分離為由多個半導體芯片10A及層積在其上的各層構成的半導體裝置。
在上述的實施例中，在將第三抗蝕層18構圖為規定的圖案時，第三抗蝕層18形成了從半導體襯底10的背面的第二絕緣膜16的一部分上覆蓋至位于與切割線DL1相對的開口部10w的側壁和底部的邊界的第二絕緣膜16上的圖案。但本發明不限于此。
即，第三抗蝕層18也可以形成為覆蓋半導體襯底10的背面的第二絕緣膜16的整個面且覆蓋開口部10w的側壁及底部的第二絕緣膜16上的圖案。此時，在開口部10w的底部只露出焊盤電極12的一部分及樹脂層13的一部分。此時的配線層與在開口部10w的底部露出的焊盤電極12連接，且在半導體襯底10的背面的上述抗蝕層上延伸而形成。此時，能夠保護位于開口部10w的底部中的整個邊上的第二絕緣膜16。
在上述的實施例中，在配線層19上形成了導電端子21。但本發明不限于此。即，本發明也可以應用于不形成導電端子的半導體裝置例如LGA(Land Grid Array)型半導體裝置。
并且，在上述實施例中，在半導體襯底10的背面上形成了與焊盤電極12連接的配線層19。但本發明不限于此。即，配線層19只要形成在至少具有如開口部10w的立體結構的半導體襯底上，則也可以不與焊盤電極12連接。
并且，在上述實施例中，開口部10w貫通半導體襯底10而形成。但本發明不限于此。即，開口部10w可以是從半導體襯底10的背面不貫通該半導體襯底10而形成的凹部。此時，形成在半導體襯底10的表面上的支承體14可以在上述的任一工序中被去除。或者，也可以不去除支承體14而將其留下。或者，也可以不形成支承體14。
并且，在上述實施例中，開口部10w是在半導體襯底10的背面開口而形成，并在包括該開口部10w的該背面上形成了配線層19。但本發明不限于此。即，如果不形成支承體14，則開口部10w也可以是在半導體襯底10的表面開口，并可在該表面形成配線層19。
權利要求
1.一種半導體裝置的制造方法，其特征在于，包括在由切割線區分、并介由第一絕緣膜沿著該切割線形成有焊盤電極的半導體襯底的表面上，介由樹脂層粘接支承體的工序；從該背面選擇性地進行蝕刻所述半導體襯底的一部分，形成沿著所述切割線的一部分開口的開口部的工序；在包括所述開口部內的所述半導體襯底的背面上形成第二絕緣膜的工序；將所述開口部的底部的所述第一及第二絕緣膜的一部分選擇性地進行蝕刻而去除，并露出所述焊盤電極的一部分的工序；覆蓋位于所述開口部的側壁和底部的邊界上的第二絕緣膜，在包括該開口部內的所述第二絕緣膜上選擇性地形成第一保護層的工序；形成與在所述開口部的底部露出的焊盤電極的一部分電連接，并在所述半導體襯底的背面的所述第一保護層上及所述第二絕緣膜上延伸的配線層的工序。
2.如權利要求1所述的半導體裝置的制造方法，其特征在于，包括在包括所述配線層上的半導體襯底的背面上形成露出該配線層的一部分的第二保護層的工序；通過沿著所述切割線進行切割，將所述半導體襯底分離成多個半導體芯片的工序。
3.如權利要求1所述的半導體裝置的制造方法，其特征在于，包括在包括所述配線層上的半導體襯底的背面上形成露出該配線層的一部分的第二保護層的工序；在所述配線層的一部分上形成導電端子的工序；通過沿著所述切割線進行切割，將所述半導體襯底分離成多個半導體芯片的工序。
4.如權利要求1所述的半導體裝置的制造方法，其特征在于，第一保護層由抗蝕層構成。
全文摘要
一種半導體裝置的制造方法，在芯片尺寸封裝型半導體裝置的制造方法中，提高其可靠性。在半導體襯底(10)的表面介由第一絕緣膜(11)形成支承體(14)。然后，將半導體襯底(10)的一部分從該背面選擇性地進行蝕刻而形成開口部(10w)后，在該背面形成第二絕緣膜(17)。然后，選擇性地蝕刻開口部(10w)的底部的第一絕緣膜(11)及第二絕緣膜(16)，露出該開口部(10w)的底部的焊盤電極(12)。然后，在從半導體襯底(10)的背面到位于開口部(10w)的側壁和底部的邊界的第二絕緣膜上，選擇性地形成有第三抗蝕層(18)。之后，按照規定的圖案，選擇性地形成與開口部(10w)的底部的焊盤電極(12)電連接，并在半導體襯底(10)的背面上延伸的配線層(19)。
文檔編號H01L21/28GK1753153SQ20051010686
公開日2006年3月29日 申請日期2005年9月26日 優先權日2004年9月24日
發明者野間崇, 岡田和央, 山田紘士, 飯田正則 申請人:三洋電機株式會社