專利名稱：薄膜晶體管的制作方法
技術領域：
本發明涉及一種薄膜晶體管，且特別涉及一種可以有效抑制糾結效應的薄膜晶體管。
背景技術：
主動式顯示器(active matrix display)因為具有體積小、重量輕及全彩等優點，近年來已廣泛地應用在手機、數字相機、計算機屏幕、電視等產品之中。其中，主動式顯示器的成像質量又與其核心元件—薄膜晶體管(ThinFilm Transistor，TFT)的特性息息相關。
圖1為公知之一種薄膜晶體管的俯視圖，圖2為薄膜晶體管的漏極電壓與漏極電流之關系曲線圖。請同時參照圖1及圖2，當漏極104的漏極電壓VDS不斷地改變時，漏極電流IDS也會跟著變化。一般而言，位于飽和(Saturation)區的漏極電流IDS是薄膜晶體管100的理想操作電流。但是，當漏極電壓VDS達到糾結電壓(Kink Voltage)VK時，薄膜晶體管100便會產生糾結電流(Kink Current)的現象。因此，為了避免薄膜晶體管100發生糾結電流的情形，如何提高薄膜晶體管100的糾結電壓便成為當前研究的課題之一。
圖3為公知之一種對稱型雙柵極薄膜晶體管的俯視圖。請參照圖3，在對稱型雙柵極薄膜晶體管200中，第一柵極222與第二柵極224的寬度相同，且在第一柵極222以及第二柵極224的兩側是具有淺摻雜區205。由于此對稱型雙柵極結構220可以增加源極202與漏極204之間的阻值，因此能夠抑制糾結效應。
但是，在對稱型雙柵極薄膜晶體管200中，當施加在漏極204的電壓超過臨界電壓VT(見圖2)時，只有在靠近漏極204之通道區(未標出)中的電流會達到飽和狀態，而在靠近源極202之通道區(未標出)的電流無論施加在漏極204的電壓為何，其均與此電壓呈線性關系。因此，當漏極電壓升高時，靠近源極202的通道區內將會發生糾結效應而產生漏電流。
為了改善對稱型雙柵極薄膜晶體管200的缺點，便有人提出非對稱型的雙柵極薄膜晶體管。圖4為公知之一種非對稱型雙柵極薄膜晶體管的俯視圖。請參照圖4，在公知之非對稱型雙柵極薄膜晶體管300中，靠近源極302之第一柵極322的寬度l1大于靠近漏極304之第二柵極324的寬度l2。
承上所述，對非對稱型雙柵極薄膜晶體管300而言，第一柵極322的寬度l1越大越能提高非對稱型雙柵極薄膜晶體管300的糾結電壓，而在第一柵極322與第二柵極324的寬度總和(l1+l2)為一固定值的情形下，必須盡量縮小非對稱型雙柵極結構320中第二柵極324的寬度，才能讓第一柵極322具有足夠大的寬度。但是，若第二柵極324的寬度l2過小，將會更容易引起短信道效應(Short Channel Effects)以及熱載流子效應，使非對稱型雙柵極薄膜晶體管300容易發生漏電流的現象，進而影響元件的特性。
發明內容
有鑒于此，本發明的目的就是提供一種能夠提高抑制漏電流效果的薄膜晶體管。
本發明的另一目的就是提供一種薄膜晶體管，其具有良好的載流子遷移率(Mobility)。
為達上述或其它目的，本發明提出一種薄膜晶體管，其包括基底、柵絕緣層、雙柵極結構、第一淺摻雜區以及第二淺摻雜區。其中，基底包括源極區、漏極區、重摻雜區、第一通道區以及第二通道區。源極區以及漏極區分別設置于基底的相對兩側，而重摻雜區位于源極區以及漏極區之間，且第一通道區位于重摻雜區以及源極區之間，而第二通道區位于重摻雜區以及漏極區之間。此外，柵絕緣層覆蓋基底，且雙柵極結構包括設置于第一通道區上方之柵絕緣層上的第一柵極，以及設置于第二通道區上方之柵絕緣層上的第二柵極。另外，第一淺摻雜區設置于第二通道區以及重摻雜區之間，而第二淺摻雜區設置于第二通道區與漏極區之間，且第二淺摻雜區之長度大于第一淺摻雜區之長度。
在本發明一較佳實施例中，當基底例如是p型硅基底時，重摻雜區、第一與第二淺摻雜區例如是n型摻雜區；而當基底例如是n型硅基底時，重摻雜區、第一與第二淺摻雜區則例如是p型摻雜區。此外，第二柵極之寬度例如是小于第一柵極之寬度。另外，柵絕緣層的材質例如是氧化硅。
本發明又提出一種薄膜晶體管，其包括基底、柵絕緣層以及雙柵極結構。其中，基底包括源極區、漏極區、第一淺摻雜區、第一通道區、第二通道區以及第二淺摻雜區。源極區以及漏極區分別設置于基底之相對兩側，而第一淺摻雜區設置于基底上，且位于源極區以及漏極區之間。第一通道區位于第一淺摻雜區以及源極區之間，而第二通道區位于第一淺摻雜區以及漏極區之間，且第二淺摻雜區位于第二通道區與漏極之間。此外，柵絕緣層覆蓋基底，而雙柵極結構包括分別設置于第一通道區以及第二通道區上方之柵絕緣層上的第一柵極以及第二柵極，且第二柵極之寬度比第一柵極之寬度小。
在本發明一較佳實施例中，上述之薄膜晶體管還包括介電層以及金屬層，其中介電層例如設置于柵絕緣層上并覆蓋住雙柵極結構，且介電層具有開口。此外，金屬層設置于介電層上，且金屬層位于雙柵極結構與第一淺摻雜區上方，而金屬層填入開口中以與雙柵極結構電連接。另外，當基底例如是P型硅基底時，第一淺摻雜區與第二淺摻雜區例如是n型摻雜區；而當基底例如是n型硅基底時，第一淺摻雜區與第二淺摻雜區例如是P型摻雜區。
在本發明一較佳實施例中，上述之薄膜晶體管還包括第三淺摻雜區，設置于第一通道區與源極區之間，且第三淺摻雜區之長度例如是小于第一淺摻雜區之長度。此外，當基底例如是P型硅基底時，第一淺摻雜區、第二淺摻雜區與第三淺摻雜區例如是n型摻雜區；而當基底例如是n型硅基底時，第一淺摻雜區、第二淺摻雜區與第三淺摻雜區例如是P型摻雜區。
在本發明一較佳實施例中，柵絕緣層之材質例如是氧化硅。
在本發明之薄膜晶體管中，利用增加第二淺摻雜區的長度，使第二淺摻雜區的長度大于第一淺摻雜區長度，以形成不對稱的淺摻雜結構。此不對稱的淺摻雜結構能夠增加源極與漏極之間的電阻值，以改善薄膜晶體管的漏電流現象。
此外，在第一柵極之寬度大于第二柵極之寬度的不對稱型雙柵極結構中，于第一柵極以及第二柵極之間直接形成淺摻雜區，而此淺摻雜區可以提高第一、第二柵極之間的電阻值，以達到改善薄膜晶體管漏電流的功效。
另外，在此薄膜晶體管中，設置于雙柵極結構上的金屬層與雙柵極結構電連接，并覆蓋淺摻雜區。此金屬層的形成可以避免薄膜晶體管因照光而發生的光漏電流現象，以及提高薄膜晶體管的載流子遷移率。
為讓本發明之上述和其它目的、特征和優點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。
圖1為公知之一種薄膜晶體管的俯視圖。
圖2為圖1之薄膜晶體管的漏極電壓與漏極電流之關系曲線圖。
圖3為公知之一種對稱型雙柵極薄膜晶體管的俯視圖。
圖4為公知之一種非對稱型雙柵極薄膜晶體管的俯視圖。
圖5為本發明第一實施例之薄膜晶體管的剖面圖。
圖6A為本發明第二實施例之薄膜晶體管的俯視圖。
圖6B為圖6A之I-I’截面圖。
圖6C為本發明第二實施例之具有金屬層的薄膜晶體管俯視圖。
圖6D為圖6C之II-II’截面圖。
圖6E為圖6C之III-III’截面圖。
主要元件標記說明
100、450、550薄膜晶體管200對稱型雙柵極薄膜晶體管202、302、402、502源極104、204、304、404、504漏極205、305淺摻雜區220對稱型雙柵極結構300非對稱型雙柵極薄膜晶體管320非對稱型雙柵極結構400、500基底406重摻雜區430、505第一淺摻雜區440、506第二淺摻雜區407、507第一通道區408、508第二通道區509第三淺摻雜區410、510柵絕緣層420、520雙柵極結構222、322、422、522第一柵極224、324、424、524第二柵極530介電層532開口540金屬層具體實施方式
第一實施例圖5為本發明第一實施例之薄膜晶體管的剖面圖。請參照圖5，薄膜晶體管450包括基底400、柵絕緣層410、雙柵極結構420、第一淺摻雜區430以及第二淺摻雜區440。其中，基底400包括源極區402、漏極區404、重摻雜區406、第一通道區407以及第二通道區408。源極區402以及漏極區404分別設置于基底400的相對兩側，而重摻雜區406位于源極區402以及漏極區404之間。第一通道區407位于重摻雜區406以及源極區402之間，而第二通道區408位于重摻雜區406以及漏極區404之間。另外，第一淺摻雜區430設置于第二通道區408以及重摻雜區406之間，而第二淺摻雜區440設置于第二通道區408與漏極區404之間。值得注意的是，第二淺摻雜區440之長度L3大于第一淺摻雜區430之長度L4。
承上所述，柵絕緣層410覆蓋基底400，且柵絕緣層410的材質例如是氧化硅。雙柵極結構420包括設置于第一通道區407上方之柵絕緣層410上的第一柵極422，以及設置于第二通道區408上方之柵絕緣層410上的第二柵極424。值得注意的是，第一柵極422與第二柵極424的寬度總和為一定值，且本實施例之第二柵極424之寬度L2例如小于第一柵極L1之寬度。換言之，通道區407的長度大于通道區408的長度。
此外，本實施例之基底400例如是p型硅基底，而重摻雜區406、第一淺摻雜區430與第二淺摻雜區440例如都是n型摻雜區。在另一較佳實施例中，基底400例如是n型硅基底，而重摻雜區406、第一淺摻雜區430與第二淺摻雜區440則例如都是p型摻雜區。
由于在薄膜晶體管450中，位于漏極404以及重摻雜區406之間的第二淺摻雜區440的長度較公知之淺摻雜區的長度增加，因此可以避免在長度較短的通道區408內發生短信道效應，并且改善薄膜晶體管450的元件特性。
第二實施例圖6A為本發明第二實施例之薄膜晶體管的俯視圖，圖6B為圖6A之I-I’截面圖。請同時參照圖6A及圖6B，薄膜晶體管550包括基底500、柵絕緣層510以及雙柵極結構520。其中，基底500包括源極區502、漏極區504、第一淺摻雜區505、第一通道區507、第二通道區508以及第二淺摻雜區506。源極區502以及漏極區504分別設置于基底500之相對兩側，而第一淺摻雜區505設置于基底500上，且第一淺摻雜區505位于源極區502以及漏極區504之間。第一通道區507位于第一淺摻雜區505以及源極區502之間，而第二通道區508位于第一淺摻雜區505以及漏極區504之間，且第二淺摻雜區506位于第二通道區508與漏極504之間。
承上所述，柵絕緣層510覆蓋基底500，且柵絕緣層510之材質例如是氧化硅，而雙柵極結構520設置于柵絕緣層510上。值得注意的是，雙柵極結構520包括第一柵極522以及第二柵極524，且第一柵極522設置于第一通道區507上方的柵絕緣層510上，而第二柵極524是設置于第二通道區508上方的柵絕緣層510上。其中，第一柵極522與第二柵極524寬度總和為一定值，且第二柵極524之寬度L5小于第一柵極522之寬度L6。換言之，通道區507的長度大于通道區508的長度。
特別的是，在這不對稱型的雙柵極結構520中，于第一柵極522與第二柵極524之間所形成的第一淺摻雜區505能夠提高第一柵極522與第二柵極524之間的電阻值，因此可以提高糾結電壓，以延緩糾結效應的發生，使得抑制薄膜晶體管550之漏電流的效果更佳。此外，在薄膜晶體管550的制造工藝中，由于不需要為了在第一柵極522與第二柵極524之間形成重摻雜區而考慮對準精度的問題，所以可以盡量縮短第一柵極522與第二柵極524之間的距離，進而縮小元件的體積。
仍請參照圖6B，為了加強抑制薄膜晶體管550漏電流的效果，還可以在第一通道區507與源極區502之間設置第三淺摻雜區509。此外，本實施例之基底500例如是P型硅基底，而第一淺摻雜區505、第二淺摻雜區506與第三淺摻雜區509例如是n型摻雜區。在其它實施例中，基底500例如是n型硅基底，而第一淺摻雜區505、第二淺摻雜區506與第三淺摻雜區509例如是P型摻雜區。
值得一提的是，為了提高薄膜晶體管550內的載流子遷移率(Mobility)，還可以于柵絕緣層510上設置金屬層540，且此金屬層540是與雙柵極結構520電連接。圖6C為本發明第二實施例之具有金屬層的薄膜晶體管俯視圖，圖6D為圖6C之II-II’截面圖，圖6E為圖6C之III-III’截面圖。請同時參照圖6C、6D及圖6E，柵絕緣層510上設置介電層530以及金屬層540。其中，介電層530會覆蓋住雙柵極結構520，且介電層530于第一柵極522及第二柵極524的連接處具有開口532。金屬層540設置于介電層530上，并位于雙柵極結構520與第一淺摻雜區505上方，且金屬層540填入開口532中而與雙柵極結構520電連接。
值得注意的是，因為金屬層540是填入開口532中而與雙柵極結構520電連接，所以金屬層540與雙柵極結構520是具有相同的電位，使得電子在第一淺摻雜區505的傳遞較為暢通，并因此提高源極與漏極之間的電子遷移率，進而提高元件的反應速率。
特別的是，由于金屬層540是設置于介電層530上，且金屬層540會覆蓋第一淺摻雜區505以及部分的第一通道區507、第二通道區508，因此若將此薄膜晶體管550使用于主動式有機電致發光顯示器(Active-Matrix Organic Light Emission Display，AMOLED)中，則金屬層540可以反射從薄膜晶體管550上方之有機發光層(圖中未示)所發出的光線，以避免光線照到第一通道區507或第二通道區508而引起光漏電流的現象，進而提高顯示器對于光線的利用率。此外，由于金屬層540是在形成薄膜晶體管550的源極金屬層(圖中未示)以及漏極金屬層(圖中未示)時一起形成。因此，并不會增加任何的光掩模工藝數。
綜上所述，本發明之薄膜晶體管至少具有以下之優點一、在不對稱型之雙柵極結構中使用不對稱的淺摻雜區結構，使漏極區與長度較短之通道區之間的淺摻雜區長度大于源極區與長度較長之通道區之間的淺摻雜區長度，以緩沖電場，并避免發生短信道效應。
二、在雙柵極結構的兩個柵極之間形成淺摻雜區。此淺摻雜區可以增加源極區與漏極區之間的阻值，以提高薄膜晶體管的糾結電壓，進而有效地抑制漏電流。此外，由于此薄膜晶體管未在兩柵極之間形成重摻雜區，因此不必考慮形成重摻雜區時的對準精度問題。所以，在此薄膜晶體管的制造工藝中，可以縮短兩個柵極之間的距離，進而縮小元件整體體積。
三、設置于雙柵極結構上且與雙柵極結構電連接的金屬層能夠提高電子在源極區與漏極區之間的遷移率，進而提高元件的反應速率。此外，此金屬層是與源極金屬層以及漏極金屬層同時形成，因此不需額外的光掩模工藝數。
四、若將本發明之薄膜晶體管應用于主動式有機電致發光顯示器中，則設置于淺摻雜區上的金屬層可以反射光線，以避免薄膜晶體管產生光漏電流的現象，并且增加顯示器對于光線的利用率，進而提高顯示器的顯示質量。
雖然本發明已以較佳實施例披露如上，然其并非用以限定本發明，任何所屬技術領域的技術人員，在不脫離本發明的精神和范圍內，當可作些許的更動與改進，因此本發明的保護范圍當視權利要求所界定者為準。
權利要求
1.一種薄膜晶體管，其特征是包括基底，包括源極區以及漏極區，分別設置于該基底之相對兩側；重摻雜區，位于該源極區以及該漏極區之間；第一通道區，位于該重摻雜區以及該源極區之間；第二通道區，位于該重摻雜區以及該漏極區之間；柵絕緣層，覆蓋該基底；雙柵極結構，包括第一柵極，設置于該第一通道區上方之該柵絕緣層上；第二柵極，設置于該第二通道區上方之該柵絕緣層上；第一淺摻雜區，設置于該第二通道區以及該重摻雜區之間；以及第二淺摻雜區，設置于該第二通道區與該漏極區之間，其中該第二淺摻雜區之長度大于該第一淺摻雜區之長度。
2.根據權利要求1所述之薄膜晶體管，其特征是該第二柵極之寬度小于該第一柵極之寬度。
3.根據權利要求1所述之薄膜晶體管，其特征是該基底包括p型硅基底。
4.根據權利要求3所述之薄膜晶體管，其特征是該重摻雜區、該第一與該第二淺摻雜區包括n型摻雜區。
5.根據權利要求1所述之薄膜晶體管，其特征是該基底包括n型硅基底。
6.根據權利要求5所述之薄膜晶體管，其特征是該重摻雜區、該第一與該第二淺摻雜區包括p型摻雜區。
7.根據權利要求1所述之薄膜晶體管，其特征是該柵絕緣層之材質包括氧化硅。
8.一種薄膜晶體管，其特征是包括基底，包括源極區以及漏極區，分別設置于該基底之相對兩側；第一淺摻雜區，設置于該基底上，且位于該源極區以及該漏極區之間；第一通道區，位于該第一淺摻雜區以及該源極區之間；第二通道區，位于該第一淺摻雜區以及該漏極區之間；第二淺摻雜區，位于該第二通道區與該漏極之間；柵絕緣層，覆蓋該基底；雙柵極結構，包括第一柵極，設置于該第一通道區上方之該柵絕緣層上；以及第二柵極，設置于該第二通道區上方之該柵絕緣層上，且該第二柵極之寬度小于該第一柵極之寬度。
9.根據權利要求8所述之薄膜晶體管，其特征是還包括介電層，設置于該柵絕緣層上，并覆蓋住該雙柵極結構，且該介電層具有開口。
10.根據權利要求9所述之薄膜晶體管，其特征是還包括金屬層，設置于該介電層上，并位于該雙柵極結構與該第一淺摻雜區上方，其中該金屬層是填入該開口而與該雙柵極結構電連接。
11.根據權利要求8所述之薄膜晶體管，其特征是該基底包括P型硅基底。
12.根據權利要求11所述之薄膜晶體管，其特征是該第一淺摻雜區與該第二淺摻雜區包括n型摻雜區。
13.根據權利要求8所述之薄膜晶體管，其特征是該基底包括n型硅基底。
14.根據權利要求13所述之薄膜晶體管，其特征是該第一淺摻雜區與該第二淺摻雜區包括P型摻雜區。
15.根據權利要求8所述之薄膜晶體管，其特征是還包括第三淺摻雜區，設置于該第一通道區與該源極區之間，其中該第三淺摻雜區之長度小于該第一淺摻雜區之長度。
16.根據權利要求15所述之薄膜晶體管，其特征是該基底包括p型硅基底。
17.根據權利要求16所述之薄膜晶體管，其特征是該第一淺摻雜區、該第二淺摻雜區與該第三淺摻雜區包括n型摻雜區。
18.根據權利要求15所述之薄膜晶體管，其特征是該基底包括n型硅基底。
19.根據權利要求18所述之薄膜晶體管，其特征是該第一淺摻雜區、該第二淺摻雜區與該第三淺摻雜區包括p型摻雜區。
20.根據權利要求8所述之薄膜晶體管，其特征是該柵絕緣層之材質包括氧化硅。
全文摘要
一種薄膜晶體管，包括基底、柵絕緣層、雙柵極結構以及第一、第二淺摻雜區。其中，基底包括分別設置于基底的相對兩側的源極區與漏極區、位于源極區及漏極區之間的重摻雜區、位于重摻雜區及源極區之間的第一通道區以及位于重摻雜區及漏極區之間的第二通道區。柵絕緣層覆蓋基底，而雙柵極結構包括分別設置于第一通道區以及第二通道區上方之柵絕緣層上的第一柵極以及第二柵極。另外，第一淺摻雜區設置于第二通道區及重摻雜區之間，而第二淺摻雜區設置于第二通道區與漏極區之間，且第二淺摻雜區之長度大于第一淺摻雜區之長度。
文檔編號H01L27/00GK1925171SQ20051009856
公開日2007年3月7日 申請日期2005年9月2日 優先權日2005年9月2日
發明者施智仁, 方俊雄, 鄧德華, 呂佳謙 申請人:中華映管股份有限公司