專利名稱：像素電極的開關元件及其制造方法
技術領域：
本發明涉及一種開關元件，特別涉及一種薄膜晶體管開關元件及其制造方法。
背景技術：
在傳統的液晶平面顯示器像素的薄膜晶體管結構中，使用氮化硅(SiNx)或二氧化硅(SiO2)作為金屬柵極介電層或儲存電容的介電質層。
然而，因為氮化硅的介電常數約為7，對于薄膜晶體管的金屬柵極控制硅通道的能力和提供儲存電容的電荷值稍有不足。
美國專利第6835667 B2號提出一種高介電常數的硅化金屬(silicate)薄膜的蝕刻方法，此方法可以應用于液晶顯示器。上述高介電常數的硅化金屬薄膜例如是氧化硅鉻(HfSiO4)、氧化硅鋯(ZrSiO4)、氧化硅鉻(Hf0.6Si0.4O2)。
隨著薄膜晶體管尺寸的縮小，通道長度(channel length)也跟著縮小，一方面增加了金屬柵極對通道控制的難度；另一方面也引起所謂的短通道效應(short-channel effect)，導致能耗增加。
發明內容
有鑒于此，本發明的主要目的之一就是提供一種像素電極的開關元件及其制造方法，以提高薄膜晶體管金屬柵極控制通道的耦合能力，并提升儲存電容的電容值。
為達上述與其它目的，本發明的方法主要包括下列步驟。
使用化學氣相沉積法、電化學電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一金屬層于一基板上方，接著進行一光刻蝕刻工藝，而形成一柵極于部分的一基板上方。此基板包括玻璃基板。此柵極包括銅、鋁、銀、或上述金屬的合金。
接著，順應性地形成一高介電常數材料層于此柵極上方，然后形成一半導體層于此高介電常數材料層上。其中，此高介電常數材料層的形成方法包括化學氣相沉積法、或濺射法。此高介電常數材料層包括氧化鉿(HfO2)、氧化氮鉿(HfNO)、氧化硅鉿(HfSiO)、氧化氮硅鉿(HfSiNO)、或氧化鋁鉿(HfAlO)。
而此半導體層例如包含有經由化學氣相沉積法所沉積的非晶硅層(amorphous silicon layer)與經摻雜的硅層(impurity-doped silicon layer)。之后，藉由傳統的光刻工藝圖案化上述半導體層而形成一通道層以及一歐姆接觸層。其中，此歐姆接觸層例如是摻雜n型離子(例如P或As)的硅層或是摻雜p型離子(例如B)的硅層。而此通道層則是未摻雜的非晶硅層。
接著，使用化學氣相沉積法、電化學電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一金屬層于此歐姆接觸層上，接著選擇性地蝕刻此銅層與此歐姆接觸層至曝露出此通道層的部分表面，以形成一由金屬組成的源/漏極于此半導體層上方，而可得到一薄膜晶體管結構。之后，形成一像素電極，電連接于該源極或漏極。此源/漏極包括銅、鋁、銀、或上述金屬的合金。
本發明以高介電常數材料取代傳統的氮化硅，作為金屬柵極介電層，可以提高晶體管金屬柵極控制通道的耦合能力。在其它實施例中，亦可以高介電常數材料取代傳統的氮化硅，作為儲存電容的介電質層，以提升儲存電容的電容值。
在本發明中所采用的高介電常數材料，其k值(介電常數)約大于7，優選約介于7至25之間。
本發明的方法可以應用在底柵極型(bottom-gate type)或頂柵極型(top-gate type)薄膜晶體管元件。當源/漏極電連接于一像素電極時，可作為像素電極的開關元件。
為讓本發明的上述和其它目的、特征、和優點能更明顯易懂，以下配合附圖以及優選實施例，以更詳細地說明本發明。
圖1A-1D是根據本發明第一實施例的薄膜晶體管結構的工藝剖面示意圖。
簡單符號說明100～薄膜晶體管結構；110～基板；115～金屬層；120～金屬柵極；130～金屬柵極介電層；140～通道層；150～歐姆接觸層；160～源極；170～漏極。
具體實施例方式
依照本發明一優選實施例，此方法包括下列主要步驟。
如圖1A所示，使用化學氣相沉積法、電化學電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一金屬層115于一基板110上方。此基板110包括玻璃基板。
如圖1B所示，接著進行一光刻蝕刻工藝，而形成一金屬柵極120于部分的基板110上方。此金屬柵極120包括銅、鋁、銀、或上述金屬的合金，且厚度約介于100與500納米之間。
如圖1C所示，先順應性地形成一高介電常數材料層于此金屬柵極120上方，作為金屬柵極介電層130。然后，形成一半導體層(未顯示)于此金屬柵極介電層130上。其中，此金屬柵極介電層130的形成方法包括化學氣相沉積法、或濺射法。此金屬柵極介電層130包括氧化鉿(HfO2)、氧化氮鉿(HfNO)、氧化硅鉿(HfSiO)、氧化氮硅鉿(HfSiNO)、或氧化鋁鉿(HfAlO)，且此金屬柵極介電層130的厚度約介于50與500納米之間。
在其它實施例中，此金屬柵極介電層130也可以是上述高介電常數材料與氮化硅所組成的疊層結構，例如是氧化鉿/氮化硅(HfO2/SiNx)、氧化氮鉿/氮化硅(HfNO/SiNx)、氧化硅鉿/氮化硅(HfSiO/SiNx)、氧化氮硅鉿/氮化硅(HfSiNO/SiNx)、或氧化鋁鉿/氮化硅(HfAlO/SiNx)。
而此半導體層例如是包含有經由化學氣相沉積法所沉積的非晶硅層(amorphous silicon layer)與經摻雜的硅層(impurity-doped silicon layer)。之后，藉由傳統的光刻工藝圖案化上述半導體層而形成一通道層140以及一歐姆接觸層150。其中，此歐姆接觸層150例如是摻雜n型離子(例如P或As)的硅層或是摻雜p型離子(例如B)的硅層，且厚度約介于10與100納米之間。而此通道層140則是未摻雜的非晶硅層，且厚度約介于50與200納米之間。
如圖1D所示，使用化學氣相沉積法、電化學電鍍(electrochemical plating；ECP)或物理氣相沉積法形成一金屬層(未顯示)于此歐姆接觸層150上，接著選擇性地蝕刻此金屬層與此歐姆接觸層150至曝露出此通道層140的部分表面，以形成一由金屬組成的源/漏極160/170于此半導體層上方，而可得到一薄膜晶體管結構100。之后，形成一像素電極，電連接于該源極160或漏極170。此源/漏極160/170包括銅、鋁、銀、或上述金屬的合金。此源/漏極160/170的厚度約介于100與500納米之間。
本實施例以高介電常數材料取代傳統的氮化硅，作為金屬柵極介電層，可以提高晶體管金屬柵極控制通道的耦合能力。在其它實施例中，亦可以高介電常數材料取代傳統的氮化硅，作為儲存電容的介電質層，并提升儲存電容的電容值。
在本實施例中所采用的高介電常數材料，其k值(介電常數)約大于7，優選約介于7至25之間。
本實施例除了可以應用在底柵極型(bottom-gate type)之外，亦可以應用于頂柵極型(top-gate type)薄膜晶體管元件。當本發明的薄膜晶體管元件的源極或漏極電連接一像素電極時，則成為像素電極的開關元件，適用于顯示器，例如是液晶顯示器。
雖然本發明以優選實施例揭露如上，然而其并非用以限定本發明，本領域的技術人員在不脫離本發明的精神和范圍內，可作些許的更動與潤飾，因此本發明的保護范圍應當以后附的權利要求所界定者為準。
權利要求
1.一種像素電極的開關元件，適用于顯示器，包括柵極，位于基板的一部分的上方；高介電常數材料層，位于該柵極上方，其中該高介電常數材料層包括氧化鉿、氧化氮鉿、氧化硅鉿、氧化氮硅鉿、或氧化鋁鉿；半導體層，位于該高介電常數材料層上方；以及源/漏極，位于部分該半導體層上方。
2.如權利要求1所述的像素電極的開關元件，還包括像素電極，電連接于該源極或漏極。
3.如權利要求1所述的像素電極的開關元件，其中該柵極被該高介電常數材料層覆蓋。
4.如權利要求1所述的像素電極的開關元件，其中該柵極、該源/漏極包括銅、鋁、銀、或上述金屬的合金。
5.如權利要求1所述的像素電極的開關元件，其中該半導體層包括硅。
6.如權利要求1所述的像素電極的開關元件，其中該高介電常數材料層是柵極介電層。
7.一種像素電極的開關元件的制造方法，包括下列步驟形成柵極于基板的一部分的上方；形成高介電常數材料層于該柵極上方，其中該高介電常數材料層包括氧化鉿、氧化氮鉿、氧化硅鉿、氧化氮硅鉿、或氧化鋁鉿；形成半導體層于該高介電常數材料層上方；以及形成源/漏極于部分該半導體層上方。
8.如權利要求7所述的像素電極的開關元件的制造方法，還包括形成像素電極，電連接于該源極或漏極。
9.如權利要求7所述的像素電極的開關元件的制造方法，其中該柵極被該高介電常數材料層覆蓋。
10.如權利要求7所述的像素電極的開關元件的制造方法，其中該高介電常數材料層的形成方法包括化學氣相沉積法、或濺射法。
全文摘要
本發明提供一種適用于顯示器的像素電極的開關元件及其制造方法，包括形成柵極于部分的一基板上方。形成高介電常數材料層于該柵極上方，其中該高介電常數材料層包括氧化鉿(HfO
文檔編號H01L21/02GK1738058SQ20051008965
公開日2006年2月22日 申請日期2005年8月8日 優先權日2005年8月8日
發明者方國龍, 蔡文慶, 杜國源, 林漢涂 申請人:友達光電股份有限公司