半導(dǎo)體器件及其制造方法

專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種由III-V族氮化物半導(dǎo)體構(gòu)成的半導(dǎo)體器件，特別是涉及具有高耐壓的場效應(yīng)型的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
III-V族氮化物半導(dǎo)體，即，氮化鎵(GaN)、氮化鋁(AlN)和氮化銦等一般式用AlxGa1-x-yInyN(其中，0≤x≤1、0≤y≤1)表示的混合晶體，人們不僅在研究利用作為其物理特征的寬的能帶隙和直接躍遷型的能帶構(gòu)造將其應(yīng)用于短波長光學(xué)元件，而且，因其具有高的破壞電場和飽和電子速度，人們還在研究將其應(yīng)用于電子器件。
特別是，利用在半絕緣性襯底之上依次進(jìn)行外延生長而形成的AlxGa1-xN層(其中，0≤x≤1)與GaN層之間的界面上出現(xiàn)的2維電子氣(2Dimensional Electron Gas，以下，叫做2DEG)的異質(zhì)結(jié)場效應(yīng)晶體管(Hetero-junction Field Effect Transisitor，以下，叫做HFET)，作為高輸出器件和高頻器件正在進(jìn)行著開發(fā)。在該HFET中，除了來自載流子供給層(N型AlGaN肖特基層)的電子的供給外，還有因自發(fā)極化和壓電極化構(gòu)成的極化效應(yīng)而產(chǎn)生的電荷的供給。該電子密度超過1013cm-2，與GaAlAs/GaAs類HFET相比，大1個數(shù)量級左右。這樣，在使用III-V族氮化物半導(dǎo)體的HFET中，可以期待比GaAs類HFET高的漏極電流密度，已公開有最大漏極電流超過1A/mm的元件(參看非專利文獻(xiàn)1)。此外，由于III-V族氮化物半導(dǎo)體具有寬的能帶隙(例如，GaN的能帶隙為3.4eV)，故表現(xiàn)出高的耐壓特性，在使用III-V族氮化物半導(dǎo)體的HFET中，能使柵極-漏極電極間的耐壓大于或等于100V(參看非專利文獻(xiàn)1)。這樣，由于可以期待呈現(xiàn)高耐壓而且高電流密度的電特性，故人們正在研究將以使用III-V族氮化物半導(dǎo)體的HFET為中心的電子器件作為高頻元件來應(yīng)用，此外，作為以比現(xiàn)有技術(shù)小的設(shè)計(jì)尺寸處理大功率的元件來應(yīng)用。
但是，將由III-V族氮化物半導(dǎo)體構(gòu)成的電子器件作為高頻、高輸出或大功率元件雖然是有希望的，但是，要想實(shí)現(xiàn)它，還需要進(jìn)行各種各樣的研究。作為用于實(shí)現(xiàn)具有這樣的高頻特性、高輸出特性和大功率特性的元件的方法之一，已知使用通孔構(gòu)造的技術(shù)。
以下，參看圖7對這樣的現(xiàn)有的使用通孔構(gòu)造的FET進(jìn)行說明。圖7的剖面圖示出了現(xiàn)有的具有通孔構(gòu)造的FET的構(gòu)造。
如圖7所示，在現(xiàn)有的FET中，在由厚度已薄膜化為25μm左右的砷化鎵(GaAs)構(gòu)成的半絕緣性襯底501之上，形成有包括由N型的砷化鎵構(gòu)成的溝道層(有源層)的半導(dǎo)體層502。在半導(dǎo)體層502之上，形成有肖特基電極503和位于其兩側(cè)的歐姆性的源極電極504和漏極電極505。在位于半絕緣性襯底501和半導(dǎo)體層502的源極電極504之下的部分上，選擇性地形成有通孔506，在半絕緣性襯底501的半導(dǎo)體層502的背面形成有背面電極507，通過使背面電極507也填入通孔506，背面電極507與接地電源508連接起來。象這樣源極電極504通過背面電極507和通孔506接地的FET，與源極電極504借助于引線接地的結(jié)構(gòu)的FET相比，可以降低源極電感，有報(bào)告說可以觀察到線性增益改善約2dB(參看非專利文獻(xiàn)2)。
此外，作為另外的現(xiàn)有例，人們還知道源極電極或發(fā)射極電極與經(jīng)由通孔接地的導(dǎo)電性的P+型襯底連接起來的構(gòu)造(參看專利文獻(xiàn)1)。為了得到該構(gòu)造，作為把由碳化硅(SiC)或藍(lán)寶石構(gòu)成的襯底研磨薄，再利用刻蝕從研磨后的襯底的背面形成通孔的方法，人們知道例如在專利文獻(xiàn)2中所述的技術(shù)。
日本特表2002-536847號公報(bào)[專利文獻(xiàn)2]日本特開平11-45892號公報(bào)[非專利文獻(xiàn)1]安藤佑二、岡本康宏、宮本廣信、中山達(dá)峰、井上隆、葛原正明著“高耐壓AlGaN/GaN異質(zhì)結(jié)FET的評價”信學(xué)公報(bào)，ED2002-214，CPM2002-105(2002-10)，pp.29-34 福田益美、平地康剛著“GaAs場效應(yīng)晶體管的基礎(chǔ)”電子信息通信學(xué)會，1992年，p.213～215發(fā)明內(nèi)容但是，在使用通孔的上述現(xiàn)有的半導(dǎo)體器件中，產(chǎn)生了如下問題。由于通常用于由III-V族氮化物半導(dǎo)體構(gòu)成的電子器件的襯底的SiC或藍(lán)寶石非常硬而且耐試劑性高，故保持這些襯底的強(qiáng)度不變地，即在不使襯底變薄的狀態(tài)下形成貫穿襯底的通孔是極其困難的。反之，在將由SiC或藍(lán)寶石構(gòu)成的襯底磨薄之后再形成通孔的情況下，由于磨薄后的襯底變脆，故在形成通孔的工序中易于破裂。
此外，在由III-V族氮化物半導(dǎo)體構(gòu)成的電子器件中，存在為了用做功率器件，需要進(jìn)一步提高柵極-漏極間耐壓的課題。
鑒于上述課題，本發(fā)明的目的在于在具有III-V族氮化物半導(dǎo)體的半導(dǎo)體器件中，實(shí)現(xiàn)高耐壓和容易形成通孔。
本發(fā)明的半導(dǎo)體器件的特征在于，包括導(dǎo)電層；在上述導(dǎo)電層的上方形成的、由III-V族氮化物半導(dǎo)體構(gòu)成的溝道層；在上述溝道層之上形成的、由III-V族氮化物半導(dǎo)體構(gòu)成的肖特基層；在上述肖特基層的上方的一部分上分別形成的第1源極電極、漏極電極和柵極電極；與上述第1源極電極連接的第2源極電極；通過貫穿上述溝道層和上述肖特基層的溝，連接上述第1源極電極和上述導(dǎo)電層的布線構(gòu)件。
在該構(gòu)造中，源極電極通過溝連接在導(dǎo)電層上，并設(shè)置有第2源極電極。由此，即便是在柵極電極與漏極電極之間施加高的反向電壓，也可以有效地分散或緩和易于在柵極電極中接近漏極電極的一側(cè)的端部產(chǎn)生的電場集中，故耐壓增高。
此外，由于布線構(gòu)件只要到達(dá)導(dǎo)電層即可，故沒有必要形成貫穿襯底的溝。為此，就可以省略形成貫穿襯底的溝的工序，進(jìn)而可以省略為了把溝形成得淺而使襯底薄膜化的研磨工序。因此，能容易地形成溝，并且，能在保持襯底的強(qiáng)度的同時實(shí)現(xiàn)源極電極與導(dǎo)電層之間的電連接。
上述導(dǎo)電層是導(dǎo)電襯底，還可以進(jìn)一步具有介于上述導(dǎo)電襯底與上述溝道層之間的緩沖層。此時，可以緩和導(dǎo)電層與溝道層及肖特基層之間的晶格不匹配。
或者，也可以進(jìn)一步具有設(shè)置在上述導(dǎo)電層的下方的絕緣體襯底或半導(dǎo)體襯底、以及介于上述襯底與上述導(dǎo)電層之間或者介于上述導(dǎo)電層與上述溝道層之間的緩沖層。此時，可以緩和與襯底導(dǎo)電層的晶格不匹配，或者導(dǎo)電層與溝道層和肖特基層的晶格不匹配。
上述柵極電極，設(shè)置在夾于上述第1源極電極與上述漏極電極之間的區(qū)域上，上述第2源極電極，在從位于第1源極電極的上方的區(qū)域向位于上述漏極電極的上方的區(qū)域的方向上延伸，這樣也可以。此時，由于易于緩和向在柵極電極中接近漏極電極的一側(cè)的端部的電場集中，故半導(dǎo)體器件的耐壓增高。
上述第2源極電極中從位于上述柵極電極的靠漏極電極側(cè)的邊緣的上方的區(qū)域向位于上述漏極電極的上方的區(qū)域伸長的部分的長度，最好為大于或等于上述柵極電極與上述漏極電極之間的間隔的20％的長度。此時，可以進(jìn)一步緩和向柵極電極中接近漏極電極的一側(cè)的端部的電場集中。
上述柵極電極，理想的是具有T形截面形狀，該T形截面形狀具有與上述肖特基層接觸的軸部和寬度比上述軸部寬的頭頂部。由此，由于可以減小柵極電阻，故可以得到優(yōu)良的高頻特性。
在上述溝的底面與上述布線構(gòu)件之間，理想的是形成有與上述導(dǎo)體層進(jìn)行歐姆接觸的金屬。
上述金屬，理想的是含有鋁、鈦、金、鍺和銻中的至少任意一者的單層、疊層或合金。
本發(fā)明的半導(dǎo)體元件的制造方法的特征在于，包括如下的步驟形成配置在導(dǎo)電層的上方的、由III-V族氮化物半導(dǎo)體構(gòu)成的溝道層，以及配置在上述溝道層之上的、由III-V族氮化物半導(dǎo)體構(gòu)成的肖特基層的步驟(a)，在上述肖特基層之上的一部分上分別形成第1源極電極、漏極電極和柵極電極的步驟(b)，形成貫穿上述溝道層和上述肖特基層并到達(dá)上述導(dǎo)電層的上面的溝的步驟(c)，形成通過上述溝連接上述第1源極電極和上述導(dǎo)電層的布線構(gòu)件的步驟(d)，以及形成連接在上述第1源極電極上的第2源極電極的步驟(e)。
由此，可以制造源極電極通過溝連接在導(dǎo)電層上的、具有第2源極電極的半導(dǎo)體器件。在該半導(dǎo)體器件中，即便是給柵極電極與漏極電極之間施加高的反向電壓，也可以有效地分散或緩和易于在柵極電極中接近漏極電極的一側(cè)的端部產(chǎn)生的電場集中，故耐壓增高。
此外，在步驟(c)中，溝只要到達(dá)導(dǎo)電層即可，也可以不貫穿襯底。為此，可以省略形成貫穿襯底的溝的步驟，以及為了把溝形成得淺而使襯底薄膜化的研磨步驟。因此，可以容易地形成溝，并且，還可以在保持襯底的強(qiáng)度的同時形成源極電極與導(dǎo)電層之間的電連接。
在上述步驟(e)中，理想的是形成在從位于上述第1源極電極的上方的區(qū)域向位于上述漏極電極的上方的區(qū)域的方向上延伸的上述第2源極電極。此時，由于易于緩和向柵極電極中接近漏極電極的一側(cè)的端部的電場集中，故能提高半導(dǎo)體器件的耐壓。
在上述步驟(a)中，理想的是進(jìn)一步在成為導(dǎo)電性襯底的上述導(dǎo)電層之上形成緩沖層，并在上述緩沖層之上形成上述溝道層。此時，可以緩和導(dǎo)電層與溝道層的晶格不匹配。
在上述步驟(a)中，理想的是在絕緣體襯底或半導(dǎo)體襯底的上方形成上述導(dǎo)電層，使緩沖層介于在上述襯底與上述導(dǎo)電層之間，或者在上述導(dǎo)電層與上述溝道層之間。此時，可以緩和襯底與導(dǎo)電層之間或?qū)щ妼优c溝道層之間的晶格不匹配。
也可以通過從同一膜對上述布線構(gòu)件與上述第2源極電極進(jìn)行圖形化，在同一步驟中進(jìn)行上述步驟(d)和步驟(e)。此時，可以簡化工序。
在上述步驟(c)之后上述步驟(d)之前，還具有形成覆蓋上述溝的底面并與上述導(dǎo)電層進(jìn)行歐姆接觸的金屬的步驟，在上述步驟(d)中，也可以從上述金屬之上形成上述布線構(gòu)件。
根據(jù)本發(fā)明，可以提供高耐壓且強(qiáng)度高的半導(dǎo)體器件及其制造方法。


圖1是示意地表示本發(fā)明第1實(shí)施方式的異質(zhì)結(jié)場效應(yīng)晶體管(HFET)的構(gòu)造的剖面圖。
圖2是一曲線圖，表示在本實(shí)施方式的FET(樣品A)和使用高電阻襯底且沒有場電極的構(gòu)造的FET(樣品B)中，對把源極電極和柵極電極接地、并給漏極電極施加500V的電壓時的溝道中的電場分布進(jìn)行模擬的模擬結(jié)果。
圖3是關(guān)于本實(shí)施方式的FET的、畫出了對場電極長度的最大電場強(qiáng)度的曲線圖。
圖4A～圖4E是表示第1實(shí)施方式的半導(dǎo)體器件的制造方法的剖面圖。
圖5是示意地表示本發(fā)明第2實(shí)施方式的半導(dǎo)體器件的構(gòu)造的剖面圖。
圖6是示意地表示第2實(shí)施方式的變形例的構(gòu)造的剖面圖。
圖7是表示現(xiàn)有的具有通孔構(gòu)造的FET的構(gòu)造的剖面圖。
具體實(shí)施例方式
以下，參看附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。
(第1實(shí)施方式)圖1的剖面圖示意地示出了本發(fā)明的第1實(shí)施方式的異質(zhì)結(jié)場效應(yīng)晶體管(HFET)的構(gòu)造。如圖1所示，本實(shí)施方式的HFET，例如具有由硅(Si)構(gòu)成的厚度500μm的P+型的導(dǎo)電性襯底101，設(shè)置在導(dǎo)電性襯底101之上的、由高電阻的氮化鋁鎵AlxGa1-xN(0＜x≤1)構(gòu)成的厚度500nm的緩沖層102，設(shè)置在緩沖層102之上的、由非摻雜氮化鎵(GaN)構(gòu)成的厚度1000nm的溝道層103，設(shè)置在溝道層103之上的、由N型的氮化鋁鎵AlyGa1-yN(0＜y≤1)構(gòu)成的厚度25nm的肖特基層104。此外，緩沖層102是為了緩和導(dǎo)電襯底101與溝道層103以及肖特基層104的晶格不匹配而形成的。此外，在溝道層103的與肖特基層104形成異質(zhì)結(jié)的界面附近，形成由2DEG構(gòu)成的溝道。在此，上述“高電阻”是在HFET的通常動作時電流不流動的意思，也把所謂的半絕緣層叫做高電阻層。
然后，在肖特基層104之上設(shè)置由氮化硅(SiN)構(gòu)成的厚度100nm的第1絕緣膜105，在第1絕緣膜105上，彼此間隔開地設(shè)置有開口121、122和123。在開口121的一部分上形成有貫穿肖特基層104、溝道層103和緩沖層102并除去導(dǎo)電性襯底101的上部而成的通孔112。在開口121中未形成通孔112的區(qū)域上，在第1絕緣膜105之上設(shè)置有厚度200nm的第1源極電極106。此外，在開口122內(nèi)，在肖特基層104之上設(shè)置有厚度400nm的柵極電極108，在開口123內(nèi)，在肖特基層104之上設(shè)置有厚度200nm的漏極電極107。在這里，對于柵極電極108和漏極電極107，具有上端部延伸到第1絕緣膜105之上的T形截面。柵極電極108與漏極電極107之間的距離，比柵極電極108與第1源極電極106之間的距離長，具有所謂的偏置(offset)構(gòu)造。柵極電極108，用例如鎳(Ni)和金(Au)的層疊體構(gòu)成，使得對于由N型的氮化鋁鎵(AlyGa1-yN)構(gòu)成的肖特基層104呈現(xiàn)肖特基性。此外，第1源極電極106和漏極電極107，用例如鈦(Ti)和鋁(Al)的層疊體構(gòu)成，使得對于肖特基層104呈現(xiàn)歐姆性。
第1絕緣膜105和柵極電極108之上用由SiN構(gòu)成的厚度500nm的第2絕緣膜109覆蓋起來，在第1源極電極106之上形成有第2源極電極110。第2源極電極110設(shè)置為厚100nm，具有在第2絕緣膜109上從柵極電極108的上方向漏極電極107的上方帽檐狀地伸出來的構(gòu)造。另外，該第2源極電極110也叫做場電極。此外，在第2絕緣膜109和第2源極電極110之上形成有厚度400nm的第3絕緣膜111。
此外，在通孔112的底面淀積有由例如鋁(Al)構(gòu)成的通孔金屬113，使得對于導(dǎo)電性襯底101呈現(xiàn)歐姆性。在通孔112中形成有覆蓋在通孔金屬113之上的布線金屬114。第1源極電極106，通過布線金屬114和通孔金屬113與導(dǎo)電性襯底101進(jìn)行電連接。此外，第2源極電極110也與布線金屬114進(jìn)行連接。另一方面，在開口123內(nèi)，也形成有覆蓋在漏極電極107之上的布線金屬114。
在導(dǎo)電性襯底101的背面，形成有與接地電源116連接的、向第1源極電極106提供接地電位的背面電極115。背面電極115的材料可以使用硅化鈦(TiSi)和氮化鈦(TiN)的層疊體。另外，作為P+型的導(dǎo)電性襯底101，在使用碳化硅(SiC)而不使用硅的情況下，可以把Ti/Al的層疊體用做背面電極115。
圖2的曲線圖示出了在本實(shí)施方式的FET(樣品A)和使用高電阻襯底且沒有場電極的構(gòu)造的FET(樣品B)中，對把源極電極和柵極電極連接起來并給漏極電極施加500V的電壓時的溝道中的電場分布進(jìn)行模擬的模擬結(jié)果。橫軸示出的是從源極向漏極的方向的位置(值增加的方向是從源極向漏極的方向)，以柵極電極的中心為原點(diǎn)?？v軸示出的是電場強(qiáng)度。另外，在樣品A和樣品B的任意一者中，柵極長度都是1.8μm，源極-柵極間隔都是2μm，柵極-漏極間隔都是10μm。樣品A的場電極長度(場電極從柵極邊沿向漏極側(cè)延伸的長度)是5μm。在這里，作為緩沖層102(AlxGa1-xN)的一個例子，使用Al組成x＝1的AlN，作為肖特基層(AlyGa1-yN)的一個例子，使用Al組成y＝0.26的AlN。
比較本實(shí)施方式FET(樣品A)的情況和沒有通孔以及場電極的構(gòu)造的FET(樣品B)的情況的結(jié)果是，不論在哪一種情況下，電場強(qiáng)度都是在柵極電極中靠漏極側(cè)的端部變成最大，但是，在本實(shí)施方式的FET(樣品A)的情況下，最大電場強(qiáng)度變成小于或等于樣品B的一半。這是因?yàn)樵跇悠稡的FET中，當(dāng)給漏極施加電壓后電力線就集中到柵極電極上，柵極端部的電場增大，但是，在本實(shí)施方式FET(樣品A)的情況下，來自漏極的電力線，由于朝向處于比柵極電極還靠上的上方的場電極和處于比柵極電極還靠下的下方的導(dǎo)電性襯底，故柵極電極邊沿的電場集中受到了抑制的緣故。其結(jié)果是在本實(shí)施方式的FET中耐壓增大。
圖3是關(guān)于本實(shí)施方式的FET的、畫出了對場電極長度的最大電場強(qiáng)度的曲線圖。在圖3所示的曲線圖中，示出了源極電極通過通孔與導(dǎo)電性襯底電連接起來的本實(shí)施方式的FET(樣品C)和沒有通孔的FET(樣品D)的測量結(jié)果。在樣品C和樣品D的任意一者的情況下，最大電場強(qiáng)度都伴隨著場電極長度的增加而減少，但是，具有通孔的構(gòu)造(樣品C)的一方，場電極長度依賴性弱，最大電場強(qiáng)度小。如圖3所示，對于樣品C，在場電極長度大于或等于2μm時因最大電場強(qiáng)度小而特別穩(wěn)定。由于樣品C的柵極-漏極間隔是10μm，故可以說在場電極長度大于或等于柵極-漏極間隔的20％時，電場緩和的效果特別大。通過做成為這樣的結(jié)構(gòu)，可以充分地減小最大電場強(qiáng)度，實(shí)現(xiàn)更高的高耐壓化。
在本實(shí)施方式的構(gòu)造中，第1源極電極106通過通孔112連接在導(dǎo)電性襯底101上，此外，還形成了第2源極電極110。由此，即便是在柵極電極108與漏極電極107之間施加高的反向電壓，也可以有效地分散或緩和易于在柵極電極108中接近漏極電極107的一側(cè)的端部產(chǎn)生的電場集中，故耐壓增高。
此外，由于把導(dǎo)電性襯底101用做形成元件形成層的襯底，故沒有必要在導(dǎo)電性襯底101上設(shè)置貫穿到背面的通孔。為此，可以省略在導(dǎo)電性襯底101上形成通孔的工序，以及為了把通孔形成得淺而使導(dǎo)電性襯底本身薄膜化的研磨工序。其結(jié)果是，可以保持導(dǎo)電性襯底101所需要的強(qiáng)度不變地把第1源極電極106和第2源極電極110與導(dǎo)電性襯底101的背面電極115電連接起來。
此外，由于緩沖層102使用高電阻的AlxGa1-xN，該高電阻的AlxGa1-xN具有大于或等于施加在導(dǎo)電性襯底101與載流子渡越層之間的電壓的耐壓，故可以大幅度地抑制在導(dǎo)電性襯底101與載流子渡越層之間流過的漏電流。
在這里，高電阻的緩沖層102的厚度與導(dǎo)電性襯底101的雜質(zhì)濃度，理想的是設(shè)定為由向緩沖層102和導(dǎo)電性襯底101伸展的耗盡層所承受的最大電壓比施加到漏極電極107上的最大電壓還高。這樣一來，可以進(jìn)一步減小在導(dǎo)電性襯底101與載流子渡越層之間流過的漏電流。
另外，在本實(shí)施方式中，緩沖層102的Al組成x和肖特基層104的Al組成y的值并不限于所例示的值。只要是在0＜x≤1的范圍或者0＜y≤1的范圍，就可以得到與圖2、圖3所示的構(gòu)造所能得到的效果同樣的效果。
此外，如圖1所示，由于柵極電極108形成為T形的截面形狀，故本實(shí)施方式的HFET，柵極電阻小、高頻特性優(yōu)良。此外，T形的截面形狀，由于在柵極電極的頭頂部之下與上述場電極同樣地具有電場緩和的效果，故對實(shí)現(xiàn)高耐壓化是有效的。
(第1實(shí)施方式的半導(dǎo)體器件的制造方法)接下來，參看附圖對第1實(shí)施方式的半導(dǎo)體器件的制造方法進(jìn)行說明。
圖4A～圖4E的剖面圖示出了第1實(shí)施方式的半導(dǎo)體器件的制造方法。在本實(shí)施方式的半導(dǎo)體器件的制造方法中，首先，在圖4A所示的工序中，利用有機(jī)金屬化學(xué)氣相外延生長法(MetalorganicChemical Vapor EpitaxyMOVPE)，在由P+型的Si構(gòu)成的導(dǎo)電性襯底101之上，依次生長由高電阻的AlxGa1-xN(0＜x≤1)構(gòu)成的緩沖層102、由非摻雜的GaN構(gòu)成的溝道層103、由N型AlyGa1-yN(0＜y≤1)構(gòu)成的肖特基層104。
其次，在圖4B所示的工序中，在通過進(jìn)行使用氯氣的RIE法(Reactive Ion Etching)形成了元件隔離用絕緣膜(未圖示)后，用等離子體CVD法(Chemical Vapor Deposition)形成由SiN構(gòu)成的第1絕緣膜105。接著，通過進(jìn)行濕法刻蝕，利用濕法刻蝕除去第1絕緣膜105中的歐姆電極形成區(qū)域，形成開口121、123。然后，利用剝離(lift off)法在開口121、123內(nèi)形成由Ti和Al的層疊體構(gòu)成的第1源極電極106和漏極電極107，在氫氣氣氛中進(jìn)行550℃的熱處理。借助于該熱處理，第1源極電極106和漏極電極107變成為歐姆接觸。其次，借助于濕法刻蝕除去第1絕緣膜105的柵極電極形成區(qū)域，由此形成開口122，在開口122內(nèi)，借助于剝離法形成由Ni和Au的層疊體構(gòu)成的柵極電極108。
其次，在圖4C所示的工序中，在用等離子體CVD法形成了覆蓋在襯底上的由SiN構(gòu)成的第2絕緣膜109后，進(jìn)行使用四氟化碳與氧氣的混合氣體的RIE法，由此，除去第2絕緣膜109中位于從通孔形成區(qū)域到第1源極電極106的一部分之上的部分。然后，借助于剝離法形成從第1源極電極106之上向第2絕緣膜109之上延伸的、由Ti和Al的層疊體構(gòu)成的第2源極電極(場電極)110。
其次，在圖4D所示的工序中，用等離子體CVD法在第2絕緣膜109和第2源極電極110之上形成由SiN構(gòu)成的第3絕緣膜111。然后，利用使用四氟化碳和氧氣的混合氣體的RIE，除去第3絕緣膜111中位于通孔形成區(qū)域、第1源極電極106和第2源極電極110的一部分之上的部分。然后，繼續(xù)進(jìn)行使用四氟化碳和氧氣的混合氣體的RIE，除去位于通孔形成區(qū)域上的肖特基層104、溝道層103、緩沖層102和導(dǎo)電性襯底101的上部，形成通孔112。然后，借助于剝離法向通孔112的底面淀積由Al構(gòu)成的通孔金屬113。
其次，在圖4E所示的工序中，用電解電鍍法在襯底上形成厚度5μm的由Au構(gòu)成的布線金屬114。這時，由于用布線金屬114填埋在通孔112內(nèi)，故第1源極電極106與導(dǎo)電性襯底101，借助于布線金屬114和通孔金屬113進(jìn)行電連接。然后，在圖4E所示的工序中，借助于濺射法，在導(dǎo)電性襯底101的背面上形成由TiSi和TiN的層疊體構(gòu)成的背面電極115。
如上所述，根據(jù)本實(shí)施方式的制造方法，由于總是利用第1絕緣膜105把柵極電極108與漏極電極107之間的區(qū)域和柵極電極108與第1源極電極106之間的區(qū)域上的肖特基層104覆蓋起來，故可以防止由作為肖特基層104的AlyGa1-yN的脫氮而造成的表面粗糙、由電流崩塌所造成的漏極電流的降低。
此外，由于使用在形成通孔112的干法刻蝕中使用的光致抗蝕劑圖形形成通孔金屬113，故不需要另外形成用于形成通孔金屬的光致抗蝕劑的工序。因此，可以簡便地得到導(dǎo)電性襯底101與布線金屬114的良好的歐姆性。
此外，在本實(shí)施方式的制造方法中，為了改善場電極長度的尺寸精度，雖然使場電極(第2源極電極110)的形成工序和厚度5μm的鍍Au布線(布線金屬114)的形成工序?yàn)榉珠_的工序，但是，也可以與布線金屬同時形成場電極，從而省略場電極形成工序。此時，由于同時進(jìn)行場電極的形成和中間隔著通孔的源極電極與導(dǎo)電性襯底的連接及布線形成，故工序變得非常簡單。
(第2實(shí)施方式)圖5的剖面圖示意地示出了本發(fā)明的第2實(shí)施方式的半導(dǎo)體器件的構(gòu)造。如圖5所示，本實(shí)施方式的HFET，具有由例如藍(lán)寶石構(gòu)成的厚度500μm的絕緣體襯底(或半導(dǎo)體襯底)200，設(shè)置在絕緣性襯底200之上的、由高電阻的氮化鋁鎵AlxGa1-xN(0＜x≤1)構(gòu)成的厚度500nm的緩沖層201，設(shè)置在緩沖層201之上的、由N型的氮化鎵(GaN)構(gòu)成的厚度500nm的導(dǎo)電層202，設(shè)置在導(dǎo)電層202之上的、由非摻雜氮化鎵(GaN)構(gòu)成的厚度1000nm的溝道層203，以及設(shè)置在溝道層203之上的、由N型的氮化鋁鎵AlyGa1-yN(0＜y≤1)構(gòu)成的厚度25nm的肖特基層204。在這里，緩沖層201是為了緩和絕緣體襯底200與導(dǎo)電層202、溝道層203、肖特基層204的晶格不匹配而形成的。此外，在溝道層203的與肖特基層104形成異質(zhì)結(jié)的界面附近，形成由2維電子氣(2DEG)構(gòu)成的溝道。
然后，在肖特基層204之上，設(shè)置由氮化硅(SiN)構(gòu)成的厚度100nm的第1絕緣膜205，在第1絕緣膜205上彼此間隔開地設(shè)置有開口221、222、223。在開口221的一部分上形成有貫穿肖特基層204到達(dá)溝道層203的通孔212。在開口221中未形成通孔212的區(qū)域上，在肖特基層204之上設(shè)置有厚度200nm的第1源極電極206。此外，在開口222中，在肖特基層204之上設(shè)置有厚度400nm的柵極電極208，在開口223中，在肖特基層204之上設(shè)置有厚度200nm的漏極電極207。柵極電極208與漏極電極207之間的距離，比柵極電極208與第1源極電極206的距離長，具有所謂的偏置構(gòu)造。柵極電極208由例如鎳(Ni)和金(Au)的層疊體構(gòu)成，使得對于由N型的氮化鋁鎵(AlyGa1-yN)構(gòu)成的肖特基層204呈現(xiàn)肖特基性。此外，第1源極電極206和漏極電極207，由例如鈦(Ti)和鋁(Al)的層疊體構(gòu)成，使得對于肖特基層204呈現(xiàn)歐姆性。
在柵極電極208和漏極電極207之上，覆蓋有用由SiN構(gòu)成的第2絕緣膜209，在第1源極電極206之上設(shè)置有第2源極電極210。第2源極電極(場電極)210設(shè)置為厚100nm，具有跨越柵極電極208的上方并向漏極電極207側(cè)帽檐狀地伸出來的構(gòu)造。此外，在柵極電極208和第2源極電極210之上形成有第3絕緣膜211。另外，由于本實(shí)施方式的第2絕緣膜209、第2源極電極207和第3絕緣膜211的構(gòu)造，與第1實(shí)施方式是同樣的，故省略其說明。
此外，在通孔212的底面淀積有由例如Ti/Al構(gòu)成的通孔金屬213，使得對于導(dǎo)電層202呈現(xiàn)歐姆性。在通孔212中，填充有覆蓋在通孔金屬213之上的布線金屬214。第1源極電極206，通過布線金屬214和通孔金屬213與導(dǎo)電層202進(jìn)行電連接。此外，第2源極電極210也與布線金屬214連接起來。另一方面，在開口223內(nèi)，也形成有覆蓋在漏極電極207之上的布線金屬214。
在本實(shí)施方式中，第1源極電極206通過通孔212電連接在導(dǎo)電層202上，此外，還形成了第2源極電極210。借助于此，即便是在柵極電極208與漏極電極207之間施加反向電壓，也可以有效地分散或緩和易于在柵極電極208中接近漏極電極的一側(cè)的端部產(chǎn)生的電場集中，故耐壓增加。
此外，由于在緩沖層201之上設(shè)置有導(dǎo)電層202，故沒有必要設(shè)置貫穿絕緣體襯底200的通孔。為此，可以省略在絕緣體襯底200上形成通孔的工序，以及為了把通孔形成得淺而使絕緣體襯底200本身薄膜化的研磨工序。其結(jié)果是，可以保持絕緣體襯底200所需要的強(qiáng)度不變地把第1源極電極206和第2源極電極210與導(dǎo)電層202電連接起來。
(第2實(shí)施方式的變形例)圖6的剖面圖示意地示出了第2實(shí)施方式的變形例的構(gòu)造。如圖6所示，變形例的HFET，具有由例如Si構(gòu)成的厚度500μm的半導(dǎo)體襯底(或絕緣體襯底)300，設(shè)置在絕緣性襯底300之上的、厚度500nm的由N型摻雜Si構(gòu)成的低電阻(電阻率小于或等于0.01Ωcm)的導(dǎo)電層301，設(shè)置在導(dǎo)電層301之上的、厚度500nm的由氮化鋁鎵AlxGa1-xN(0＜x≤1)構(gòu)成的高電阻的緩沖層302，設(shè)置在緩沖層302之上的、由非摻雜氮化鎵(GaN)構(gòu)成的溝道層303，以及設(shè)置在溝道層303之上的、由N型的氮化鋁鎵(AlyGa1-yN，其中，0＜y≤1)構(gòu)成的厚度25nm的肖特基層304。在這里，緩沖層302是為了緩和半導(dǎo)體襯底300與溝道層303、肖特基層304的晶格不匹配而形成的。此外，在溝道層303的與肖特基層304形成異質(zhì)結(jié)的界面附近，形成由2DEG構(gòu)成的溝道。
并且，在肖特基層304之上，設(shè)置有由氮化硅(SiN)構(gòu)成的厚度100nm的第1絕緣膜305，在第1絕緣膜305上彼此間隔開地形成有開口321、322、323。在開321的一部分上形成有貫穿肖特基層304、溝道層303和緩沖層302地到達(dá)導(dǎo)電層301的通孔312。在開口321中未形成通孔3的區(qū)域上，在肖特基層304之上設(shè)置有厚度200nm的第1源極電極306。此外，在開322中，在肖特基層304之上設(shè)置有厚度400nm的柵極電極308，在開口323中，在肖特基層304之上設(shè)置有厚度200nm的漏極電極307。
在柵極電極308和漏極電極307之上，覆蓋有由SiN構(gòu)成的第2絕緣膜309，連接在第1源極電極306上的第2源極電極(場電極)310，具有跨越柵極電極308的上方并向漏極電極307側(cè)帽檐狀地伸出來的構(gòu)造。此外，在柵極電極308和第2源極電極310之上形成有第3絕緣膜311。由于本實(shí)施方式的第2絕緣膜309、第2源極電極310和第3絕緣膜311的構(gòu)造，與第1實(shí)施方式是同樣的，故省略其說明。
在通孔312的底面淀積有由例如Al構(gòu)成的通孔金屬313，使得對于導(dǎo)電層301呈現(xiàn)歐姆性。在通孔312中，填充有覆蓋在通孔金屬313之上的布線金屬314。第1源極電極306，通過布線金屬314和通孔金屬313與導(dǎo)電層301進(jìn)行電連接。此外，第2源極電極310也與布線金屬314連接起來。另一方面，在開口323內(nèi)，也形成有覆蓋在漏極電極307之上的布線金屬314。
在本例中，第1源極電極306也通過通孔312連接在導(dǎo)電層301上，此外，還形成有第2源極電極310。由此，即便是在柵極電極308與漏極電極307之間施加高的反向電壓，也可以有效地分散或緩和易于在柵極電極308中接近漏極電極307的一側(cè)的端部產(chǎn)生的電場集中，故耐壓增高。
此外，由于在緩沖層302之下設(shè)置有導(dǎo)電層301，故沒有必要設(shè)置貫穿半導(dǎo)體襯底300的通孔。為此，可以省略在半導(dǎo)體襯底300上形成通孔的工序，以及為了把通孔形成得淺而使絕緣體襯底300本身薄膜化的研磨工序。其結(jié)果是，可以保持半導(dǎo)體襯底300所需要的強(qiáng)度不變地把第1源極電極306和第2源極電極310與導(dǎo)電層301電連接起來。
另外，在本實(shí)施方式中，雖然以作為導(dǎo)電層301形成N型摻雜Si層的情況為例進(jìn)行了說明，但是，也可以使用P型摻雜Si(電阻率小于或等于0.01Ωcm)。
(第2實(shí)施方式的半導(dǎo)體器件的制造方法)接下來，再次參看圖5和圖6對第2實(shí)施方式及其變形例的制造方法中與第1實(shí)施方式不同的工序進(jìn)行說明。
在第2實(shí)施方式的半導(dǎo)體器件的制造方法中，如圖5所示，在絕緣性襯底200之上，借助于MPVPE法，依次生長由高電阻的AlxGa1-xN(0＜x≤1)構(gòu)成的緩沖層201，由Si摻雜的N型GaN層構(gòu)成的導(dǎo)電層202，由非摻雜的GaN構(gòu)成的溝道層203，由N型的AlyGa1-yN(其中，0＜y≤1)構(gòu)成的肖特基層204。此外，借助于使用氯氣的RIE法除去肖特基層204和溝道層203，由此，形成通孔212，利用剝離法，在通孔212的底面淀積與導(dǎo)電層202進(jìn)行歐姆接觸的由Ti/Al構(gòu)成的通孔金屬213。除此之外的制造工序與第1實(shí)施方式所述的方法是同樣的，故省略其說明。
另一方面，在變形例的半導(dǎo)體器件的制造工序中，如圖6所示，在半導(dǎo)體襯底300之上，借助于熱擴(kuò)散或離子注入，形成摻雜了P、As、B等N型或P型的低電阻的導(dǎo)電層301，在其上，借助于MPVPE法，依次生長由高電阻的AlxGa1-xN(0＜x≤1)構(gòu)成的緩沖層302、由非摻雜的GaN構(gòu)成的溝道層303、由N型的AlyGa1-yN，(0＜y≤1)構(gòu)成的肖特基層304。此外，借助于使用氯氣的RIE法除去肖特基層304、溝道層303、緩沖層302，由此形成通孔312，借助于剝離法，在通孔312的底面淀積與導(dǎo)電層301進(jìn)行歐姆接觸的由Al構(gòu)成的通孔金屬313。除此之外的制造工序與第1實(shí)施方式所述的方法是同樣的，故省略其說明。
另外，在上述第1及第2實(shí)施方式中，作為通孔金屬113、213、313，除了Al或Ti/Al之外，使用由鈦、金、鍺、銻中的至少一者構(gòu)成的單層、層疊體或合金，也可以得到同樣的效果。
(工業(yè)可利用性)本發(fā)明在可以實(shí)現(xiàn)耐壓優(yōu)良、強(qiáng)度高的由III-V族氮化物半導(dǎo)體構(gòu)成的半導(dǎo)體器件方面，工業(yè)上的利用可能性高。
權(quán)利要求
1.一種半導(dǎo)體器件，包括導(dǎo)電層；在上述導(dǎo)電層的上方形成的、由III-V族氮化物半導(dǎo)體構(gòu)成的溝道層；在上述溝道層之上形成的、由III-V族氮化物半導(dǎo)體構(gòu)成的肖特基層；在上述肖特基層的上方的一部分上分別形成的第1源極電極、漏極電極和柵極電極；與上述第1源極電極連接的第2源極電極；以及通過貫穿上述溝道層和上述肖特基層的溝連接上述第1源極電極和上述導(dǎo)電層的布線構(gòu)件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電層是導(dǎo)電襯底，該半導(dǎo)體器件還具有介于上述導(dǎo)電襯底與上述溝道層之間的緩沖層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還具有設(shè)置在上述導(dǎo)電層的下方的絕緣體襯底或半導(dǎo)體襯底，以及介于上述襯底與上述導(dǎo)電層之間，或者介于上述導(dǎo)電層與上述溝道層之間的緩沖層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述柵極電極設(shè)置在夾于上述第1源極電極與上述漏極電極之間的區(qū)域上，上述第2源極電極，在從位于第1源極電極的上方的區(qū)域向位于上述漏極電極的上方的區(qū)域的方向上延伸。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于上述第2源極電極中、從位于上述柵極電極的靠上述漏極電極側(cè)的邊緣的上方的區(qū)域向位于上述漏極電極的上方的區(qū)域伸長的部分的長度，是大于或等于上述柵極電極與上述漏極電極的間隔的20％的長度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述柵極電極具有T形截面形狀，該T形截面形狀具有與上述肖特基層接觸的軸部和寬度比上述軸部寬的頭頂部。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于在上述溝的底面與上述布線構(gòu)件之間，形成有與上述導(dǎo)電層進(jìn)行歐姆接觸的金屬。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于上述金屬是含有鋁、鈦、金、鍺、銻中的至少任意一者的單層、疊層或合金。
9.一種半導(dǎo)體器件的制造方法，包括形成配置在導(dǎo)電層的上方的、由III-V族氮化物半導(dǎo)體構(gòu)成的溝道層，以及配置在上述溝道層之上的、由III-V族氮化物半導(dǎo)體構(gòu)成的肖特基層的步驟(a)，在上述肖特基層之上的一部分上，分別形成第1源極電極、漏極電極和柵極電極的步驟(b)，形成貫穿上述溝道層和上述肖特基層并到達(dá)上述導(dǎo)電層的上面的溝的步驟(c)，形成通過上述溝連接上述第1源極電極與上述導(dǎo)電層的布線構(gòu)件的步驟(d)，形成連接在上述第1源極電極上的第2源極電極的步驟(e)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于在上述步驟(e)中，形成在從位于上述第1源極電極的上方的區(qū)域向位于上述漏極電極的上方的區(qū)域的方向上延伸的上述第2源極電極。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于在上述步驟(a)中，還在成為導(dǎo)電性襯底的上述導(dǎo)電層之上形成緩沖層，并在上述緩沖層之上形成上述溝道層。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于在上述步驟(a)中，在絕緣體襯底或半導(dǎo)體襯底的上方形成上述導(dǎo)電層，使緩沖層介于上述襯底與上述導(dǎo)電層之間，或者介于上述導(dǎo)電層與上述溝道層之間。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于通過從同一膜對上述布線構(gòu)件和上述第2源極電極進(jìn)行圖形化，在同一步驟中進(jìn)行上述步驟(d)和步驟(e)。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于在上述步驟(c)之后上述步驟(d)之前，還包括形成覆蓋上述溝的底面、與上述導(dǎo)電層進(jìn)行歐姆接觸的金屬的步驟，在上述步驟(d)中，從上述金屬之上形成上述布線構(gòu)件。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其制造方法。在本發(fā)明的構(gòu)造中，第1源極電極(106)通過通孔(112)連接在導(dǎo)電性襯底(101)上，此外，還形成有第2源極電極(110)。由此，即便是在柵極電極(108)與漏極電極(107)之間施加高的反向電壓，也可以效果良好地分散或緩和易于在柵極電極(108)中接近漏極電極(107)的一側(cè)的端部產(chǎn)生的電場集中，故耐壓增高。此外，由于作為形成元件形成層的襯底使用了導(dǎo)電性襯底，故在導(dǎo)電性襯底(101)上不需要設(shè)置貫穿到背面的通孔。因此，可以保持導(dǎo)電性襯底(101)所需要的強(qiáng)度不變地把第1源極電極(106)與背面電極(115)電連接起來。由此，實(shí)現(xiàn)耐壓優(yōu)良、強(qiáng)度高的由III－V族氮化物半導(dǎo)體構(gòu)成的半導(dǎo)體器件。
文檔編號H01L21/338GK1750273SQ20051008075
公開日2006年3月22日 申請日期2005年6月30日 優(yōu)先權(quán)日2004年9月17日
發(fā)明者引田正洋, 上野弘明, 廣瀨裕, 柳原學(xué), 上本康裕, 田中毅 申請人:松下電器產(chǎn)業(yè)株式會社