半導體器件及其制造方法、電子設備的制作方法

專利名稱：半導體器件及其制造方法、電子設備的制作方法
技術領域：
本發明涉及一種具有介質電容器的半導體器件及其制造方法，以及一種利用所述半導體器件的電子設備，更具體地，涉及一種其中通過形成在絕緣襯底上的有源元件來驅動介質電容器的半導體器件及其制造方法，以及一種利用所述半導體器件的電子設備。
背景技術：
最近，已經對如利用鐵電材料的非易失性存儲器(鐵電存儲器)和利用高介電常數材料的動態隨機存取存儲器(DRAM)等存儲半導體器件進行了研究，并且將大量產品投放市場。這些鐵電存儲器和DRAM的半導體器件具有開關晶體管，電容器與此開關晶體管的一個擴散層(源極區域或漏極區域)相連，以形成存儲單元，并且電荷被累積在此電容器中，由此存儲數據。
由于被用作鐵電存儲器的鐵電電容器使用如PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)和SBT(SrBi2Ta2O9)等鐵電材料作為電容絕緣膜，并且可以通過極化鐵電材料來存儲非易失性數據。另一方面，被用作DRAM的高介電常數電容器利用BST(BaxSr1-xTiO)的高介電常數薄膜作為電容絕緣膜，并且已經根據所需電容增加改進了有效膜厚度縮減。
例如，現有技術1(日本公開未審專利申請No.2002-334970)公開了一種具有開關晶體管和電容器的半導體器件。圖13是這種傳統半導體器件的截面圖。如圖13所示，在此半導體器件中，將MOS(金屬氧化物半導體)型開關晶體管119設置在硅單晶襯底101的表面上，并通過層間介質膜105、108和111，將介質電容器118設置在此開關晶體管119的上方。開關晶體管119的源極或漏極通過包括互連107和110在內的多層金屬互連結構與介質電容器118的下電極113相連。
在開關晶體管119中，用作源極和漏極的兩個擴散層形成在硅單晶襯底101上，由氧化物膜102分隔，以及在擴散層103之間的溝道區域上方，通過柵極絕緣膜120形成柵極電極104。形成層間介質膜105，從而覆蓋此開關晶體管119，并在其上形成金屬互連107。金屬互連107通過插頭106與開關晶體管119的兩個擴散層103電連接。與一個擴散層103相連的金屬互連107用作連接介質電容器118和開關晶體管119的互連。與另一擴散層103相連的金屬互連107用作位線。
形成層間介質膜108，以覆蓋層間介質膜105和互連107，并在其上形成金屬互連110。此外，形成層間介質膜111，以覆蓋層間介質膜108和互連110，并將介質電容器118設置在此層間介質膜111上。在此介質電容器118中，下電極113、介質薄膜114和上電極115依次層疊。下電極113通過通孔112與互連110電連接。
此外，形成層間介質膜116，以覆蓋介質電容器118和層間介質膜111，并將金屬互連117設置在此層間介質膜116上。設置此金屬互連117，從而填充形成在層間介質膜116中的接觸孔，并與上電極115電連接。金屬互連117用作板互連。
在下電極113和上電極115中，為了防止由于氧的不足而引起的介質薄膜114的本征極化的惡化，使用如Pt、Pd、Ir、Rh、Os、Au、Ag或Ru等或如PtOx、PdOx、IrOx、Rhx、OsOx、AuOx、AgOx或RuOx等與氧具有較低親和力的金屬或導電氧化物膜。在下電極113和通孔112之間的界面處，為了防止下電極113的Pt等與通孔112的W等之間的相互反應和相互擴散，形成由導電氮化膜TiN等制成的阻擋層(未示出)。
介質薄膜114是BaTiO3、PbTiO3、PZT、PLZT、SBT等的鐵電薄膜或BST等高介電常數薄膜。通過濺射、溶膠凝膠(sol-gel)方法或CVD(化學汽相淀積)方法在下電極上形成這些介質薄膜，并通過在預定的溫度下進行退火，晶體化為類似鈣鈦礦的結構。這樣形成的鐵電薄膜具有多晶結構。在此退火中，根據現有技術2(日本公開未審專利申請No.H04-85878)，優選的是在600℃、包含氧的環境下進行加熱，并且需要一個小時的退火。在現有技術1中，提及將CVD方法用于膜形成，并通過在300到500℃的氫環境下進行加熱來實現晶體化，并可以通過受激準分子激光的照射來平整膜的表面。
在這種傳統半導體器件中，存儲單元下電極113下方的結構與不具有電容器的LSI(大規模集成電路)的結構相同。因此，可以利用現有的邏輯電路，通過常規的LSI制造工藝來制造。
但是，如上所述，半導體非易失性存儲器件是利用與針對一般現有邏輯電路的處理相同的LSI制造工藝來制造的，所以制造成本相對較高，盡管相對容易增加存儲容量。
另一方面，隨著無所不在的社會的到來，不僅期望計算機，而且期望包括電視和其他家用電器在內的多種電子設備與因特網相連。因此，由于因特網協議IPv6的引進，電子設備的因特網地址數量(IP地址)將快速增長。IP地址數量上的這種增長將導致如IC標簽(無線ID標簽和射頻ID標簽等)和IC卡等臨時(使用時間比傳統的電子設備短得多)或一次性電子設備(識別和存儲)的增加。這些電子設備中的大多數不具有電源，從而利用上述鐵電薄膜或高介電常數薄膜的非易失性半導體器件被用于數據的識別和存儲。在這種臨時或一次性電子設備中，與實現大容量相比，更需要的是以非常低的成本制造具有適當存儲容量的半導體器件。但是，上述傳統的半導體器件難以滿足這種需求。
另一方面，作為以低成本制造并取代了通過LSI制造處理制造的傳統開關晶體管的晶體管，可以使用薄膜晶體管，其中將半導體層形成在便宜的襯底上，如不包含堿金屬(無堿)低熔點襯底等，并將其用作有源層。作為這種薄膜晶體管，利用非晶硅或多晶硅(多結晶硅)氫化物作為有源層的薄膜晶體管已經實用化，但是，在非易失性半導體器件中，已經使用了具有較高載流子遷移率和較高驅動性能的多晶硅薄膜。在利用這種多晶硅薄膜的薄膜晶體管中，例如，如現有技術3(日本公開未審專利申請No.H09-116159)和現有技術4(日本公開未審專利申請No.H10-242471)中所公開，將用作源極/漏極和溝道的多晶硅薄膜形成在絕緣襯底上，并將柵極絕緣膜和柵極電極形成在此多晶硅薄膜上，并應用氫等離子體處理，由此通過氫鈍化作用來激活多晶硅薄膜。
另一方面，需要半導體存儲器件與具有運算功能的高級半導體器件一起使用。傳統上，通過將如CPU等通過LSI形成在單晶硅襯底上的高級元件和存儲元件形成在一個芯片中，降低封裝成本。此外，對于存儲元件，更為詳細地制定了設計規則，并且增進了要形成在每個單位面積上的存儲容量，結果，降低了成本。
另一方面，通過如CVD方法來形成薄膜晶體管的多晶硅薄膜，并且此CVD膜包含許多Si懸空鍵，這在硅單晶襯底中幾乎不存在。Si懸空鍵是Si-Si鍵斷裂而形成的懸空鍵，并且與雜質原子鍵合，并惡化半導體性能。因此，需要消除這種Si懸空鍵。
因此，例如，在現有技術3中，通過對用作形成在絕緣襯底上的源極/漏極區域和溝道區域的多晶硅膜進行氫等離子體處理，使Si懸空鍵與氫鍵合，形成Si-H鍵，由此使懸空鍵電去活。
但是，上述傳統技術具有以下問題。當利用現有技術2的技術形成開關晶體管并在其上形成介質電容器時，Si-H鍵是熱不穩定的，并由于在形成用于介質電容器的鐵電氧化物膜時的加熱處理，Si-H鍵斷裂，并再次產生Si懸空鍵。
此外，由于包含在多晶硅膜中的氫作為還原劑的作用，在用于介質電容器的鐵電氧化物膜中發生氧缺乏，而這將導致非介電常數的降低和漏電流的增加。

發明內容
本發明的目的是提供一種半導體器件，在其開關晶體管區域中具有穩定的Si-H鍵，并且不會引起介質電容器區域的鐵電氧化物膜中的氧缺乏，所述半導體器件的制造方法，以及一種利用所述半導體器件的電子設備。
根據本發明第一方面的一種半導體器件包括絕緣襯底；有源元件，形成在位于此絕緣襯底上方的有源元件層中；鐵電電容元件，形成在位于有源元件層上方的鐵電電容元件層中；以及硅氫氮化物層，形成在有源元件層和鐵電電容元件層之間，其中所述有源元件包括薄膜晶體管，所述薄膜晶體管具有包括源極/漏極區域和溝道區域的多晶硅薄膜、形成在溝道區域上方的柵極電極、以及形成在多晶硅薄膜和柵極電極之間的柵極絕緣膜，所述有源元件層具有覆蓋多晶硅薄膜并包括嵌入柵極電極的層間介質膜，所述鐵電電容元件是通過層疊下電極、鐵電層和上電極形成的，并且有源元件層的氫濃度高于鐵電電容元件的氫濃度。
在本發明中，有源元件層由具有薄膜晶體管的有源元件、和覆蓋薄膜晶體管的多晶硅薄膜并包括嵌入其中的柵極電極的層間介質膜構成。鐵電電容元件層由鐵電電容元件構成，在一些情況下，形成保護膜覆蓋此鐵電電容元件。
根據本發明第二方面的一種半導體器件包括絕緣襯底；有源元件，形成在位于絕緣襯底上方的有源元件層中；鐵電電容元件，形成在位于有源元件層上方的鐵電電容元件層中；硅氫氮化物層，形成在有源元件層和鐵電電容元件層之間；以及導電氧化物層，形成在此硅氫氮化物層和鐵電電容元件之間，其中所述有源元件包括薄膜晶體管，所述薄膜晶體管包括具有源極/漏極區域和溝道區域的多晶硅薄膜、形成在溝道區域上方的柵極電極、以及形成在多晶硅薄膜和柵極電極之間的柵極絕緣膜，所述有源元件層具有覆蓋多晶硅薄膜并包括嵌入其中的柵極電極的層間介質膜，所述鐵電電容元件是下電極、鐵電層和上電極的疊層，以及有源元件層的氫濃度高于鐵電電容元件層的氫濃度，鐵電電容元件層的氧濃度高于有源元件層的氧濃度。
在這種情況下，可以提供通過刺穿硅氫氮化物層連接有源元件和鐵電電容元件的連接部件。可以由導電氧化物形成下電極。例如，所述導電氧化物是銦錫氧化物。優選的是，通過等離子體化學汽相淀積(CVD)來形成硅氫氮化物。
例如，所述連接部件具有形成在硅氫氮化物層中的互連、穿過硅氫氮化物層并連接下電極和互連的第一通孔、以及穿過層間介質膜并連接源極/漏極區域和互連的第二通孔。所述連接部件還可以包括形成在硅氫氮化物層中的互連、穿過硅氫氮化物層并連接上電極和互連的第一通孔、以及穿過層間介質膜并連接源極/漏極區域和互連的第二通孔。在這種情況下，將鐵電膜形成在硅氫氮化物層上，從而覆蓋下電極，并可以形成第一通孔，從而通過形成在鐵電膜中的開口插入。
例如，所述半導體器件是其中將有源元件用作開關元件并將鐵電電容元件用作電容部件的非易失性存儲器。
根據本發明第三方面的一種半導體器件制造方法包括以下步驟通過在絕緣襯底上形成多晶硅薄膜、形成通過柵極絕緣膜的柵極電極、以及通過利用柵極電極作為掩膜將離子注入多晶硅薄膜中形成源極/漏極區域和溝道區域，形成薄膜晶體管；在覆蓋此薄膜晶體管的層間介質膜上形成互連層，以及形成要通過層間介質膜與薄膜晶體管相連的第一觸點，在層間介質膜上形成硅氫氮化物膜，從而覆蓋互連層；在此硅氫氮化物膜上形成下電極，以及形成要通過硅氫氮化物膜與互連層相連的第二觸點；在下電極上形成鐵電層；以及在鐵電層上形成上電極。
根據本發明第四方面的一種半導體器件制造方法包括以下步驟通過在絕緣襯底上形成多晶硅薄膜，形成通過柵極絕緣膜的柵極電極，以及通過利用柵極電極作為掩膜進行多晶硅薄膜中的離子注入，形成源極/漏極區域和溝道區域，從而形成薄膜晶體管；在覆蓋此薄膜晶體管的層間介質膜上形成互連層，以及形成要通過層間介質膜與薄膜晶體管相連的第一觸點；在層間介質膜上形成硅氫氮化物膜，從而覆蓋互連層；在此硅氫氮化物膜上形成下電極；在下電極上形成鐵電層；以及在鐵電層上形成上電極，并形成要通過硅氫氮化物膜與互連層相連的第二觸點。
在這些半導體器件制造方法中，最后通過等離子體CVD(化學汽相淀積)來形成硅氫氮化物膜。此外，在形成硅氫氮化物層的步驟之后的步驟中，優選的是多晶硅薄膜的溫度不高于350℃。
根據本發明第五方面的一種電子設備使用上面第一到第三方面所述內容的半導體器件。
例如，所述電子設備是利用根據本發明第三方面所述的非易失性存儲器的IC卡。可以將非易失性存儲器與中央處理單元(CPU)、用于向和從外部發射和接收數據的射頻(RF)接口、以及用于存儲數據的只讀存儲器(ROM)一起集成在相同的襯底上，或者可以將中央處理單元(CPU)、用于向和從外部發射和接收數據的射頻(RF)接口、以及用于存儲數據的只讀存儲器(ROM)形成在與非易失性存儲器分離的單晶硅襯底上。
例如，所述電子設備是射頻IC標簽，具有根據本發明第三方面所述的非易失性存儲器，還具有發射數據編碼元件、接收數據解碼元件、用于與外部進行數據交換的天線元件、以及用于控制這些元件的控制元件。在這種情況下，可以將發射數據編碼元件、接收數據解碼元件和控制元件形成在單晶硅半導體襯底上。
例如，所述電子設備是液晶顯示單元，并且在此液晶顯示單元中，將液晶顯示單元的像素電路形成在根據本發明第二方面內容所述的半導體器件的絕緣襯底上，將與此像素電路的晶體管相連的像素電極形成在與半導體器件的硅氫氮化物層相同層的硅氫氮化物層上，并且是與形成了半導體器件的下電極的銦錫氧化物層相同層的銦錫氧化物膜。
根據本發明，在形成在絕緣襯底上的多晶硅薄膜上形成硅氫氮化物層，由此能夠將包括如開關晶體管等薄膜晶體管的有源元件層的氫濃度保持在較高水平，并且Si-H鍵變得穩定。即，可以通過氫端接硅氫氮化物層下方的有源元件層的薄膜晶體管的硅懸空鍵，防止氧和水蒸氣從襯底上方進入，并且薄膜晶體管的操作變得穩定。此外，在本發明第二方面所述的情況下，通過導電氧化物膜將鐵電電容元件設置在硅氫氮化物層上，或者在本發明第一和第二方面所述的情況下，由導電氧化物形成下電極，導電氧化物存在于硅氫氮化物層和鐵電層之間，從而能夠防止保留在通過等離子體CVD而形成的硅氫氮化物層中的氫原子向鐵電層中的擴散，即能夠防止由氫作為還原劑而引起的氧缺乏，由此能夠防止由于氧缺乏所引起的問題。


圖1是示出了根據本發明第一實施例的半導體器件的截面圖；圖2是示出了根據本發明第二實施例的半導體器件的截面圖；圖3是示出了根據本發明第三實施例的半導體器件的截面圖；圖4是示出了根據本發明第四實施例的半導體器件的截面圖；圖5是示出了利用根據本發明實施例的半導體器件的1T/1C型非易失性存儲器的電路圖；圖6是示出了利用根據本發明實施例的半導體器件的2T/2C型非易失性存儲器的電路圖；圖7是示出了根據本發明實施例的半導體器件的制造方法的流程圖；圖8是示出了根據本發明實施例的半導體器件的另一制造方法的流程圖；圖9是示出了利用根據本發明實施例的半導體器件的IC卡的示意圖；圖10是示出了利用根據本發明實施例的半導體器件的另一IC卡的示意圖；圖11是示出了利用根據本發明實施例的半導體器件的RF-ID標簽的示意圖；圖12是示出了利用根據本發明實施例的半導體器件的另一RF-ID標簽的示意圖；以及圖13是傳統半導體器件的截面圖。
具體實施例方式
此后，將參照附圖，對本發明的實施例進行詳細描述。圖1是示出了根據第一實施例的半導體器件的截面圖。在襯底1上，形成保護氧化物膜2。例如，襯底1的厚度為0.1到1.5mm。例如，襯底1由具有少量堿金屬的玻璃、石英、如聚碳酸酯、聚酰亞胺等塑料材料制成。保護氧化物膜2防止包含在襯底1中的雜質擴散到比保護氧化物膜2高的層中，并且在襯底1由高質量的石英制成時，保護氧化物膜2不是必需的。但是，在襯底1由包含金屬雜質的玻璃或包含有機雜質的塑料制成的情況下，根據襯底材料，選擇適當的材料用于保護氧化物膜2。例如，在將非堿金屬玻璃(由Nippon Electric Glass Co.Ltd制造的OA-10)用作襯底1時，將膜厚度為大約300nm的氧化物膜用作保護氧化物膜2。
在保護氧化物膜2上，設置作為開關晶體管的薄膜晶體管7。在薄膜晶體管7中，在保護氧化物膜2上形成多晶硅薄膜，并通過柵極絕緣膜5，在此多晶硅薄膜上形成柵極電極6的圖案。在多晶硅薄膜中，通過利用柵極電極6作為掩膜注入磷或硼等雜質離子，形成源極/漏極擴散層4，并且在位于柵極電極6下方的擴散層4之間的區域中，形成溝道區域3。在源極/漏極擴散層4中，通過形成掩膜和控制雜質注入量，形成溝道區域3一側的低濃度區域和低濃度區域以外的高濃度區域，由此能夠提供所謂的LDD(輕摻雜漏極)結構。擴散層4之一是源極區域，而另一個是漏極區域，通過將溝道區域3夾在中間而彼此相對設置。
例如，形成50nm厚的非晶硅層(a-Si:H層)，進行退火以去除氫原子，然后以受激準分子激光進行照射，由此使多晶硅薄膜(擴散層4和溝道區域3)多晶化。通過將受激準分子激光照射的強度設置為300到450mJ/cm2，獲得平均顆粒尺寸為20nm到2μm的多結晶硅薄膜。平均顆粒尺寸越大，薄膜晶體管的驅動性能越高，但是，這將導致襯底內晶體管性能的波動增加，所以平均顆粒尺寸最好為200nm。例如，溝道長度是1微米，并且在這種情況下，當平均顆粒尺寸是200nm時，其與溝道長度的比值足夠小(1/5)，由此能夠最小化由晶粒尺寸差異所引起的晶體管性能的變化。
可以將柵極絕緣膜5形成在通過等離子體CVD、由多晶硅薄膜形成的島上。可以通過等離子體CVD來形成此柵極絕緣膜5。例如，通過在利用四乙基原硅酸鹽(TEOS)作為源氣體的氧混合等離子體中使襯底溫度達到370℃，來形成厚度為50nm的、由氧化硅膜形成的柵極絕緣膜。
在柵極絕緣膜5上，形成柵極電極6。例如，此柵極電極6是磷摻雜多晶硅膜和鉻膜的疊層，而且多晶硅膜和鉻膜的厚度分別為100nm和200nm。即，例如，通過等離子體CVD，將摻雜有磷氣體的多晶(多結晶)硅膜沉積到100nm，并連續地，通過濺射將Cr膜沉積到200nm。之后，通過照排和刻蝕使多結晶硅和Cr層疊膜形成圖案，以形成柵極電極和柵極配線。在此處理中，確定薄膜晶體管的溝道長度(柵極長度)。
利用柵極作為掩膜，按照自對準的方式，將磷或硼等雜質摻雜到多晶硅薄膜中。在這種情況下，采用CMOS、PMOS或NMOS結構的電路設計選擇，但是，如果要滿足運算速度和功率消耗的性能，PMOS/NMOS更有利于降低制造成本。
在形成薄膜晶體管7之后，在整個表面上形成層間介質膜8。例如，此層間介質膜8是氧化硅膜，可以通過等離子體CVD形成，并且其膜厚度為400nm。與柵極絕緣膜5的情況相同，可以在利用四乙基原硅酸鹽(TEOS)作為源氣體、并將襯底溫度設置為370℃的氧混合等離子體中沉積此層間介質膜8。但是，根據用途，也可以通過大氣CVD來形成氧化物膜。
在形成層間介質膜8之后，進行較短時間的熱處理，如在600℃下5分鐘，由此激活所注入的雜質(磷或硼)。此外，通過將襯底暴露于氫等離子體放電，去活包含溝道區域3的硅薄膜的懸空鍵(等離子體氫化)。
在層間介質膜8中，形成與一個擴散層4相連的插頭9a，以及在層間介質膜8上，層疊互連層9和互連層10。首先，在層間介質膜8中，通過照排和刻蝕在預定的位置形成接觸孔，之后，在層間介質膜8上形成互連層9，以填充此接觸孔。此外，在互連層9上形成互連層10。例如，互連層9是厚度為500nm的Al膜，以及互連層10是厚度為50nm的Ti膜。可以在形成處理中、無需暴露于大氣環境地、在相同的假設設備中依次形成Al膜和Ti膜。
在層間介質膜8的整個表面上，形成硅氫氮化物(SiNx:H)膜11。通過在350℃、與氫氣混合的原材料氣體的等離子體CVD，將此硅氫氮化物膜11形成到400nm的厚度，從而覆蓋互連層9和10。在本實施例中，已經進行了等離子體氫化，但是，在不施加單獨的等離子體氫化時，通常可以將此處理用作等離子體氫化。互連層10改善了互連層9和硅氫氮化物膜11之間的粘附性。
在形成硅氫氮化物膜11的處理之后，將加熱溫度控制為350℃或更低，從而使多晶硅薄膜中的氫被保留在多晶硅薄膜中。在硅氫氮化物膜11中，形成到達互連10的接觸孔，并在硅氫氮化物膜11上形成由作為導電氧化物的ITO(銦錫氧化物)制成的下電極12，從而填充此接觸孔。在下電極12上，層疊鐵電膜13和上電極14。下電極12、鐵電膜13和上電極14形成了鐵電電容元件。例如，鐵電膜13由PZT(Pb(Zr，Ti)O3)膜組成。例如，通過在室溫下進行濺射來沉積此PZT，然后，以能量密度為200mJ/cm2且激光脈沖寬度為50納秒的XeCl受激準分子激光(波長λ＝308nm)進行照射，以使其晶體化。當形成PZT薄膜時，通常，通過溶膠-凝膠方法或濺射然后在等于或高于600℃的溫度下的后加熱來形成PZT薄膜。或者，采用其中以大約450℃(350到500℃)的較低溫度下的CVD獲得具有良好晶體的薄膜的方法。但是，與本實施例的情況一樣，當在室溫下進行濺射，然后照射XeCl受激準分子激光(λ＝308nm)時，受激準分子激光是脈沖寬度約為50納秒的超短脈沖激光，從而可以使已經進行了氫等離子體處理的多晶硅薄膜保持在350℃或更低。由此，多晶硅薄膜中的氫被保留。通過照排和刻蝕和射頻(RF)等離子體刻蝕形成這樣形成的鐵電層的圖案。
在鐵電膜13上，設置上電極14。例如，上電極14由金膜制成。可以使此上電極14公共地用作互連。在包括此上電極14的表面的硅氫氮化物膜11上，設置保護膜15，以對其進行覆蓋。例如，保護膜15由硅氧氮化物膜制成。
接下來，將解釋如上構成的第一實施例的操作。在此實施例中，由于通過等離子體CVD來形成硅氫氮化物膜11，在形成了位于硅氫氮化物膜下方的有源元件區域中的薄膜晶體管的源極/漏極擴散層4和溝道區域3的多晶硅薄膜中，通過氫端接并去活Si懸空鍵。因此，在本發明中，在具有通過氫去活的Si懸空鍵的多晶硅薄膜中形成溝道區域3。在由層間介質膜8覆蓋的開關薄膜晶體管7的有源元件層中，氫具有較高的濃度，此外，將硅氫氮化物膜11設置在其上。由此，可以穩定地保持溝道區域3中的Si-H鍵，并且半導體性能不會受到雜質的惡化。此外，硅氫氮化物膜11可以防止氧和水蒸氣等從襯底的上方進入，由此開關薄膜晶體管7的操作變得穩定。
此外，在本實施例中，下電極12由導電氧化膜制成，從而防止硅氫氮化物膜(SiNx:H)11的氫原子擴散到鐵電膜13中。由此，能夠防止由于鐵電電容元件的氧缺乏而引起的非介電常數的降低和漏電流增加。因此，能夠利用由具有少量堿金屬的玻璃、石英或如聚碳酸酯或聚酰亞胺等塑料材料制成的便宜襯底，從而能夠降低半導體器件的制造成本。
接下來，將解釋示出了將上述半導體器件安裝在其內部的半導體非易失性存儲器件的存儲單元的電路。圖5是示出了此1T/1C存儲單元的電路圖。圖1所示的開關晶體管7的柵極6與字線23相連。此外，未與鐵電電容元件的下電極12相連的擴散層4與位線21相連。此外，鐵電電容元件的上電極14與通過向介質電容器施加電壓來極化鐵電膜13的板線24相連。位線21與用于放大小電壓的讀出放大器25相連。因此，由一個開關薄膜晶體管7和一個鐵電電容元件形成了鐵電存儲單元。
在如上構成的存儲單元中，通過向鐵電電容元件施加電壓來極化鐵電膜13，進行對介質電容器的寫入。當寫入數據“1”時，開關薄膜晶體管7導通，將位線21的電位設置為電源電壓Vcc，并將板線24的電位設置為0V。當寫入數據“0”時，將位線21的電位設置為0V，而將板線24的電位設置為電源電壓Vcc。為了執行讀取，在事先將位線23的電壓充電到0V之后，將通過將開關薄膜晶體管7的閾值電壓Vth與電源電壓Vcc相加而獲得的電壓施加到字線23上，開關薄膜晶體管7導通，并且板線24的電位從0增加到電源電壓Vcc。
于是，當數據“1”被寫入鐵電電容元件時，發生磁滯性能的較大電荷運動并涉及極性反轉。由此，對位線21的電容進行充電，位線21的電位上升。將位線21此時的電位定義為VH。另一方面，當寫入數據“0”時，并不發生極性反轉，所以電荷運動較小，而且位線21的電位增加較小。將位線21此時的電位定義為VL。當數據“1”被寫入介質電容器時，在讀出之后，數據被極性反轉所破壞。因此，在讀出之后，需要進行數據重寫。因此，將讀出放大器25的參考電位Vref設置為VH和VL的中點電位，并通過讀出放大器25將VH和VL放大為Vcc和0V。此外，通過將板線24的電位降低到0V來進行數據重寫。
接下來，將描述包括根據圖1所示的實施例的半導體器件的半導體非易失性存儲器件的存儲單元的修改示例。圖6是示出了此2T/2C存儲單元的電路圖。圖5所示的鐵電存儲單元包括一個開關薄膜晶體管7和一個介質電容元件。另一方面，如圖6所示，2T/2C鐵電存儲單元由兩個開關薄膜晶體管7和兩個鐵電電容元件制成。兩個開關薄膜晶體管7的柵極與字線23相連。未與介質電容器相連的擴散層4分別與位線21和22相連。此外，介質電容器與板線24相連。位線21和22與讀出放大器25相連。
在如上構成的存儲單元中，將互補數據寫入一對兩個鐵電電容元件中。即，在將數據“1”寫入位線21側的介質電容器時，將數據“0”寫入位線22側的介質電容器。即，彼此相反地極化彼此相鄰地設置在一個存儲單元內部的介質電容器。讀出放大器25根據累積在介質電容器中的極性來檢測數據“1”和數據“0”之間的信號電壓差。在這種情況下，數據“1”和數據“0”之間的信號電壓差較大，且易于檢測，從而操作容差較大。由此，針對開關晶體管7的性能變化和介質電容器的容量變化的設計余量變高。因此，與本發明一樣，對于降低了制造溫度的半導體器件而言，具有寬操作余量的2T/2C存儲單元是有利的。圖6所示的存儲單元的其他結構、操作和效果與圖5所示的1T/1C電容元件相同。
接下來，將描述根據本發明第二實施例的半導體器件。圖2是示出了根據第二實施例的半導體器件的結構的截面圖。第二實施例與圖1所示的第一實施例的不同之處在于在包括薄膜晶體管7和層間介質膜8的有源元件層、和包括由下電極12、鐵電膜13和上電極14構成的鐵電電容元件和保護膜15的鐵電電容元件層之間，形成硅氫氮化物膜(SiNx:H)11和導電氧化物膜16的疊層。即，在圖1中，只形成硅氫氮化物膜(SiNx:H)11，但是，在圖2所示的第二實施例中，通過在薄膜晶體管側沉積硅氫氮化物膜(SiNx:H)來形成硅氫氮化物膜(SiNx:H)11和導電氧化物層16的疊層。
在本實施例中，由于導電氧化物膜16位于硅氫氮化物膜(等離子體CVD-SiNx:H層)11和鐵電膜13之間，從而防止了包含在硅氫氮化物膜11中的氫原子擴散到鐵電膜13中，并能夠防止如氧缺乏等由于氫作為還原劑而引起的問題。因此，如圖1所示的第一實施例的情況那樣將導電氧化物膜用于下電極12不是必要的。
接下來，將參照圖3來描述本發明的第三實施例。在第一實施例中，如圖1所示，下電極12和互連10通過接觸孔彼此電連接。另一方面，在本實施例中，如圖3所示，上電極14與互連10相連。即，設置鐵電膜13覆蓋硅氫氮化物膜11和下電極12，并且在硅氫氮化物膜11和鐵電膜13中，形成到達互連10的接觸孔。將上電極14形成在鐵電膜13上，并且在形成此上電極14時，其材料填充接觸孔，由此形成連接互連10和上電極14的接觸點14a。除了下電極12與板線相連之外，第三實施例的半導體器件具有與第一實施例的半導體器件相同的結構，并具有相同的操作和效果。
接下來，將描述本發明的第四實施例。圖4是示出了此第四實施例的半導體器件的截面圖。根據本實施例，將ITO用于下電極，并將鐵電電容元件(存儲部件)和液晶顯示單元(顯示像素部件)集成在相同的絕緣襯底1上。一直到由ITO形成下電極12作為透明電極的處理，可以應用與圖1和圖7和8中相同的處理。在顯示像素部件中，防止鐵電膜13和上電極14形成在下電極12上，并且保留由ITO制成的下電極12，并且在形成在相對襯底19上的、由ITO制成的對電極18和顯示像素部件的下電極12之間，密封液晶17。由此，可以將鐵電存儲器和液晶顯示部件形成在相同的襯底上。因此，可以降低液晶板的制造成本。
也可以將進行了打磨的有機定向膜(未示出)設置在液晶顯示部件的下電極12和液晶17之間。打磨是通過以具有人造絲纖維的輥沿一個方向摩擦表面而形成精細溝槽的方法。也可以通過離子束或激光在下電極12的表面上形成精細溝槽來進行定向處理。由此，下電極12上的液晶分子可以沿精細溝槽的方向定向。
接下來，將描述本發明的半導體器件(第四實施例)的制造方法。圖7是按照各個步驟的次序示出了用于制造圖1所示的半導體器件的方法的流程圖。首先，清潔襯底1(步驟S1)，并在清潔的襯底1上形成保護氧化物膜2(步驟S2)。例如，襯底1的厚度為0.1到1.5mm。襯底1由具有少量堿金屬的玻璃、石英、如聚碳酸酯、聚酰亞胺等塑料材料制成，例如，非堿金屬玻璃(由Nippon Electric Glass Co.Ltd制造的OA-10)制成。例如，保護氧化物膜2的膜厚度為300nm。
接下來，在保護氧化物膜2上形成非晶硅膜(步驟S3)。例如，通過CVD來形成非晶硅膜。通過進行退火等以去除氫原子，并通過受激準分子激光使其多晶化，將此非晶硅膜形成為多晶硅膜(步驟S4)例如，受激準分子激光的照射強度為300到500mJ/cm2，這是獲得平均晶粒尺寸200nm的多晶硅的條件。通過300到500mJ/cm2的照射強度，獲得平均晶粒尺寸為20nm到2μm的多晶硅。接下來，利用照排和干法刻蝕形成多晶硅膜的圖案(步驟S5)。
接下來，在多晶硅膜上形成柵極絕緣膜5(步驟S6)。例如，通過在利用四乙基原硅酸鹽(TEOS)作為原料氣體的氧混合等離子體中的等離子體VCD來形成柵極絕緣膜5。在沉積過程中，例如，將襯底溫度設置為370℃，并且膜厚度為50nm。
接下來，形成柵極6(步驟S6)。通過等離子體CVD形成摻雜有磷氣體的多晶硅膜并在其上濺射鉻膜，來形成柵極6。例如，此多晶硅膜的膜厚為100nm，并且鉻膜的膜厚為200nm。通過照排和刻蝕形成此多晶硅/鉻疊層膜的圖案，以形成柵極電極。例如，柵極長度和溝道長度是1微米。
接下來，利用柵極6作為掩膜，按照自對準的方式，將雜質離子注入到多晶硅膜中，來形成擴散層4(步驟S8)。例如，雜質離子是磷或硼。柵極6下方未被注入雜質離子的部分成為溝道膜3。從而，形成了開關晶體管7。
接下來，在保護氧化物膜2上，形成層間介質膜8，以覆蓋薄膜晶體管部件7和保護氧化物膜2(步驟S9)。例如，對于層間介質膜8，使用氧化硅膜。例如，通過利用四乙基原硅酸鹽(TEOS)作為原料氣體的氧混合等離子體中的等離子體CVD或大氣CVD來形成層間介質膜8。在沉積過程中，例如，將襯底溫度設置為370℃，并將膜厚度設置為400nm。接下來，通過熱處理來激活擴散層4中的雜質離子(步驟S10)。例如，熱處理溫度是600℃，并且熱處理時間段為5分鐘。
接下來，通過氫等離子體處理使包含在溝道膜3中的Si懸空鍵與氫反應來形成Si-H鍵，以去活Si懸空鍵(步驟S11)。接下來，通過照排和刻蝕部分去除層間介質膜8，以便在層間介質膜8中形成部分打開兩個擴散層4之一的表面的接觸孔(步驟S12)。接下來，形成互連9，以填充此接觸孔并覆蓋層間介質膜8的表面，并在互連9上形成互連10(步驟S13)。例如，互連9和10分別由鋁和鈦制成，并通過如濺射等連續形成。互連9和10的膜厚度分別是500nm和50nm。之后，通過照排和刻蝕對鋁膜和鈦膜進行刻蝕，以形成互連9和10。
接下來，在層間介質膜8上，形成硅氫氮化物膜11，以覆蓋互連9和互連10的側表面(步驟S14)。通過利用氫混合原料氣體的等離子體CVD來形成硅氫氮化物膜11。例如，硅氫氮化物膜11的膜厚度是400nm。在此步驟之后的步驟中，例如，將開關晶體管7的溫度設置為等于或低于350℃。如果開關晶體管7的溫度變得高于350℃，則將引起以下問題通過上述氫等離子體處理而在溝道膜3中形成的Si-H鍵斷裂，并再次形成Si懸空鍵。
接下來，通過照排和刻蝕部分去除硅氫氮化物膜11，以便在硅氫氮化物膜11中形成部分打開互連10的表面的接觸孔(步驟S15)。接下來，形成下電極9，從而填充此接觸孔，并覆蓋硅氫氮化物膜11的表面(步驟S16)。例如，下電極12通過濺射、由ITO膜制成，并通過照排和刻蝕形成圖案。
接下來，在下電極12上形成鐵電膜13(步驟S17)。例如，鐵電膜由PZT制成，并通過將襯底溫度設置為室溫來進行濺射，并以受激準分子激光照射而晶體化，來形成。例如，此受激準分子激光是XeCl受激準分子激光。例如，激光照射的條件是200mJ/cm2的能量密度和50納秒的激光脈沖寬度。在激光照射之后，通過照排和刻蝕進行圖案形成，以形成鐵電膜13。例如，此刻蝕是利用高頻等離子體的干法刻蝕。
接下來，在鐵電膜13上形成上電極14(步驟S18)。例如，上電極14通過濺射、由金膜制成，并通過照排和刻蝕形成圖案。接下來，在硅氫氮化物膜11上，形成保護膜15，以覆蓋硅氫氮化物膜11的表面、下電極、鐵電膜13的側表面和上電極(步驟S19)。例如，保護膜15通過CVD、由硅氧氮化物膜制成。
在這樣構成的本實施例的半導體制造方法中，通過氫等離子體處理，可以通過與氫鍵合來去活溝道膜3的Si懸空鍵。此外，通過氫等離子體處理，可以增加層間介質膜8所覆蓋的開關晶體管7的有源元件區域中的氫濃度，并在其上形成硅氫氮化物膜11，由此溝道膜3的Si-H鍵變得穩定。此外，在氫等離子體處理步驟之后、形成鐵電膜13的步驟中，通過受激準分子激光照射使鐵電膜13晶體化，致使包含Si-H鍵的溝道膜3不會達到超過350℃的溫度。由此，防止了Si-H鍵的斷裂和Si懸空鍵的產生，由此能夠形成具有所需介電性能的鐵電膜13。
接下來，將描述本發明的半導體器件制造方法的另一實施例。圖8是示出了此半導體器件制造方法的部分步驟的流程圖。在圖7所示的實施例中，在步驟S14中形成硅氫氮化物膜11之后，在步驟15到18中，在硅氫氮化物膜11中形成接觸孔，并形成下電極12、鐵電膜13和上電極14。另一方面，在圖8所示的半導體器件制造方法中，代替圖7的步驟15到18，首先形成下電極12(步驟S25)，然后形成鐵電膜13，以覆蓋下電極12和硅氫氮化物膜11(步驟S26)。
接下來，通過照排和刻蝕，部分去除硅氫氮化物膜11和鐵電膜13，在硅氫氮化物膜11和鐵電膜13中形成部分打開互連10的表面的接觸孔(步驟S27)。形成硅氫氮化物膜11中的接觸孔的方法與圖7相同。在鐵電膜13中，使用與圖7的步驟S17中所使用的圖案形成相同的方法。接下來，形成上電極14，從而填充此接觸孔，并覆蓋鐵電膜13的表面(步驟S28)。下電極12、鐵電膜13和上電極14的形成方法以及下電極12和上電極14的圖案形成方法與圖7相同。
接下來，將解釋應用本發明的半導體非易失性存儲器件的電子設備的實施例。圖9是對IC卡的應用示例。在具有卡的整個形狀的襯底31上，設置其上安裝有芯片的襯底32。例如，襯底31由塑料等制成。在襯底32上，設置存儲數據的ROM 33、用于與外部進行數據交換的RF/IF(射頻接口)34、以及用于數據運算的CPU(內部處理單元)35。此外，將用于存儲由RF/IF接收到的數據或作為CPU的運算結果而輸出的數據的非易失性存儲器36設置在襯底32上。通過上述半導體器件制造方法，將ROM 33、RF/IF 34、CPU 35和非易失性存儲器36形成在同一襯底32上。即，對于ROM 33、RF/IF 34、CPU 35和非易失性存儲器36，可以使用由具有少量堿金屬的玻璃、石英或如聚碳酸酯或聚酰亞胺等塑料材料制成的便宜襯底，由此能夠降低半導體器件的制造成本。此IC卡利用本發明的非易失性存儲器代替傳統的EEPROM，并且與利用EEPROM的IC卡相比，能夠改善寫入速度、寫入功率消耗和最大重寫次數。將這樣構成的半導體器件用作如ID卡、金融卡或交通卡等IC卡。
圖10示出了使用本發明的非易失性存儲器的另一IC卡。在圖10所示的IC卡中，通過將通過LSI處理而獲得的IC芯片安裝在單晶硅襯底52來形成ROM 37、RF/IF 39和CPU 40，并通過圖1、圖7和圖8所示的方法，在玻璃襯底上形成非易失性存儲器40。與利用EEPROM的IC卡相比，在此IC卡中，也能夠改善寫入速度、寫入功率消耗和最大重寫次數，此外其制造成本與傳統的IC卡的成本相比降低了很多。
接下來，將解釋其中將本發明的半導體器件應用于射頻ID標簽的實施例。圖11是示出了此射頻ID標簽的示意圖。在具有標簽形狀的襯底31上，設置襯底32。此襯底32是由具有少量堿金屬的玻璃、石英或如聚碳酸酯或聚酰亞胺等塑料材料制成的便宜襯底。在此襯底32上，在包括本發明的存儲器的薄膜晶體管處理過程中，集成地設置接收數據解碼電路41、發射數據編碼電路42、用于與外部進行數據交換的天線元件43、根據本實施例的用于存儲數據的非易失性存儲器45、以及用于控制這些元件的操作的控制電路44。通過這樣使用本發明的非易失性存儲器，可以降低RF-ID標簽的制造成本。此外，與利用EEPROM的RF-ID標簽相比，改善了寫入速度、寫入功率消耗和最大重寫次數。
接下來，將參照圖12，解釋利用本發明的半導體器件的另一射頻ID標簽。在此射頻ID標簽中，在襯底31上，設置了通過常規LSI處理形成在單晶硅襯底48上的IC芯片、通過本發明的方法形成在由具有少量堿金屬的玻璃、石英或如聚碳酸酯或聚酰亞胺等塑料材料制成的便宜襯底上的非易失性存儲器49、和天線元件50。IC芯片具有形成在單晶硅襯底48上的接收數據解碼電路46、發射數據編碼電路47和控制元件48。在本實施例中，制造成本與利用EEPROM的傳統RF-ID標簽相比減少很多。此外，與利用EEPROM的傳統RF-ID標簽相比，改善了寫入速度、寫入功率消耗和最大重寫次數。
權利要求
1.一種半導體器件，包括絕緣襯底；有源元件，形成在位于此絕緣襯底上方的有源元件層中；鐵電電容元件，形成在位于有源元件層上方的鐵電電容元件層中；以及硅氫氮化物層，形成在有源元件層和鐵電電容元件層之間，其中所述有源元件包括薄膜晶體管，所述薄膜晶體管包括具有源極/漏極區域和溝道區域的多晶硅薄膜、形成在溝道區域上方的柵極電極、以及形成在多晶硅薄膜和柵極電極之間的柵極絕緣膜，所述有源元件層具有覆蓋多晶硅薄膜并包括嵌入柵極電極的層間介質膜，所述鐵電電容元件是通過層疊下電極、鐵電層和上電極形成的，并且所述有源元件層的氫濃度高于所述鐵電電容元件的氫濃度。
2.一種半導體器件，包括絕緣襯底；有源元件，形成在位于絕緣襯底上方的有源元件層中；鐵電電容元件，形成在位于有源元件層上方的鐵電電容元件層中；硅氫氮化物層，形成在有源元件層和鐵電電容元件層之間；以及導電氧化物層，形成在此硅氫氮化物層和鐵電電容元件之間，其中所述有源元件包括薄膜晶體管，所述薄膜晶體管包括具有源極/漏極區域和溝道區域的多晶硅薄膜、形成在溝道區域上方的柵極電極、以及形成在多晶硅薄膜和柵極電極之間的柵極絕緣膜，所述有源元件層具有覆蓋多晶硅薄膜并包括嵌入其中的柵極電極的層間介質膜，所述鐵電電容元件是下電極、鐵電層和上電極的疊層，以及所述有源元件層的氫濃度高于所述鐵電電容元件層的氫濃度，所述鐵電電容元件層的氧濃度高于所述有源元件層的氧濃度。
3.根據權利要求1或2所述的半導體器件，其特征在于設置連接部件，通過刺穿硅氫氮化物層連接有源元件和鐵電電容元件。
4.根據權利要求1或2所述的半導體器件，其特征在于由導電氧化物形成下電極。
5.根據權利要求2所述的半導體器件，其特征在于所述導電氧化物是銦錫氧化物。
6.根據權利要求1或2所述的半導體器件，其特征在于通過等離子體化學汽相淀積來形成硅氫氮化物。
7.根據權利要求1或2所述的半導體器件，其特征在于所述連接部件具有形成在硅氫氮化物層中的互連、穿過硅氫氮化物層并連接下電極和互連的第一通孔、以及穿過層間介質膜并連接源極/漏極區域和互連的第二通孔。
8.根據權利要求1或2所述的半導體器件，其特征在于所述連接部件具有形成在硅氫氮化物層中的互連、穿過硅氫氮化物層并連接上電極和互連的第一通孔、以及穿過層間介質膜并連接源極/漏極區域和互連的第二通孔。
9.根據權利要求8所述的半導體器件，其特征在于將鐵電膜形成在硅氫氮化物層上，從而覆蓋下電極，并且第一通孔穿過形成在鐵電膜中的開口。
10.根據權利要求1或2所述的半導體器件，其特征在于所述半導體器件是將有源元件用作開關元件且將鐵電電容元件用作電容部件的非易失性存儲器。
11.一種半導體器件制造方法，包括以下步驟通過在絕緣襯底上形成多晶硅薄膜，形成通過柵極絕緣膜的柵極電極，以及通過利用柵極電極作為掩膜進行多晶硅薄膜中的離子注入形成源極/漏極區域和溝道區域，以致形成薄膜晶體管；在覆蓋此薄膜晶體管的層間介質膜上形成互連層，以及形成要通過層間介質膜與薄膜晶體管相連的第一觸點，在層間介質膜上形成硅氫氮化物膜，從而覆蓋互連層；在此硅氫氮化物膜上形成下電極，以及形成要通過硅氫氮化物膜與互連層相連的第二觸點；在下電極上形成鐵電層；以及在鐵電層上形成上電極。
12.一種半導體器件制造方法，包括以下步驟通過在絕緣襯底上形成多晶硅薄膜，形成通過柵極絕緣膜的柵極電極，以及通過利用柵極電極作為掩膜將離子注入多晶硅薄膜中，形成源極/漏極區域和溝道區域，以致形成薄膜晶體管；在覆蓋此薄膜晶體管的層間介質膜上形成互連層，以及形成要通過層間介質膜與薄膜晶體管相連的第一觸點；在層間介質膜上形成硅氫氮化物膜，從而覆蓋互連層；在此硅氫氮化物膜上形成下電極；在下電極上形成鐵電層；以及在鐵電層上形成上電極，并形成要通過硅氫氮化物膜與互連層相連的第二觸點。
13.根據權利要求11或12所述的半導體器件制造方法，其特征在于通過等離子體化學汽相淀積來形成硅氫氮化物膜。
14.根據權利要求11或12所述的半導體器件制造方法，其特征在于在形成硅氫氮化物層的步驟之后的步驟中，多晶硅薄膜的溫度不高于350℃。
15.一種電子設備，其中使用根據權利要求1或2所述的半導體器件。
16.一種電子設備，所述電子設備是利用根據權利要求10所述的非易失性存儲器的IC卡。
17.根據權利要求16所述的電子設備，其特征在于將非易失性存儲器與中央處理單元(CPU)、用于與外部進行數據交換的射頻(RF)接口、以及用于存儲數據的只讀存儲器(ROM)一起集成在相同的襯底上。
18.根據權利要求16所述的電子設備，其特征在于將中央處理單元(CPU)、用于與外部進行數據交換的射頻(RF)接口、以及用于存儲數據的只讀存儲器(ROM)形成在與非易失性存儲器分離的單晶硅襯底上。
19.一種電子設備，所述電子設備是具有根據權利要求11所述的非易失性存儲器的射頻IC標簽，還具有發射數據編碼元件、接收數據解碼元件、用于與外部進行數據交換的天線元件、以及用于控制這些元件的控制元件。
20.根據權利要求19所述的電子設備，其特征在于將發射數據編碼元件、接收數據解碼元件和控制元件形成在單晶硅半導體襯底上。
21.一種電子設備，所述電子設備是液晶顯示單元，并且在此液晶顯示單元中，將液晶顯示單元的像素電路形成在根據權利要求5所述的半導體器件的絕緣襯底上，將與此像素電路的晶體管相連的像素電極形成在硅氫氮化物層上，該硅氫氮化物層是與半導體器件的硅氫氮化物層相同層，并且是與形成了半導體器件的下電極的銦錫氧化物層相同層的銦錫氧化物層。
全文摘要
在形成在由玻璃等制成的襯底上的多晶硅薄膜中形成源極/漏極擴散層和溝道區域，此外，通過柵極絕緣膜形成柵極電極6。將硅氫氮化物膜形成在層間介質膜上，由此能夠將包括開關薄膜晶體管的有源元件區域中的氫濃度保持在較高水平，并且硅薄膜中的Si－H鍵變得穩定。此外，通過由導電氧化物膜形成的下電極將鐵電膜設置在硅氫氮化物膜上，由此能夠將鐵電電容元件層的氧濃度保持在較高水平，并防止了鐵電膜中氧缺乏的產生。
文檔編號H01L27/105GK1713388SQ20051007886
公開日2005年12月28日 申請日期2005年6月23日 優先權日2004年6月24日
發明者田邊浩 申請人:日本電氣株式會社