專利名稱：于集成電路內制作不含晶須的鋁線或鋁合金線的方法
技術領域：
本發明涉及一種集成電路相關的工藝方法，特別是涉及一種于集成電路內制作不含晶須的鋁線或鋁合金線的方法。
背景技術：
L.Succo等人于1989年五月/六月號的真空科學與技術期刊(J.Vac.Sci.Techno.A7(3))第814頁及以下頁數揭露了關于微細結構對于在利用濺射沉積所形成的鋁合金薄膜中的晶須成長習性的影響。而根據期刊中所揭露，濺射目標中的微細結構對晶須于沉積薄膜中成長習性的影響機制是由該目標所發射的的硅-硅與鋁銅二聚體(dimers)所造成。
在集成電路的制造過程中，一般具有低于一的高寬比的接觸性填入應用工藝均需要利用一高于350℃的鋁沉積工藝步驟。
一般而言，在濺射鋁金屬時，高于350℃環境中形成的鋁晶須(whiskers)將會對后續工藝步驟(例如印刷、蝕刻，或結合一屏蔽過程的工藝步驟)造成嚴重的影響，進而導致金屬短缺與成品率的下降。
雖然經由調整沉積條件，例如在沉積過程中提供更佳的反應壓力，可減少晶須的成長，但在現階段中并無有效的解決方法。
請參照圖4A至圖4C，圖4A至圖4C為現有制作一含有晶須的鋁線或鋁合金線的方法示意圖。
首先形成一由鋁銅合金所組成的第一金屬層M1。然后形成一介電層ID于金屬層M1上，其中介電層ID還包括多個開口V。
如圖4B所示，接著形成另一由鋁銅合金所構成的鋁合金層M2于介電層ID上，其中鋁合金層M2表面形成有一晶須W。
隨后形成一光致抗蝕劑層R于鋁合金層M2上并于光致抗蝕劑層R中形成一開口O。如圖所示，晶須W位于開口O內因此由晶須W所覆蓋的部分光致抗蝕劑層R將無法被完全移除。
如圖4C所示，后續的蝕刻步驟因晶須W的阻擋將無法完全移除開口O中的鋁合金層M2，進而導致短路SC。
請參照圖5A至圖5C，圖5A至圖5C為現有制作一不含晶須的鋁線或鋁合金線的方法示意圖。如圖5A所示，首先提供一集成電路基底1并于基底1表面濺射一鋁金屬層M，且鋁金屬層M表面包括一晶須W。
如圖5B所示，接著沉積一由鈦(Ti)或氮化鈦(TiN)所組成的襯墊層于鋁金屬層M上并利用一晶刷BRS進行一刷洗步驟，來移除晶須W。
如圖5C所示，最后進行一臭氧等離子體處理來氧化在襯墊層L中殘余的晶須W。
然而，現有制作方法的主要缺點在于襯墊層將會于刷洗步驟中產生多道刮痕，導致后續所沉積的光致抗蝕劑層于曝光后仍舊殘留于該些刮痕中，并影響后續的印刷與蝕刻工藝步驟。
發明內容
因此本發明的目的在于提供一種增加溝渠面積的制作方法，以解決現有溝渠電容面積不足的問題。
根據本發明的權利要求中所揭露的一種于集成電路內制作不含晶須的鋁線或鋁合金線的方法，包括下列步驟首先提供一基底，然后形成一含晶須的鋁金屬層或鋁合金層于該基底上。接著進行至少一工藝步驟，其選自由回蝕刻與再濺射所組成的工藝步驟來移除晶須并形成一不含晶須層。隨后建構該不含晶須層以形成多條線路。
有別于現有方法，本發明所揭露的制作方法于沉積金屬層后進行一額外的工藝步驟，例如一再濺射工藝步驟或一回蝕刻步驟來移除晶須，其中該額外的工藝步驟又可與該沉積金屬層步驟相結合或還形成一獨立步驟。一般而言，該額外的工藝步驟可置于沉積金屬層或沉積該襯墊層之后。由于晶須的寬度只有幾納米，一般可以利用鈍氣(noble gas)進行短暫的各向同性或各向異性回蝕刻或濺射工藝來移除。同時，此步驟又可對晶片提供一射頻偏壓的方式于同一沉積鋁金屬或鋁合金的反應室或于另一反應室中進行。
除此之外，本發明方法又可利用于現有微電子產業的標準工藝設備來達成。至于進行本發明步驟于沉積襯墊層前，由于臭氧等離子體處理對暴露出的金屬層進行處理并非一必須步驟，且利用本發明步驟在最后沉積金屬層步驟亦是一顯而易見的步驟，因此在此并不再加敘述。此外，如在不同現場進行本發明方法，等離子體處理步驟將會于蝕刻室內受到影響。
雖然本發明揭露一種于集成電路內制作不含晶須的鋁線或鋁合金線的方法，然而本發明又可依權利要求加以變化而不局限于文中所揭露的各種實施例。
圖1A至圖1C為本發明第一實施例于集成電路內制作一不含晶須的鋁線或鋁合金線的示意圖。
圖2A至圖2C為本發明第二實施例于集成電路內制作一不含晶須的鋁線或鋁合金線的示意圖。
圖3A至圖3D為本發明第三實施例于集成電路內制作一不含晶須的鋁線或鋁合金線的示意圖。
圖4A至圖4C為現有制作一含有晶須的鋁線或鋁合金線的方法示意圖。
圖5A至圖5C為現有制作一不含晶須的鋁線或鋁合金線的方法示意圖。
簡單符號說明1集成電路基底ES回蝕刻步驟ID 介電層 M 鋁金屬層M1 第一金屬層 M2鋁合金層O開口OC開放線路結構OR 區域R 光致抗蝕劑層SS 再濺射步驟 V 開孔W晶須具體實施方式
請參照圖1A至圖1C，圖1A至圖1C為本發明第一實施例于集成電路內制作一不含晶須的鋁線或鋁合金線的示意圖。如圖1A所示，首先提供一鋁金屬層M于一集成電路基底1上，其中鋁金屬層M包括一晶須W。
隨后，利用一稀釋的硫酸與過氧化氫(DSP)蝕刻劑進行一回蝕刻步驟ES。在本實施例中，DSP蝕刻劑的主要成份包括氟化氫(HF)與硫酸(H2SO4)。然后移除晶須W，如圖1B所示，接著于鋁金屬層M表面沉積一由鈦(Ti)或氮化鈦(TiN)所組成的襯墊層L，如圖1C所示。其中，襯墊層L可做為后續印刷工藝的一無機不反射的涂層。
請參照圖2A至圖2C，圖2A至圖2C為本發明第二實施例于集成電路內制作一不含晶須的鋁線或鋁合金線的示意圖。大體而言，圖2A所示的結構與圖1A所示的結構大致相同。然而，有別于先前所述的第一實施例，本實施例于晶須W移除前先沉積一Ti/TiN襯墊層L于鋁金屬層M表面，如圖2B所示。
此外，本實施例又于沉積襯墊層L后利用氬(Ar)進行一再濺射步驟SS來移除晶須W。最后再進行一臭氧等離子體(O3plasma)來氧化一暴露于鋁金屬層M表面的區域OR，如圖2C所示。
請參照圖3A至圖3D，圖3A至圖3D為本發明第三實施例于集成電路內制作一不含晶須的鋁線或鋁合金線的示意圖。如圖3A所示，首先提供一銅鋁合金所構成的金屬層M1于一集成電路基底上(圖未示)。接著形成一含有多個開孔V的介電層ID于金屬層M1上。如圖3B所示，然后進行一濺射工藝并形成另一銅鋁合金層M2于介電層ID表面，且銅鋁合金層M2還包括一晶須W。
如圖3C所示，隨后進行一回蝕刻步驟ES來移除晶須W。如同先前所述，回蝕刻步驟ES利用一DSP蝕刻劑來達成。
如圖3D所示，接著形成一光致抗蝕劑層R于銅鋁合金層M2表面，并利用光致抗蝕劑層R為屏蔽于蝕刻銅鋁合金層M2中型成一開口O以及形成一開放線路結構OC。換句話說，經利用一回蝕刻步驟ES來完全移除晶須W，本發明可有效防止現有技術中因晶須而導致短路的現象，如圖4C。
此外，雖然先前所述的實施例利用鋁金屬層與銅鋁合金層作為范例，其它可含有晶須的鋁合金層亦可經由本發明的方法來實施。
以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
權利要求
1.一種于集成電路內制作不含晶須的鋁線或鋁合金線的方法，包括下列步驟提供一基底；形成一由鋁金屬層或鋁合金層所組成的含晶須層的于該基底上；進行至少一工藝步驟，其選自由回蝕刻與再濺射所組成的工藝步驟來移除晶須并形成一不含晶須層；以及建構該不含晶須層以形成多條線路。
2.如權利要求1所述的方法，其中該方法還包括于一稀釋的硫酸與過氧化氫(DSP)步驟中利用氟化氫(HF)與硫酸(H2SO4)為主蝕刻劑進行一回蝕刻工藝。
3.如權利要求1所述的方法，其中該方法還包括利用一鈍氣(noble gas)進行一再濺射工藝。
4.如權利要求3所述的方法，其中該方法還包括利用氬離子(Ar)進行一再濺射工藝。
5.如權利要求1所述的方法，其中在移除晶須步驟之前還包括形成一襯墊層于該含晶須層上；移除該晶須；以及進行一氧化步驟以氧化暴露出的不含晶須層。
6.如權利要求5所述的方法，其中該氧化步驟為一臭氧等離子體(O3plasma)處理步驟。
7.如權利要求1所述的方法，其中該形成一含晶須層的步驟為一濺射工藝，且該移除晶須步驟與該濺射工藝為同一現場(in situ)。
8.如權利要求1所述的方法，其中該含晶須層為鋁銅合金所組成。
9.如權利要求1所述的方法，其中該襯墊層選自于由鈦(Ti)及氮化鈦(TiN)所組成的群組。
全文摘要
一種于集成電路內制作不含晶須的鋁線或鋁合金線的方法，包括下列步驟首先提供一基底，然后形成一含晶須的鋁金屬層或鋁合金層于該基底上。接著進行至少一工藝步驟，其選自由回蝕刻與再濺射所組成的工藝步驟來移除晶須并形成一不含晶須層。隨后建構該不含晶須層以形成多條線路。
文檔編號H01L21/3213GK1722381SQ200510077920
公開日2006年1月18日 申請日期2005年6月15日 優先權日2004年6月15日
發明者迪勒克·黑夫藍, 彥斯·漢, 烏夫·克勒, 林忠信, 彥斯·巴赫曼, 林文斌, 格烈特·彭斯杜夫 申請人:南亞科技股份有限公司