具有多柵電介質層的半導體器件及其制造方法

專利名稱：具有多柵電介質層的半導體器件及其制造方法
技術領域：
本發明是關于一種制造半導體器件的方法，且更具體地關于一種在半導體器件中形成多柵電介質層的方法。
背景技術：
最近，對片上系統(SOC)進行了積極研究，在該片上系統中將具有不同功能的各種裝置集成到一個芯片中。即，需要用于施加高電壓的裝置的厚柵電介質層以改良可靠性，且需要用于對操作速度敏感的裝置的薄柵電介質層。同樣，已研究雙多晶硅柵結構，以改良該裝置操作速度，并獲得N溝道金屬氧化物半導體場效晶體管(NMOSFET)及P溝道金屬氧化物半導體場效晶體管(PMOSFET)，以具有對稱閾值電壓。
圖1A為展示具有雙柵電介質層的傳統半導體器件的結構的圖。
如圖所示，硅基板11分成單元區，其中將形成NMOS晶體管，及外圍區，其中將形成NMOS晶體管及PMOS晶體管。在設置于該單元區中的硅基板11上形成第一柵電介質層12，且在設置于其中將形成NMOS晶體管的該外圍區的區中的硅基板11上形成第二柵電介質層13A。同樣，在設置于其中將形成PMOS晶體管的該外圍區的區中的硅基板11上形成第三柵電介質層13B。
在該單元區中的該第一柵電介質層12上形成第一柵結構21，其包括n+型硅電極14A、低電介質金屬電極15及柵硬掩模16。在該外圍區中，在該第二絕緣層13A上形成第二柵結構22，其包括該n+型硅電極14A、該低電介質金屬電極15及該柵硬掩模16。同樣，在該外圍區中的該第三柵電介質層13B上形成第三柵電介質層13B，其包括p+型硅電極14B、該低電介質金屬電極15及該柵硬掩模16。
此處，在該單元區中形成的第一柵電介質層12具有比在該外圍區中形成的第二及第三柵電介質層13A及13B更厚的厚度。同樣，第一及第二柵電介質層12及13A為通過利用熱氧化過程而形成的硅氧化物(SiO2)層，而第三柵電介質層13B為氮化物層。
然而，在一個芯片中實現具有不同厚度的第一至第三柵電介質層存在若干困難。首先，在不同區中通過使用熱過程形成具有不同厚度的柵電介質層12、13A及13B比較復雜。第二，在外圍區中PMOS晶體管的P+型硅電極14B之下形成的柵電介質層13B應由氮化物而不是氧化物制成，以防止硼的滲透。當柵電介質層13B由氮化物制成時，氮化物存在于柵電介質層13B與該硅基板11之間的接口處。存在于該接口處的氮化物導致載流子的遷移率降低，其進一步導致裝置速度下降。
圖1B為將純硅氧化物的標準化(normalized)跨導(Gm)與氮化物的標準化跨導相比較的圖。
如圖所示，氮化物具有比純硅氧化物的跨導電平低的跨導電平。通常，已知隨著作為表示晶體管特性的一個參數的跨導電平更高，晶體管特性變得更佳。

發明內容
因此，本發明的目標為提供一種具有不同厚度的多柵電介質層的半導體器件，其中該多柵電介質層可通過簡單過程在一個芯片內形成，同時滿足所要達到的目的，并抑制了載流子遷移率的降低，以及提供一種用于制造其的方法。
根據本發明的一方面，提供了一種半導體存儲器裝置，其包括硅基板，其分成單元區，其中形成NMOS晶體管，及外圍區，其中形成NMOS及PMOS晶體管；在設置于該單元區的該硅基板上形成的目標硅氧化物層；在設置于該外圍區的該硅基板上形成的氧氮化物(oxynitride)層；在該目標硅層上形成的第一柵結構，且其包括n+型硅電極、低阻硅電極及柵硬掩模；在設置于該外圍區的NMOS區的該氧氮化物層上形成的第二柵結構，且其包括該n+型硅電極、該低阻硅電極及該柵硬掩模；及在設置于該外圍區的PMOS區的該氧氮化物層上形成的第三柵結構，且其包括p+型硅電極、該低阻金屬電極及該柵硬掩模。
根據本發明的另一方面，提供了一種用于制造半導體器件的方法，其包括以下步驟通過執行第一氧化過程而在硅基板上形成硅氧化物層，該硅基板被分成單元區，其中形成NMOS晶體管，及外圍區，其中形成NMOS及PMOS晶體管；選擇性地移除在該外圍區中的硅氧化物層；同時地在該外圍區中的硅基板曝露表面上形成硅-氮鍵，并在該單元區中剩余的硅氧化物層表面上形成硅-氧-氮鍵；且在具有硅-氮鍵的硅基板表面上形成氧氮化物層，并通過執行第二氧化過程而將具有該硅-氧-氮鍵的剩余硅氧化物層轉換成目標硅氧化物層。


本發明的上面的和其他的目標和特征將關于下面的結合附圖給出的優選實施例的描述而被更好地理解。
圖1A為展示具有多柵電介質層的傳統半導體器件的截面圖；圖1B為將純硅氧化物層的標準化跨導特性與氮化物層的標準化跨導特性比較的圖；圖2為展示根據本發明的優選實施例的具有多柵電介質層的半導體器件的截面圖；圖3A至3G為用于說明一種根據本發明優選實施例的制造具有多柵電介質層的半導體器件的方法的截面圖；以及圖4為展示根據本發明在使用等離子體氮化技術氮化硅氧化物層且其后再氧化該層時，氮及氧分布變化的圖。
具體實施例方式
將參看附圖詳細描述根據本發明的優選實施例的具有多柵電介質層的半導體器件及其制造方法。
圖2為展示根據本發明的優選實施例的具有多柵電介質層的半導體器件的截面圖。
如圖所示，硅基板31被分成單元區，其中將形成N溝道金屬氧化物半導體(NMOS)晶體管；及外圍區，其中將形成P溝道金屬氧化物半導體(PMOS)晶體管和NMOS晶體管。在其中將形成NMOS晶體管的單元區中，在該硅基板31上形成目標硅氧化物層36B。在其中將形成NMOS及PMOS晶體管的外圍區中，形成氧氮化物層36A。
在該單元區中的目標硅氧化物層36B上形成第一柵結構100，其包括n+型硅層37B、低阻金屬電極40及柵硬掩模41。同樣，在該外圍區的NMOS區中的氧氮化物層36A上形成第二柵結構200，其包括該n+型硅層37B、該低阻金屬電極40及該柵硬掩模41。在該外圍區的PMOS區中的氧氮化物層36A上形成第三柵結構300，其包括p+型硅層37A、該低阻金屬電極40及該柵硬掩模41。
在圖2所示的半導體器件中，在該單元區中的目標硅氧化物層36B比在該外圍區中的氧氮化物層36A厚。同樣，通過氧化其中形成硅-氮鍵的硅基板31的表面來形成該氧氮化物層36A。另一方面，通過氧化其中形成硅-氧-氮鍵的硅氧化物層來形成該目標硅氧化物層36B。此外，該氧氮化物層36A含有以原子百分比測得的濃度范圍在約5％至約30％的氮。
圖3A至3G為用于說明一種根據本發明優選實施例的制造具有多柵電介質層的半導體器件的方法的截面圖。應注意，相同參考數字用于圖2中所描述的相同的配置元件。
參看圖3A，通過執行第一氧化過程在提供有場氧化物層32的硅基板31上形成第一硅氧化物層33。即，通過氧化該硅基板31的表面來獲取該第一硅氧化物層33。此處，該硅基板31被分成單元區及外圍區。特別地，需要在該單元區中形成厚柵電介質層，而需要在該外圍區中形成相對薄柵電介質層。在動態隨機存取存儲器(DRAM)裝置中，將在該單元區中形成NMOS晶體管，而將在該外圍區中形成NMOS及PMOS晶體管。同樣，如圖3A所示，在該單元區及在該外圍區中的第一硅氧化物層33的厚度相同。此時，該第一硅氧化物層33的厚度在從約5至約100的范圍內。
參看圖3B，在該第一硅氧化物層33上形成感光層，且通過執行曝光過程及顯影過程來將該感光層圖案化，以形成用于遮蔽該單元區的第一掩模圖案34。其后，通過使用該第一掩模圖案34作為蝕刻阻擋來蝕刻在外圍區中形成的該第一硅氧化物層33，且作為此蝕刻的結果，該外圍區中的硅基板31的表面被曝光。參考數字33A表示以上選擇性蝕刻過程之后在該單元區中的剩余第一硅氧化物層。在該外圍區中，在以上選擇性蝕刻過程之后，該第一硅氧化物層33不保持在該硅基板31上。
參看圖3C，該第一掩模圖案34被移除，且接著，執行等離子體氮化過程以氮化在該單元區中的剩余第一硅氧化物層33A的表面及在該外圍區中的曝露的硅基板31的表面。通過該等離子體氮化過程，在該外圍區中的硅基板31的表面上形成硅-氮(Si-N)鍵35A，且同時在該剩余第一硅氧化物層33A的表面上形成硅-氧-氮(Si-O-N)鍵35B。
此處，通過使用直接在硅基板31上產生氮等離子體的方法及首先在不同地方產生氮等離子體且接著通過僅在其上施加氮基團(radicals)而氮化該硅基板31的方法中的一種來執行該等離子體氮化過程。后一方法稱作遠程等離子體氮化方法。
對于上述等離子體氮化過程而言，用于產生該等離子體的源氣體是選自由Ar/N2、Xe/N2、N2、NO、N2O及該等所列氣體的混合氣體構成的組。此時，用于產生該等離子體的功率在從約100W至約3,000W的范圍內，且執行該等離子體氮化過程約5秒至約600秒。同樣，該硅基板31的溫度設定在約0℃至約600℃的范圍內，且流動的源氣體的量在約5sccm至約2,000sccm的范圍內。
參看圖3D，執行第二氧化過程，即，再氧化過程。此時，在其上形成硅-氮鍵35A的外圍區中的硅基板31表面上，氧氮化物層36A，更特別地說，硅氧氮化物(SiON)層被形成為曝露于氧化環境的其上形成硅-氮鍵35A的硅基板31。此處，該氧氮化物層36A含有以原子百分比測得的濃度范圍在約5％至約30％的氮。
然而，由于在再氧化過程期間硅-氧-氮鍵35B的氮原子擴散開，因此其上形成該硅-氧-氮鍵35B的剩余硅氧化物層33A被轉換成純硅氧化物(SiO2)層。此轉換伴隨厚度而增加。最后，該單元區中的剩余第一硅氧化物層33A被轉換成第二硅氧化物層36B，其厚度與該剩余第一硅氧化物層33A相比增加了。下文，該第二硅氧化物層36B被稱作目標硅氧化物層。
對于通過再氧化過程形成的氧氮化物層36A及目標硅氧化物層36B的厚度而言，因為在再氧化過程期間該硅-氮鍵35A的氮抑制氧化，所以該氧氮化物層36A的厚度比該目標硅氧化物層36B薄。即，在再氧化過程期間，該硅-氧-氮鍵35B的氮擴散開，且因此，由硅-氧-氮鍵35B的抑制效果比由硅-氮鍵35A產生的抑制效果弱。因此，在同時應用的再氧化過程期間，該目標硅氧化物層36B的厚度增加比該氧氮化物層35A的厚度增加更明顯。
此處，由于硅-氮鍵35A比硅-氧-氮鍵35B具有更強的接合力，因此硅-氮鍵35A的氮幾乎不擴散開。同樣，氮化的剩余第一硅氧化物層33A對于該氧化而言具有較低程度的抵抗，且結果，該氮化的剩余第一硅氧化物層33A的厚度極大程度地增加。另一方面，該氮化的硅基板31對于該氧化而言具有較高程度的抵抗，且結果，該硅基板31厚度增加是低的。
參看圖3E，在該氧氮化物層36A及該目標硅氧化物層36B上形成未摻雜硅層37。然后，在該未摻雜硅層37上形成感光層，并通過執行曝光過程及顯影過程來將該感光層圖案化，以形成第二掩模圖案38。此處，該第二掩模圖案38遮蔽該單元區及該外圍區的NMOS區，而開放(open)該外圍區的PMOS區。
接著，通過使用該第二掩模圖案38作為離子注入阻擋，在第三周期中的元素的摻雜劑，即，p型摻雜劑被離子注入。此時，第三周期元素的摻雜劑是選自由硼(B)、氟化硼(BF)及二氟化硼(BF2)構成的組。通過應用約2keV至約30keV的范圍內的能量及在約1×1015原子/cm2至約1×1016原子/cm2的范圍內的摻雜劑劑量來執行該離子注入。
特別地，將采用上述第三周期元素的摻雜劑的離子注入應用至設置于該外圍區的PMOS區中的未摻雜硅層37。通過該離子注入過程，在該外圍區的PMOS區中的未摻雜硅層37被轉換成P+型硅電極37A。同樣，由該第二掩模圖案38遮蔽的未摻雜硅層37的一部分不被轉換。
參看圖3F，該第二掩模圖案38被移除，且接著，在該未摻雜硅層37及該p+型硅電極37A上形成感光層，且通過曝光過程及顯影過程將該感光層圖案化以形成第三掩模圖案39。此處，該第三掩模圖案39遮蔽該外圍區的PMOS區，而開放該單元區及該外圍區的NMOS區。
隨后，該未摻雜硅層37經受采用第五周期元素的摻雜劑(即，n型摻雜劑)的離子注入過程。此時，第五周期元素摻雜劑為磷(P)與砷(As)中的一種。通過應用在約3keV至約50keV的范圍內的能量及在約1×1015原子/cm2至約1×1016原子/cm2的范圍內的劑量來執行該離子注入過程。作為此離子注入過程的結果，設置于該單元區與該外圍區的NMOS區中的未摻雜硅層37被轉換成n+型硅電極37B。
參看圖3G，該第三掩模圖案39被移除，且接著，低阻金屬電極40與柵硬掩模41被順序地形成在該p+型硅電極37A及該n+型硅電極37B上。此時，該低阻金屬電極40是由選自由鎢、鎢氮化物及鎢硅化物構成的組的材料制成。該柵硬掩模41由氮化物制成。然后，執行柵圖案化過程，以分別在該單元區、該外圍區的NOMS區及該外圍區的PMOS區中形成第一至第三柵結構100至300。分別在該單元區的NMOS區中及在該外圍區的NMOS區中形成的第一及第二柵結構100與200具有包括n+型硅電極37B及低阻金屬電極40的雙柵電極結構。另一方面，在該外圍區的PMOS區中形成的第三柵結構300具有包括p+型硅電極37A及低阻金屬電極40的雙柵電極結構。
圖4為展示當硅氧化物層通過等離子體氮化技術被氮化且其后被氧化時，氧及氮分布的變化的圖。此處，參考符號○及●表示氮分布，而而參考符號■及□表示氧分布。尤其，實心圓與實心正方形的參考符號●和■分別表示再氧化過程之前的氮分布與氧分布。同樣，空心圓與空心正方形的參考符號○和□分別表示再氧化過程之后的氮分布與氧分布。
如圖所示，高水平的氮存在于通過等離子體氮化技術氮化的硅氧化物層的表面上。然而，氮的濃度因該再氧化過程而降低。
對于該氧分布而言，通過再氧化過程，該硅氧化物層厚度增加。
根據優選實施例，在該單元區中的NMOS晶體管使用目標硅氧化物層36B作為柵電介質層，而在該外圍區中的NMOS晶體管及PMOS晶體管使用氧氮化物層36A作為其厚度較薄的柵電介質層。因此，可能在一個芯片內形成具有不同厚度的雙柵電介質層。
如上所述，通過諸如等離子體氮化過程及再氧化過程的簡單過程，可在一芯片內選擇性地形成每個具有不同厚度的目標硅氧化物層36B及氧氮化物層36A。因此，要求對載流子遷移率高度敏感及好的可靠性的單元區中的NMOS晶體管使用目標硅氧化物層36B作為柵電介質層，而要求對硼的滲透高度敏感的外圍區中的PMOS晶體管使用氧氮化物層36A作為柵電介質層。
舉例而言，在將此雙柵電介質層實施至DRAM裝置的狀況下，由于在該單元區中的NMOS晶體管要求對該載流子遷移率高度敏感及好的可靠性，因此該厚的目標硅氧化物層36B用作柵電介質層。同樣，在該外圍區中的PMOS晶體管使用氧氮化物層36A作為柵電介質層，以防止在p+型硅電極37A上摻雜的第三周期元素的摻雜劑滲透至柵電介質層中。
因此，基于本發明的優選實施例，選擇性地形成的雙電介質層(即，目標硅氧化物層及氧氮化物層)提供了確保在該單元區中的晶體管要求的預期等級的載流子遷移率及可靠性，并解決了在該外圍區中硼滲透的問題的效果。同樣，具有不同厚度的雙柵電介質層提供了實現可用于各種目的的晶體管的另一效果。
本申請案含有關于2004年12月29日在韓國專利局申請的韓國專利申請案第KR 2004-0115352號的主題，其全文以引用的方式并入本文中。
盡管關于特定優選實施例描述了本發明，但是熟習此項技術者應明了，可在不偏離以下權利要求所界定的本發明的精神及范疇的情況下作出各種改變及修改。
主要組件符號說明11 硅基板12 第一柵電介質層13A 第二柵電介質層13B 第三柵電介質層14A n+型硅電極14B p+型硅電極15 低電介質金屬電極16 柵硬掩模21 第一柵結構22 第二柵結構31 硅基板32 場氧化物層33 第一硅氧化物層33A 剩余第一硅氧化物層34 第一掩模圖案35A 硅-氮鍵35B 硅-氧-氮鍵36A 氧氮化物層36B 目標硅氧化物層37 未摻雜硅層37A p+型硅電極37B n+型硅電極
38 第二掩模圖案39 第三掩模圖案40 低阻金屬電極41 柵硬掩模100第一柵結構200第二柵結構300第三柵結構。
權利要求
1.一種半導體存儲器器件，其包含硅基板，其被分成單元區，其中形成NMOS晶體管，及外圍區，其中形成NMOS及PMOS晶體管；目標硅氧化物層，在設置于該單元區中的該硅基板上形成；氧氮化物層，在設置于該外圍區中的該硅基板上形成；第一柵結構，在該目標硅層上形成，且包括n+型硅電極、低阻硅電極及柵硬掩模；第二柵結構，在設置于該外圍區的NMOS區中的該氧氮化物層上形成，并且包括該n+型硅電極、該低阻硅電極及該柵硬掩模；及第三柵結構，在設置于該外圍區的PMOS區中的該氧氮化物層上形成，并且包括p+型硅電極、該低阻金屬電極及該柵硬掩模。
2.如權利要求1的半導體器件，其中該目標硅氧化物層具有比該氧氮化物層大的厚度。
3.如權利要求1的半導體器件，其中該氧氮化物層是通過氧化在其上形成硅-氮鍵的該硅基板的表面來形成，且該目標硅氧化物層是通過氧化在該硅基板上形成的硅氧化物層來形成，且在其上形成硅-氧-氮鍵。
4.如權利要求1的半導體器件，其中該氧氮化物層含有原子百分比濃度范圍在約5％至約30％的氮。
5.如權利要求1的半導體器件，其中該n+型硅電極是通過離子注入磷與砷中的一種而形成。
6.如權利要求1的半導體器件，其中該p+型硅電極是通過離子注入硼、硼氟化物及二氟化硼中的一種而形成。
7.一種用于制造半導體器件的方法，其包含以下步驟通過執行第一氧化過程來在硅基板上形成硅氧化物層，該硅基板被分成單元區，其中形成NMOS晶體管，及外圍區，其中形成NMOS及PMOS晶體管；選擇性地移除在該外圍區中的該硅氧化物層；同時在該外圍區中的該硅基板的曝露表面上形成硅-氮鍵，并在該單元區中剩余的該硅氧化物層的表面上形成硅-氧-氮鍵；通過執行第二氧化過程來在具有該硅-氮鍵的該硅基板的該表面上形成氧氮化物層，并將具有該硅-氧-氮鍵的該剩余硅氧化物層轉換成目標硅氧化物層。
8.如權利要求7的方法，其中通過采用等離子體氮化過程來執行形成該硅-氮鍵及該硅-氧-氮鍵的該步驟。
9.如權利要求8的方法，其中通過采用用于在該硅基板及該硅氧化物層頂部上直接形成氮等離子體的方法及遠程等離子體氮化方法中的一種來執行該等離子體氮化過程。
10.如權利要求9的方法，其中通過采用選自由Ar/N2、Xe/N2、N2、NO、N2O及該所列氣體的混合氣體所構成的組的源氣體，連同在約100W至約3,000W的范圍內的施加的功率、維持在約0℃至約600℃的范圍的該硅基板溫度及在約5sccm至約2,000sccm的范圍內的該流動的源氣體量，來執行該等離子體氮化過程約5秒至約600秒。
11.如權利要求7的方法，其中該目標硅氧化物層比該氧氮化物層厚。
12.如權利要求7的方法，該第二氧化過程之后，進一步包括以下步驟在該目標硅氧化物層及該氧氮化物層上形成未摻雜硅層；將P型摻雜劑離子注入設置于該外圍區的PMOS區中的該未摻雜硅層的一部分上，以形成p+型硅電極；將n型摻雜劑離子注入設置于該單元區及該外圍區的NMOS區中的該未摻雜硅層的另一部分上，以形成n+型硅電極；在該p+型硅電極及該n+型硅電極上形成低阻金屬電極；在該低阻金屬電極上形成柵硬掩模；及圖案化該柵硬掩模、該低阻金屬電極、該p+型硅電極及該n+型硅電極，以形成柵結構。
13.如權利要求7的方法，其中通過該第一氧化過程形成的該硅氧化物層具有在約5至約100的范圍內的厚度。
全文摘要
揭示一種具有雙柵電介質層的半導體器件及其制造方法。該半導體器件包括硅基板，其被分成單元區，其中形成NMOS晶體管，及外圍區，其中形成NMOS及PMOS晶體管；在該單元區中的該硅基板上形成的目標硅氧化物層；在該外圍區中的該硅基板上形成的氧氮化物層；在該單元區中形成的第一柵結構；在該外圍區的NMOS區中的該氧氮化物層上形成的第二柵結構；及在該外圍區的PMOS區中的該氧氮化物層上形成的第三柵結構。
文檔編號H01L21/8239GK1797769SQ20051007692
公開日2006年7月5日 申請日期2005年6月9日 優先權日2004年12月29日
發明者趙興在, 林寬容, 李升龍 申請人:海力士半導體有限公司