專利名稱：內置電磁防護電容的芯片及相關方法
技術領域：
本發(fā)明提供一種具有內置電磁防護電容的芯片與相關方法，尤其指一種直接在芯片內的偏置電源線路(power circuit)間設置內置式電磁防護電容的芯片與相關方法。
背景技術：
隨著半導體技術的進步，各種電子系統(tǒng)，如計算機系統(tǒng)等，已經(jīng)成為現(xiàn)代信息社會最重要的硬件基礎之一。一般來說，在電子系統(tǒng)中，會設有一或多個芯片；集成各個芯片的功能，就能實現(xiàn)電子系統(tǒng)的整體功能。為了提升效能，現(xiàn)代的芯片按照高時鐘信號工作，以在單位時間內處理更多的信息，管理/傳輸更大量的數(shù)據(jù)與信號。然而，高速、大量的信息處理/傳輸也就意味著電信號的電氣特性會極為頻繁地變化；舉例來說，在數(shù)字電路中，若要使一電信號在單位時間內攜載更多的數(shù)字數(shù)據(jù)，就要使該電信號的功率電平(如電流、電壓)更頻繁地變化。而當芯片要處理/傳輸這些變化頻繁的電信號時，往往就會附帶地產(chǎn)生出高頻的電干擾與電磁干擾。這些干擾不僅會影響芯片本身的正常運作，形成噪聲，還容易輻射至電子系統(tǒng)之外，影響其他電子系統(tǒng)，或甚至是使用者。因此，在維持芯片的高速(高時鐘信號)運作效能之際，要如何減少芯片所產(chǎn)生的電磁干擾，也就成為現(xiàn)代信息廠商研發(fā)的重點。
如本領域技術人員所知，現(xiàn)代化的芯片中常會集合有數(shù)以萬計(或更多)的電路單元(譬如說是晶體管、放大器，或是數(shù)字電路中的邏輯門、觸發(fā)器等基本電路單元)。各個電路單元都要連接于偏置電源，以引用偏置電源所提供的電功率(如電流)來驅動電信號中的功率電平改變，使電信號能夠攜載信息/數(shù)據(jù)，以信號中不同的功率電平來代表不同的數(shù)據(jù)/信息。舉例來說，在數(shù)字電路中，芯片中的各個電路單元(邏輯門/觸發(fā)器等)會偏置于一正偏置電源(其具有一正電壓Vcc)及一地偏置電源(具有一地端電壓Vss)之間；當芯片內的某一電路單元A要將一電信號發(fā)送至另一電路單元B時，電路單元A會將電路單元B視為一負載(如一電容性負載)，電路單元A汲取正偏置電源所提供的電功率來注入至電路單元B，在電路單元B建立起足夠高的功率電平，就能向電路單元B發(fā)出一數(shù)字“1”；相對地，若電路單元A汲取地偏置電源所提供的電功率來抽走電路單元B的功率電平，就可使電路單元B的功率電平降低至某一程度，以向電路單元B發(fā)出一數(shù)字“0”。
由于芯片中具有許多的電路單元，各個電路單元在同一時間內向各偏置電源汲取電功率，就會對偏置電源造成極大的供電負荷；在高速/高時鐘信號的芯片運作時，各個電路單元更會頻繁地改變其所汲取的電功率以傳輸/處理高頻信號。這樣一來，就會進一步使偏置電源的供電負荷頻繁地劇烈變化，這也就導致了電功率突變(如電源脈動/地端脈動，power bounce/groundbounce)，導致偏置電壓與電流不穩(wěn)定，形成電干擾。此種電干擾不僅會影響各個電路單元的正常運作，形成電信號中的噪聲，還會耦合至芯片的外連信號線，將此電干擾傳播至其他的芯片，甚至會造成高頻的電磁輻射，形成電磁干擾。
為了抑制上述的電功率/電磁干擾，公知技術會在芯片外并接電容，以吸收電干擾，進而抑制電磁干擾。如本領域技術人員所知，電子系統(tǒng)中的各芯片都會集成安裝于一電路板(如印刷電路板或是主機板)，使各芯片能經(jīng)由電路板上的電功率布線連接于各偏置電源。舉例來說，某一芯片會經(jīng)由電路板上的兩組電功率布線分別連接于一正偏置電源及一地偏置電源，而公知技術就會在這兩組電功率布線間外接電磁防護電容。當電功率突變發(fā)生時，電磁防護電容就可利用其內儲存的電荷來補償電功率突變，緩和電功率突變的情形，抑制相關的電功率/電磁干擾。為了補償高頻的電功率突變，此電磁防護電容應該要具有良好的高頻特性(也就是具有快速的響應)，才能快速地響應/補償/濾除劇烈變化的電功率突變。
不過，此種外接電磁防護電容的公知技術也有缺點。外接電磁防護電容是經(jīng)由電路板上的電功率布線來抑制電干擾的，而電功率布線上分布的等效電阻與電感會與電磁防護電容連接在一起，影響電磁防護機制的整體高頻特性，減緩其響應速度，使其不能快速充分地響應劇烈變化的電功率突變。另外，外接電磁防護電容需另行加工/焊接才能連接于電路板上，這樣會增加電子系統(tǒng)生產(chǎn)/制造的時間與成本，焊點/連接點的強度也會影響整體電子系統(tǒng)的機械可靠度。
發(fā)明內容
因此，本發(fā)明的主要目的，即在于提供一種在芯片中內置電磁防護電容的技術，在芯片中就近內建嵌入式的電磁防護電容，以克服公知技術中因電容外接所導致的種種缺點。
為了傳輸偏置電源的電功率，芯片內部會設有電源線路的布局；而本發(fā)明就是在芯片的電源線路布局間設置內置的電磁防護電容，直接在芯片內部來響應/補償/緩和電功率突變，進而抑制電干擾及電磁干擾。由于本發(fā)明將電磁防護電容直接設置于芯片中，可大幅地減少電源線路上與電容相連的等效電阻/電感，使電磁防護電容的高頻特性/響應速度不會劣化，能快速地補償高頻的電功率突變。這樣也就能更有效地抑制電干擾/電磁干擾。另一方面，本發(fā)明也可盡量減少外接電容的加工時間與成本，增加電子系統(tǒng)的可靠度。
在本發(fā)明的較佳實施例中，可在芯片設計階段時先估計/模擬其電功率突變/電磁干擾的頻域，估算出電磁防護電容所應具備的電容值；然后，就可在芯片的電路布局中實現(xiàn)此一電磁防護電容。舉例來說，本發(fā)明可在芯片內的兩組電源線路布局間先設置多個各具有預設電容值的電容，在估計出電磁防護的電容值后，再從這些電容中選出一些電容來組合出所需的電磁防護電容值；將這些被選出的電容布局連接于兩電源線路后，就能實現(xiàn)內置電磁防護電容(至于未被選出的電容，則可備而不用，不必連接于電源線路間)。在實現(xiàn)電容時，本發(fā)明可利用具有不同面積的金屬氧化物半導體晶體管來實現(xiàn)各種不同電容值的電容，各金屬氧化物半導體晶體管的柵極成為電容的一端，源極/漏極則共同做為電容的另一端。在現(xiàn)代的芯片制造技術中，應可合理地在芯片內實現(xiàn)出數(shù)十至數(shù)百pF(1pF為兆分的一法拉)的內置電磁防護電容，適當?shù)匾种菩酒碾姽β?電磁干擾。
圖1為一電子系統(tǒng)中典型外接式電磁防護電容的配置示意圖。
圖2為本發(fā)明于電子系統(tǒng)的芯片中設置內置式電磁防護電容的配置示意圖。
圖3為本發(fā)明于圖2的芯片實現(xiàn)內置式電磁防護電容的示意圖。
主要元件符號說明10、20 電子系統(tǒng)
12、22 電路板14、24 芯片16A-16B、26A-26B 電路模塊18A-18C、28A-28C 電源線路19A-19C 電功率布線30A-30C 電容電路Vss、Vcc1-Vcc2 偏置電源Ce1-Ce2、C1-C2 電容Lc-Ls 電感Rc-Rs 電阻Q(.) 晶體管D 漏極S 源極G 柵極具體實施方式
請先參考圖1；圖1是在一電子系統(tǒng)10中實施典型之外接式電磁防護電容的配置示意圖。電子系統(tǒng)10中可具有一或多個芯片，圖1中則以芯片14做為代表；電子系統(tǒng)10的各個芯片可統(tǒng)一安裝于一電路板12上，使各個芯片可經(jīng)由電路板上的布線來交換信號、數(shù)據(jù)，并連接于各個直流偏置電源。如前面討論過的，芯片中的各個電路都需要適當?shù)仄貌拍苷_運作，而在圖1的例子中，芯片14內就具有兩個偏置于不同直流偏置電源的電路模塊16A及16B。其中，電路模塊16A偏置于直流偏置電源Vcc1及Vss(可視為地端)之間，而電路模塊16B則偏置于直流偏置電源Vcc2及Vss之間。這兩個電路模塊中可分別設有許多個電路單元(邏輯門等)；使各個電路模塊16A、16B中所有的電路單元汲取電功率而交換信號，就能使各電路模塊16A、16B集成運作，并進一步實現(xiàn)芯片14所應具備的整體功能，如信號處理、數(shù)據(jù)傳輸管理或是數(shù)據(jù)運算等。
為了使電路模塊16A、16B能汲取各對應偏置電源所提供的電功率(電流)，芯片14內布局有各個電源線路18A、18B及18C，這些電源線路可分別經(jīng)由芯片14上的輸出入端口(如輸出入焊點/接腳或球，I/O pad/pin or ball)外接于電路板12上的電功率布線19A、19B及19C，以經(jīng)由這些電功率布線來連接于外界的直流偏置電源Vcc1、Vcc2及Vss。不過，就如前面所提到的，在芯片高速運作期間，由于偏置電源的電功率負荷會劇烈的變化，就會導致電功率突變，并演變成電功率/電磁干擾。為了緩和這些電功率突變，典型的技術是在電路板的電功率布線間另行外接電磁防護電容。如在圖1中，電功率布線19A、19C間即連接有電容Ce1來當作電磁防護電容，而電功率布線19B、19C間則連接有電容Ce2來當作電磁防護電容。當各個電源線路上發(fā)生快速/高頻的電功率突變時，這些電容Ce1、Ce2應該要能快速地利用其內儲存的電荷來補償電功率突變，使電功率突變的程度趨緩；等效上來說，這些電磁補償電容應在高頻頻域具有極小的等效阻抗，使電功率突變會優(yōu)先由這些電容上通過。舉例來說，當在電源線路18A上發(fā)生了電功率突變而有高頻、劇烈的電流/電壓變化時，電容Ce1就會以其內儲存的電荷加以補償，等效上也就是使這些快速變化的高頻電流會傾向由電容Ce1直接傳導至地端的偏置電源Vss，進而減少對電路模塊16A的干擾。
然而，圖1的典型技術還是有缺點。由于其電磁防護電容是外接于芯片外的，源起于芯片內的干擾要經(jīng)由芯片外的電功率布線才能由電磁防護電容吸收/補償，而電功率布線上的等效電感、電阻就會增加電磁防護電容的高頻阻抗，使其反應速度降低，無法響應快速、劇烈的電功率突變。如在圖1的例子中，電功率布線19B上的等效電阻Rc及等效電感Lc與電功率布線19C上的等效電阻Rs/電感Ls會與電容Ce2串連在一起，使電容Ce2難以完全發(fā)揮電磁防護的功能。另外，外接電磁防護電容會增加額外的加工時間與成本，各電容與電路板間的焊點強度也會影響整體電子裝置的機械可靠度。
請參考圖2及圖3；圖2即為本發(fā)明于一電子系統(tǒng)20中實現(xiàn)芯片內置式電磁防護電容的配置示意圖，圖3則示意了本發(fā)明內置電磁防護電容的數(shù)種實施例。首先，如圖2所示，電子系統(tǒng)20中可利用一電路板22(如一印刷電路板或一主機板)而將一或多個芯片(以芯片24為代表)集成在一起，使各個芯片能經(jīng)由電路板上的信號及電功率布線而交換數(shù)據(jù)，汲取電功率。各個芯片中可設有不同偏置的電路模塊；如在芯片24中，就設有電路模塊26A及26B，電路模塊26A偏置于直流偏置電源Vcc1及Vss之間，電路模塊26B則偏置于直流偏置電源Vcc2及Vss之間。各個電路模塊26A、26B中可分別設有多個電路單元(如邏輯門、觸發(fā)器、放大器等)；使各個電路模塊適當?shù)丶橙‰姽β什⒓蛇\作，就能實現(xiàn)芯片22的整體功能。舉例來說，電路模塊26A可以是一邏輯處理核心，用來進行數(shù)據(jù)處理/數(shù)據(jù)運算，并主控芯片24的整體運作，其偏置電源Vcc1可以是較低電壓的偏置電源；電路模塊26B則可以是一接口電路，偏置于電壓較高的偏置電源Vcc2，以汲取較強的電功率來驅動芯片24的對外信號發(fā)射與接收。
為了將偏置電源的電功率傳輸至各電路模塊26A及26B，芯片24中也布局有電源線路28A、28B及28C，這些電源線路可以是網(wǎng)狀分布的電源網(wǎng)格(power grid)線路，或者是以半導體層迭結構中的金屬層來實現(xiàn)的電源平面(power plane)。這些電源線路28A至28C可分別經(jīng)由芯片24上的輸出入端口(各輸出入端口可以包括一或多個輸出入墊/接腳或球座)連接于電路板上的電路布線，進而連接至外界的偏置電源Vcc1、Vcc2及Vss。
在實現(xiàn)本發(fā)明的電磁防護結構時，本發(fā)明就可直接將電磁防護的電容電路內置于電子系統(tǒng)的各個芯片中。如在芯片24中，本發(fā)明就可直接在電源線路28A、28C之間設置了電容電路30A來實現(xiàn)內置式電磁防護電容，電源線路28B、28C間可用電容電路30B來實現(xiàn)電磁防護電容，而電源線路28A、28B之間也可設置電容電路30C來發(fā)揮電磁防護的功能。這些電容電路30A至30C可提供電容性阻抗；當各電路模塊26A、26B在運作期間發(fā)生了電功率突變時，這些電容電路便能就近吸收/補償這些劇烈變化的電功率突變，進而抑制芯片24的電功率/電磁干擾。舉例來說，當在電源線路28A上發(fā)生了電功率突變時，電容電路30A(及30B)就能快速地以其內儲存的電荷來補償電功率突變，將這些高頻電功率突變旁路，使其不會直接影響到電路模塊30A、30B的運作，也進一步抑制了可能的電干擾及電磁干擾。
相較于圖1中的典型技術，本發(fā)明于圖2中所實現(xiàn)的內置式電磁防護電容具有下列優(yōu)點。在芯片中內置電磁防護電容可避免外接電功率布線上的電阻/電感降低電容防護電磁的效能與反應速度，使內置式的電磁防護電容具有較佳的高頻響應，能快速地響應高頻的電功率突變。事實上，就如圖2中所示，本發(fā)明的電容電路30B甚至可內置于電路模塊28B中，以便能更快地就近吸收/補償電路模塊28B所可能發(fā)生的電功率突變。另外，在芯片中內置電磁防護電容可以減少電子系統(tǒng)的加工時間與成本，也具有較高的機械可靠度。
在圖3中，則示意了本發(fā)明在各個電容電路中實現(xiàn)內置式電磁防護電容的各種實施例。舉例來說，各電容電路中可包含一或多個電容，如在圖3中，在電源線路28B及28C之間的電容電路30B就由兩電容C1及C2來形成。在設計本發(fā)明的芯片時，可先對芯片的運作進行模擬分析(或以試制的芯片進行實測)，了解電功率突變/電干擾/電磁高擾較容易發(fā)生于那個頻率(或頻帶)。這樣一來，就可針對該頻率(頻帶)估算出電磁防護所需的電容值。然后，就能在各電容電路中實際實現(xiàn)出具有電磁防護電容值的電容了。
另外，在設計本發(fā)明的芯片時，可先在芯片的各個電容電路中預先設計出多個電容，使各電容各具有預設的電容值。然后，再對芯片的運作進行模擬分析(或以試制的芯片進行實測)，了解電功率突變/電干擾/電磁干擾的頻譜，分析電功率突變/電干擾/電磁干擾較容易發(fā)生于那個頻率(或頻帶)，以針對該頻率(頻帶)估算出電磁防護所需的電容值。接下來，就能在各電容電路所具有的多個電容中選出特定的電容來組合出電磁防護所需的電容值，設計出連線布局使這些被選出的電容能連接至對應的電源線路；其他未被選出的電容則可備而不用。這樣一來，就能完成具有內置式電磁防護電容的芯片設計與制造/實現(xiàn)。
如在圖3的實施例中，電容電路30A就采用了金屬氧化物半導體晶體管所構成的多個電容；在電容電路30A中，可具有多個金屬氧化物半導體晶體管Q(1)至Q(M)，各個晶體管的柵極G做為電容的一端，漏極D與源極S(與基極，base)則連接為電容的另一端。這樣一來，各晶體管Q(1)至Q(M)就形成各個具有預設電容值的電容。依據(jù)電磁防護所需的電容值選出特定的晶體管(電容)時，就可設計特定的布局來將這些晶體管的柵極G連接至電源線路28A；而漏極D與源極S則連接至電源線路28C。其他未被選擇的晶體管(電容)，就不必實際連接至各電源線路。以這種方式，就能實現(xiàn)出具有特定電磁防護電容值的電容電路，以發(fā)揮電磁防護的功能。在現(xiàn)代的芯片制造技術中，應可合理地在芯片內實現(xiàn)出數(shù)十至數(shù)百pF(1pF為兆分之一法拉)的內置電磁防護電容，適當?shù)匾种菩酒碾姽β?電磁干擾。
總結來說，相較于公知或典型之外接式電磁防護電容配置，本發(fā)明在芯片中直接內置電磁防護電容。由于芯片電路的運作是電功率/電磁干擾的主因，直接在芯片中設置內置式的電磁防護電容，就能快速地就近響應電功率突變，抑制電功率/電磁干擾。由于電磁防護電容已經(jīng)內置于芯片，本發(fā)明也可大幅減少外接電磁防護電容所需的額外加工時間與成本，也能增進電子系統(tǒng)的機械耐用程度。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所進行的等效變化與修改，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種具有內置電磁防護電容的芯片，其包含有多個電源線路，每一電源線路用來連接于該芯片外的一個偏置電源，以在該芯片與該偏置電源間傳輸該偏置電源提供的電功率；以及至少一電容電路，各電容電路連接于兩對應的電源線路之間，每一電容電路可于兩對應的電源線路之間提供一電容性阻抗，用來吸收該兩電源線路間的電功率突變，以提供電磁防護的功能。
2.如權利要求1所述的芯片，其中各電容電路包含有一或多個電容，各電容的兩端分別連接于一對應的電源線路。
3.如權利要求2所述的芯片，其中，各電容由一對應的金屬氧化物半導體晶體管所形成，該金屬氧化物半導體晶體管的柵極電連于一對應的電源線路，而其漏極與源極則電連于另一對應的電源線路。
4.一種實現(xiàn)具有內置電磁防護電容芯片的方法，其包含有于該芯片中實現(xiàn)多個電源線路，使每一電源線路可連接于該芯片外的一個偏置電源，以在該芯片與該偏置電源間傳輸該偏置電源提供的電功率；以及實現(xiàn)至少一電容電路，使各電容電路連接于兩對應的電源線路之間，以使每一電容電路可于兩對應的電源線路之間提供一電容性阻抗，用來吸收該兩電源線路間的電功率突變，提供電磁防護的功能。
5.如權利要求4所述的方法，其中，當實現(xiàn)該電容電路時，包含有于該芯片上實現(xiàn)多個電容，使各個電容具有預設的對應電容值；分析該芯片可能產(chǎn)生的電磁干擾，并依據(jù)該電磁干擾的頻譜，以決定出一電磁防護電容值；于該多個電容中，選出至少一個電容以使各個被選出的電容的總電容值與該電磁防護電容值相符；以及將各個被選出的電容連接于兩對應電源線路之間。
6.如權利要求5所述的方法，其中，當實現(xiàn)該多個電容時，于該芯片中實現(xiàn)多個金屬氧化物半導體晶體管，以使各金屬氧化物半導體晶體管可做為一電容。
7.如權利要求6所述的方法，其中，當使一金屬氧化物半導體晶體管做為一電容時，使該金屬氧化物半導體晶體管的柵極作為電容的一端，而該金屬氧化物半導體晶體管的源極與漏極共同形成電容的另一端。
全文摘要
本發(fā)明提供一種具有內置電磁防護電容的芯片及相關方法。在一芯片中，用來傳輸直流偏置電功率的電源線路間常會發(fā)生電功率突變而使芯片產(chǎn)生高頻的電磁干擾，而本發(fā)明直接在芯片中內置電磁防護電容，也就是在芯片的兩電源線路間直接內建嵌入式電容，以吸收兩電源線路間的電功率突變，減低芯片所產(chǎn)生的電磁干擾，提供電磁防護/電磁相容的功能。
文檔編號H01L23/552GK1688024SQ20051007475
公開日2005年10月26日 申請日期2005年6月2日 優(yōu)先權日2005年6月2日
發(fā)明者郭宏益 申請人:威盛電子股份有限公司