專利名稱：在交替相移掩模中著色局部著色的設計的系統的制作方法
技術領域：
本發明涉及在集成電路的平版印刷生產中使用的掩模的制造，尤其涉及交替相移掩模(altPSM)的制造。
背景技術：
作為在集成電路和其它元件的平版印刷生產中使用的玻璃上鉻(COG)掩模的替換，已經使用交替相移掩模(atlPSM)來增加投影的主要圖形(有效區域)的分辨率。該增加的分辨率允許在抗蝕劑上曝光較小的線寬，并隨后將所述線寬蝕刻或沉積到晶片襯底上。這通過操縱在平版印刷過程中使用的能量束，即可見光或紫外光的電場矢量或相位而實現。通過調節光束傳輸通過掩模材料的長度而在PSM中實現相位變化。通過將掩模凹入適當的深度，穿過掩模較薄部分的光與穿過掩模較厚部分的光將在相位上相差180°，也就是說，它們的電場矢量大小相等，但是指向完全相反的方向，因此這些光束之間的任何相互作用導致完全抵消。
確定掩模的0°相位區域的部分和180°相位區域的其它部分的過程通常被稱為相位著色。在相位著色中可以使用任何其它相位區域對的形式(shape)，只要它們是相反的相位，即相位相差180°。因此，分配顏色類似于確定任意二進制性質，并且兩種相反的相位或顏色也可以被稱為一(1)或零(0)，或正(+)或負(-)。在Kim等的美國專利5,883,813和Liebmann等的美國專利6,609,245中描述了自動相位著色的技術，在此引入所述專利的公開作為參考。
在用于邏輯電路設計的掩模中廣泛使用AltPSM形式。目前，大部分邏輯設計包括稱為隨機邏輯宏(RLM)的合成功能塊的大部分。一些芯片，例如ASIC，可以整體從電路設計的標準單元庫合成。在標準單元庫中的每個設計或源程序塊(book)可以在芯片設計中被使用成百上千次。在每個布局中，各個單元或源程序塊可能在其左右上下具有不同的相鄰部分。一些設計方法還允許在布局時將源程序塊倒轉或成鏡像，從而反轉成相反的相位形式。這些源程序塊的結合在實際中是無限的。
因為當將源程序塊彼此相連地布局時，存在設計規則違例的可能性，因此，對于將相位形式放入單元邊界、以及在相鄰單元之間共享相位形式，大部分標準單元庫具有相當守恒的規則。相鄰單元之間的相位形式的相互作用可能導致相位著色沖突。另外，當RLM中的單元之間存在相位形式的相互作用時，關注的是，由于相位形式的展開而在掩模設計中形成altPSM的數據量和運行時間，所述相位形式的展開導致從獨立單元形成的分級陣列的展平(flattening)。在實際中，在幾乎所有的情況分配相位形式結束于分級陣列的頂級。
對該問題的一個解決方案是，通過實施這樣的設計規則來阻止相鄰單元中的相位形式之間的相互作用，該規則確保在單元邊界中以系統的至少一半最小相位間的間隔規則的距離，即相反相位形式之間的距離布局所有的相位形式，在該規則下，在將要使用的平版印刷過程中不會發生相反相位光的不利的相互作用。盡管該方法可以用于一些標準單元庫，但是對于其它，相位形式之間的一些相互作用將是不可避免的。
在整個芯片的分級構造中形成了更復雜的altPSM掩模設計。靜態隨機存取存儲器(SRAM)電路部分通常通過手動，包括相位形式的插入或改變來優化。沒有現有的方法來自動地在該元件的邊界上處理相位著色。
在該領域中尤其需要這樣的方法，所述方法在組合芯片電路設計以制造altPSM掩模時，如果需要，可以自動分配和改變相位顏色。
發明內容
針對現有技術的問題和不足，從而，本發明的一個目的是提供一種設計交替相移掩模的改進方法，所述方法可以解決在設計布局中的相位形式的沖突。
本發明的另一個目的是，提供一種組合altPSM掩模的單元的方法，以確保單元設計是相位適應的。
本發明的另一個目的是，提供一種方法，所述方法利用在設計芯片組合的altPSM布局中使用的預相位著色單元，并自動校正預著色單元之間的任何沖突。
本發明的另一個目的是，提供一種方法，所述方法在組合芯片電路設計以制造altPSM掩模時，如果需要，可以自動分配和改變相位顏色。
本發明的另一個目的是，提供一種方法，所述方法如上所述自動分配相位顏色，而不在altPSM設計布局的先前著色的部分中引入相位沖突。
通過下面的具體內容將使本發明的其它目的和優點部分地顯而易見。
上述和其它對于本領域技術人員顯然的目的，在本發明中得到了實現，本發明旨在這樣的方法，所述方法用于設計用于投影集成電路設計的圖像的交替相移掩模。其中包括第一單元，其包括第一相位的至少一個相移形式，以及與第一相位相反的第二相位的至少一個相移形式，其中至少一個相移形式與第一單元的邊緣相鄰。其中還包括第二單元，其包括第一相位的至少一個相移形式，以及與第一相位相反的第二相位的至少一個相移形式，其中至少一個相移形式與第一單元的邊緣相鄰。所述然后方法包括，沿第二單元的邊緣并置第一單元的邊緣，以使相鄰于各自的第一和第二單元的邊緣的相移形式彼此相鄰。所述方法然后還包括，確定在第一和第二單元中的相鄰相移形式之間的任何間隔，并確定在第一和第二單元中的相鄰相移形式之間的任何相位上的差異。如果第一和第二單元中的相鄰相移形式之間的距離小于預定最小間隔，并且如果相鄰相移形式的相位相反，本方法然后反轉第一和第二單元之一中的相移形式的相位，以使相鄰相移形式的相位相同。如果第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離大于預定最小間隔，本方法然后保持相移形式的相位。本方法然后包括，形成用于交替相移掩模的第一和第二單元的單元陣列。
如果第一和第二單元中的相鄰相移形式彼此接觸，并且如果相鄰相移形式的相位相反，本方法然后包括反轉第一和第二單元之一中的相移形式的相位，以使相鄰相移形式的相位相同；或者，如果第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離小于預定最小間隔，并且如果相鄰相移形式相位相反，本方法然后反轉第一和第二單元之一中的相移形式的相位，以使相鄰相移形式的相位相同。
第一單元可以包括第一單元陣列的末單元，所述第一單元陣列包括多個第一和第二相位的相移形式，并且如果確定第一和第二單元中的相鄰相移形式的間隔小于預定最小間隔并且相位相反，則在形成第一和第二單元的單元陣列之前，反轉第一單元陣列中的所有相移形式。
所述單元可以包括相移形式以投影SRAM陣列或邏輯陣列的圖像，并且所述單元可以形成線性或非線性陣列。
第一單元可以包括相鄰于單元的一個邊緣的第一相位的相移形式，以及相鄰于單元的相對邊緣的第二相位的相移形式。
本方法還可以包括，提供第三單元，該第三單元包括第一相位的至少一個相移形式，以及與第一相位相反的第二相位的至少一個相移形式，其中至少一個相移形式與第一單元的邊緣相鄰。在該情況下，本方法然后包括，沿第一或第二單元的邊緣并置第三單元的邊緣，以使相鄰于各自的第三和第一或第二單元邊緣的相移形式彼此相鄰，并且，如果確定第三單元和第一或第二單元中的相鄰相移形式的間隔小于預定最小間隔并且相位相反，則反轉第三單元和第一或第二單元之一中的相移形式的相位，以使相鄰相移形式的相位相同。本方法然后形成第一、第二和第三單元的單元陣列。
可以防止反轉第一單元中的相移形式，從而如果確定第一和第二單元中的相鄰相移形式的間隔小于預定最小間隔并且相位相反，則反轉第二單元中的相移形式。
本方法還包括，合并第一和第二單元中的相鄰相移形式。
本發明還可以包括，確定第一和第二單元中哪個具有更多的相移形式，并反轉在第一和第二單元中具有更多相移形式的單元的相移形式的相位。
另一方面，本發明提供了一種機器可讀的、有形地體現可由所述機器執行的指令程序以執行用于設計交替相移掩模的布局的上述方法步驟的程序存儲裝置，其中使用所述交替相移掩模來投影集成電路設計的圖像。
另一方面，本發明提供了一種制品，包括計算機可用介質，所述計算機可用介質具有用于執行上述方法步驟的計算機可讀程序代碼裝置。
本發明的特征相信是新穎的，并且在所附權利要求書中特別提出了本發明的要素特征。附圖只是為了說明的目的，并沒有按比例繪制。然而，通過結合附圖參考詳細描述，將更好地理解同時作為操作方法和機構的本發明自身，其中圖1是示出在交替相移掩模中著色局部著色的設計的優選方法的流程圖；圖2是電路設計的標準單元庫中的一對獨立單元的平面圖，示出了將用于altPSM掩模中的相移形式；圖3是結合圖2的單元以形成第一網格的平面圖，示出了在相鄰邊界處的相位沖突；圖4是通過倒轉一個單元的相位而解決圖3中的沖突的平面圖；圖5是結合圖2的單元以形成第一網格的平面圖，其中在所述單元的邊界之間具有間隔；圖6是圖4的單元網格的平面圖，對所述單元網格添加另一個網格，并在所述兩個網格之間形成“虛擬”線；圖7是添加到圖4的單元網格上的另一個網格的平面圖，其中在第一和第二網格之間以及在第二網格中形成“虛擬”線；圖8是用于說明根據本發明的altPSM的設計的芯片電路設計的平面圖；圖9是制造圖8的電路設計所需的SRAM陣列和邏輯電路的獨立部分的平面圖；
圖10是制造圖8的電路設計的SRAM陣列所需的組合的altPSM單元的平面圖；圖11是制造圖8的電路設計的邏輯行所需的初始組合的altPSM單元的平面圖，其中所述單元具有沖突的相位邊界條件；圖12是特定單元的相位的平面圖，所述單元的相位被倒轉以校正圖11的altPSM邏輯行單元的沖突的邊界條件；圖13是結合圖10的SRAM單元陣列的圖12的邏輯行的altPSM布局的邊界條件的平面圖；圖14是組合有圖10的SRAM單元陣列的邏輯行的校正的altPSM布局的平面圖；圖15是圖8的芯片電路設計的更高極邏輯電路部分的altPSM布局的平面圖；圖16是根據本發明制造的圖8的芯片電路設計的完成的altPSM布局的平面圖；圖17示意性示出了在程序存儲裝置中包含程序代碼的電子設計自動(EDA)工具或計算機，該程序代碼用于執行根據本發明在交替相移掩模中著色局部著色的設計的方法。
具體實施例方式
在描述本發明的優選實施例中，本文將參考附圖1-17，其中相同的標號表示本發明的相同的特征。
本發明在將獨立單元陣列組合到網格中并將網格又結合到網格和單元的陣列之前，允許在源程序塊或小宏級上進行相位設計和相位傳輸分配。本發明的方法利用標準布線和布局工具進行基于單元的著色，并在整個分級設計中將單元組合到一起。本發明在單元級使用相位適應設計，具有確定分級著色的邊界條件的能力。
在一個優選實施例中，通過在由形成于單元之間的所謂的“虛擬”線形成的空間中合并連接的相位形式，從而在標準在后流片(post tapeout)優化工具中實現對SRAM單元的相同的顏色方案(下文將對其進行說明)。如果在組合后虛擬線屬于以相同的顏色結束的兩個不同的網格，例如0°相位形式，通過虛擬線的相位傳輸將通過反轉一個網格中的所有相位形式的相位或顏色來確保。
在圖1的流程圖中示出了實施在交替相移掩模中著色局部著色的設計的優選方法的步驟。本發明可以用于初始未著色的altPSM顏色相位形式，或校正或確定預著色的altPSM掩模布局的單元顏色。當從手動優化的設計單元210或標準單元212開始時，二者被初始布局為指定0°和180°的相移區域的著色的相位區域214。然后將預著色的單元并置和連接以形成單元的網格216，并且，通過倒轉，即反轉單元中的一個或另一個的顏色，從而校正相鄰單元中的任何相位顏色沖突。在校正相位著色后，將單元的網格與另一個相位著色的單元的網格相接觸地并置218；如果在網格的接觸單元之間存在任何著色沖突，則完全反轉其中一個網格的相位顏色。如果單元的網格接近但是不與另一個網格接觸220，并且間隔小于在平版印刷和制造系統中的分辨率所需的預定最小值，則插入虛擬形式，并且通過完全反轉其中一個網格的相位來解決任何沖突。然后，通過查詢0°和180°的相移區域的相位著色224，對網格中或相鄰單元中的任何未著色的部分著色，以保持顏色邊界條件222。
如果開始于無相移布局塊202，則確定相位區域204。還可以從預定的未著色的altPSM的相位形式開始。在兩種情況中，利用未著色的相位區域形成單元或網格布局208。然后對這些未著色的布局著色以如上述保持邊界顏色條件222。下面將結合芯片電路設計的altPSM布局的示例組件，從用于電路設計中的獨立單元進一步描述圖1的方法步驟。
圖2示出了在將要構造的altPSM掩模中使用的具有相移形式的一對獨立單元。獨立單元20、20a通常來自電路設計的標準單元庫。每個單元具有相對的右和左側邊24a、24b和相對的上和下邊24c、24d。單元20包括相移形式22a、22b、22c、22d，其中22a和22d是0°相位區域，其對傳輸通過其中的光不施加相移，而22b和22c是180°相位區域，其對所述光施加180°相移。為了簡化說明，由“0”表示0°相位區域，由“1”表示180°相位區域。可以使用任何其它相移度數的組合，只要兩個相位之差為180°。可以通過本領域中公知的任何裝置在實際的掩模中形成這樣的相移區域，例如通過在不同的相移區域將例如石英掩模的厚度變為不同的級別。altPSM掩模上的這些形式的布局確定了電路線和其它投影的元件。當光通過單元20的相移形式傳輸時，通過光束之間的相互作用和抵消，在相反的相移形式0和1之間形成線。
在單元20和20a中，相移區域22a和22b相鄰并沿著單元邊界。這里描述的獨立單元通常具有多個在單元內部相位相反的相移區域，如單元20中的22c、22d，但是為了簡化說明，將省略內部部分，而只是示出單元的邊界相移區域，如單元20a。在sltPSM掩模設計的內部還可以使用常規的COG部分。
如果將來自同一庫源程序塊的單元20和20a沿彼此的側邊并置以形成第一網格，如圖3所示，則由于在單元20的相位1和單元20a的相位0之間的接觸而產生沖突。如果不進行補救，則該接觸將在兩個相移形式即單元20的22b和單元20a的22a之間形成線，這是不希望的。為了校正，根據在其環境下的邊界條件，聚集著色的形式并將其反轉或倒轉。可以采用“colorseed”函數colorseed(S0，S1，flippable)其中，將在S0級上的每個形式添加到相位或顏色為0的ColorNetList，將在S1級上的每個形式添加到相位或顏色為1的ColorNetList，并且將可倒轉變量指定為TRUE(1)或FALSE(0)。TRUE或1變量表示在單元中反轉相位或顏色，而不影響將由掩模形成的電路部分。FALSE或0變量表示在單元或網格中存在一些阻止相位或顏色反轉的約束。
圖4示出了反轉或倒轉圖3的Book1的相位形式的結果，其中只反轉了單元20a的相位形式的相位或顏色。這樣，接觸的相位形式即單元20的22b和單元20a的22a的相位或顏色相同。如果將單元20a的可倒轉變量設置為0，單元20a的顏色將不發生變化，而取代的是，單元20的相位或顏色將得到反轉(假設其可倒轉變量被設為1)。如果二者的可倒轉變量都被設為0，那么，兩個單元的相位都不會被反轉，這樣，則必須找出其它的解決方案。
同樣，如果單元20的相位形式22b和單元20a的相位形式22a的組合邊界彼此不接觸，而是彼此間隔小于預定最小間隔的距離，則將倒轉一個或另一個以實現相同的顏色。這在圖5中示出，其中間隔d分離相位形式22a和22b。預定的最小間隔是一個不可分辨的間隔，其依賴于平版印刷系統、掩模制造能力、以及控制相位形式的尺寸和間隔的設計規則。可選的是，可以將單元20的相位形式22b和單元20a的相位形式22a合并到一起。
colorseed函數允許分級著色方法，其中，可以對例如標準庫單元的較低級的設計單元著色一次，然后將其與其顏色一起存儲到庫中，以在后面并入(經過或未經過倒轉)較大的設計單元中。
圖6示出了將另一個單元添加到由單元20和20a的組合形成的網格中。單元30來自標準單元庫中的另一個源程序塊，Book2，其被添加到單元20a的右邊。在相鄰的單元20a和30各自的邊界24b和34a之間的間隔中需要平版印刷地形成類似于柵極線的“虛擬”形式或線40，這要求單元20a的邊界相位形式22b和單元30的邊界相位形式32a的相位相反。如果單元30的邊界相位形式32a的相位為0，函數colorconnectby(dummy，Allphase)將反轉Book2單元30以及在網格中與其連接的任何其它Book2單元的顏色，其中Allphase為級(相位0，相位1)。以這種方式，相位形式32a的相位或顏色將為1，與單元20a的相位形式22b的顏色0相反，并且將通過傳輸通過其中的光的相互作用或抵消形成虛擬線。
為了在網格中與單元30直接連接的任何單元中一致地分配其它相位形式顏色，函數connects(AllPhase，other_shapes)將顏色0分配給相鄰單元30a的邊界相位形式32a，因為如圖6所示，單元30和30a各自的相位形式32b和32a彼此接觸。如果相鄰的單元30a和單元30的間隔距離小于預定的最小可分辨間隔d1，也可以進行上述過程。
如果將相鄰于單元30的下一個單元隔開以形成虛擬線，函數colorconnectby(dummy，AllPhase，other_shapes)將對在下一個單元中的相鄰相位形式分配與單元30的相鄰相位形式相反的顏色。在圖7中，在單元30的相位形式32b(顏色0)和單元30a的相位形式32a(顏色1)之間投影虛擬線40a。
上述“colorseed”、“connects”以及“colorconnectby”函數可以用于程序代碼中，以實現如本文所述的設計交替相移掩模的方法。
圖8示出了芯片電路設計70，其中將由altPSM掩模平版印刷地形成暗的多邊元件。元件50是SRAM陣列的部分，而元件60是連接SRAM的邏輯電路的部分。如圖9所示，SRAM陣列50不是初始整體形成的，而是由示出為低級單元52的部分組合而成，其然后被重復成一組幾何連接，以形成二維網格或子陣列54，然后所述網格自身與其它相似的網格重復以形成SRAM陣列50。類似地，將單獨的邏輯單元62a、62b、62c以及62d組合成邏輯行64a、64b，其然后與高級電路部分66a、66b、66c組合成邏輯電路60。將單獨的單元組合成網格或單元行，并進一步形成陣列，這代表了層級的電路設計。在現有技術中，將相位形式簡單地添加到圖8和圖9的設計中以形成所需的altPSM掩模是困難的。
相反，根據本發明，將單獨的單元組合成網格或子陣列，然后將所述網格進一步組合成最終的陣列，來形成圖8的電路設計的altPSM以投影電路。在圖10中，示出了單獨的單元152a與其它單元152b、152c以及152d組合以形成網格154a。然后，將類似形成的網格154b、154c以及154d與154a組合以形成altPSM SRAM陣列150。通過斜紋影線的方向示出了單元中的相位形式的不同相位或顏色，其中從左上延伸到右下的線為一個相位，如0°或顏色0或(-)，而從右上延伸到左下的線為相反的相位，如180°或顏色1或(+)。在每一級的組合中，比較邊界相位，確定是否需要反轉或倒轉相鄰單元或網格的任何相位。只有最低級的單元被相移，并通過已有的分級單元重復在整個陣列中重復相位形式。在一些情況下，因為這在對密度非常敏感的電路中是非常有效的重復方法，從而可以更加優化地將相位形式添加到單獨的單元中，并且不需要通過任何其它的芯片組合指令來操作，即，其將被指定為不可倒轉的。
圖11示出了組合altPSM掩模單元以形成電路的邏輯陣列部分。在頂行中，已經以斜紋影線對單獨的單元162a、162b、162c、162d分配了相位形式，所述相位形式用于分別形成在單獨的邏輯部分62a、62b、62c、62d中的元件。為了確定在組合單獨的單元時的正確的相位顏色分配，只需要標出邊界單元的初始相位，如在下面的一行中對單獨的單元邊界標出的(+)和(-)。當將單獨的單元彼此相鄰放置并組合成單元行164a時，將按需倒轉單獨的單元的相位形式以避免布局沖突，例如單元162a和單元162b之間的邊界沖突，以及單元162c和單元162d之間的邊界沖突。在行164b中，在相鄰單元162a和162c以及在相鄰單元162d和162c之間存在邊界沖突。
如上所述，為了實現上述，必須倒轉一些單元的相位分配，即反轉所述單獨的單元中的所有相位，從而保持單元中的相對的相位分配，同時調整絕對相位以滿足邊界條件。如圖12所示，為了解決在行164a中的沖突，需要倒轉單元162a的相位形式，從而單元162b的左邊界對應于單元162a的右邊界顏色(-)而顯示顏色(-)。然后，單元162b將在其右邊界也顯示顏色(-)。同樣的，需要倒轉單元162c的相位形式，從而其在相鄰于單元162b的左邊界顯示顏色(-)，并在相鄰于單元162d的右邊界顯示顏色(+)。為了解決在行164b中的沖突，圖12示出了單元162d中的相位形式，所述相位形式被倒轉以顯示與相鄰的單元162c相同的顏色，所述相位形式然后又引起單元162b中的相位形式的倒轉。同樣，在行164b的另一端，單元162a中的相位形式倒轉以匹配單元162c。
圖13示出了在SRAM單元陣列150一側的組合行164a、164b的相位邊界。如圖13所示，在行164b的左邊界相位與SRAM單元陣列150的相鄰邊界相位之間存在沖突。
該沖突如圖14所示得到解決，其中反轉行164b的所有相位形式以將左邊界變為相位或顏色(+)。圖14還示出了相關于圖12的描述的邏輯行164a中倒轉的、校正的單獨單元的相位形式顏色。
圖15分配了單元166a、166b、166c的相位形式顏色，以分別形成更高級電路部分66a、66b、66c。最后，圖16示出了用于SRAM和邏輯電路元件的最終相移形式，其中包括布局的單元166a、b以及c，并且解決了所有的沖突。
這里描述的方法可以用于暗場掩模設計中，其中由掩模上的透明區域確定單元形式，或者可以用于亮場掩模設計中，其中由掩模上的透明區域確定單元的背景。
本發明用于設計交替相移掩模的方法可以通過計算機程序或軟件來實現，所述計算機程序或軟件將如上所述的工藝步驟和指令并入其它常規程序代碼中，并被存儲在電子設計自動(EDA)工具或其它的常規程序存儲裝置中。如圖17所示，可以將程序代碼以及任何需要的輸入信息存儲到EDA工具或計算機80中的程序存儲裝置82上，所述程序存儲裝置82例如半導體芯片、只讀存儲器、如磁盤或計算機硬盤的磁介質、或如CD或DVD ROM的光介質。計算機系統80包括微處理器84，用于如上述讀取和執行存儲在裝置82中的程序代碼。
在根據上述示例設計相移部分的布局后，通過常規的公知的方法構造altPSM。
從而，設計altPSM掩模單元的設計者可以使用本發明以確保單元設計是相位適應的，并且使得可以預著色庫單元以用于以后的芯片組合中。這樣，可以保持控制設計和芯片組合。
盡管已經結合具體優選的實施例特定地描繪了本發明，顯然，根據上述描述，本領域的技術人員可以進行很多替換、修改和變化。因此考慮所附權利要求書將包括落入本發明的實際范圍和精神中的任何這樣的替換、修改和變化。
權利要求
1.一種設計用于投影集成電路設計的圖像的交替相移掩模的方法，所述方法包括以下步驟提供第一單元，其包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰；提供第二單元，其包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰；沿所述第二單元的邊緣并置所述第一單元的邊緣，以使相鄰于所述各自的第一和第二單元的邊緣的相移形式彼此相鄰；確定在所述第一和第二單元中的相鄰相移形式之間的任何間隔；確定在所述第一和第二單元中的相鄰相移形式之間的任何相位上的差異；如果所述第一和第二單元中的相鄰相移形式之間的距離小于預定最小間隔，并且如果所述相鄰相移形式的相位相反，則反轉所述第一和第二單元之一中的相移形式的相位，以使所述相鄰相移形式的相位相同；如果所述第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離大于預定最小間隔，則保持所述相移形式的相位；以及形成用于交替相移掩模的所述第一和第二單元的單元陣列。
2.根據權利要求1的方法，其中如果所述第一和第二單元中的相鄰相移形式彼此接觸，并且如果所述相鄰相移形式的相位相反，則反轉所述第一和第二單元之一中的相移形式的相位，以使所述相鄰相移形式的相位相同；或者，如果所述第一和第二單元中的相鄰相移形式彼此不接觸，但是其距離小于預定最小間隔，并且如果所述相鄰相移形式的相位相反，則反轉所述第一和第二單元之一中的所述相移形式的相位，以使所述相鄰相移形式的相位相同。
3.根據權利要求1的方法，其中所述第一單元包括第一單元陣列的末單元，所述第一單元陣列包括多個第一和第二相位的相移形式，其中確定所述第一和第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并為相反相位，以及其中在形成所述第一和第二單元的單元陣列之前，反轉所述第一單元陣列中的所有所述相移形式。
4.根據權利要求1的方法，其中所述第一單元包括相鄰于所述單元的一個邊緣的第一相位的相移形式，以及相鄰于所述單元的相對邊緣的第二相位的相移形式。
5.根據權利要求1的方法，還包括提供第三單元，其包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰；沿所述第一或第二單元的邊緣并置所述第三單元的邊緣，以使相鄰于所述各自的第三單元和第一或第二單元邊緣的相移形式彼此相鄰；如果確定所述第三單元和第一或第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并且相位相反，則反轉所述第三單元和第一或第二單元之一中的所述相移形式的相位，以使所述相鄰相移形式的相位相同；以及形成所述第一、第二和第三單元的單元陣列。
6.根據權利要求5的方法，其中所述第一、第二和第三單元形成線性陣列。
7.根據權利要求5的方法，其中所述第一、第二和第三單元形成非線性陣列。
8.根據權利要求1的方法，其中防止反轉所述第一單元中的所述相移形式，并且其中如果確定所述第一和第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并且相位相反，則反轉所述第二單元中的所述相移形式。
9.根據權利要求1的方法，還包括合并所述第一和第二單元中的所述相鄰相移形式。
10.根據權利要求1的方法，還包括，確定所述第一和第二單元中哪個具有更多的相移形式，并反轉在所述第一和第二單元中具有更多的相移形式的單元中的所述相移形式的相位。
11.根據權利要求1的方法，其中所述第一或第二單元中的一個包括投影SRAM陣列的圖像的相移形式。
12.根據權利要求1的方法，其中所述第一或第二單元中的一個包括投影邏輯陣列的圖像的相移形式。
13.一種設計用于投影集成電路設計的圖像的交替相移掩模的方法，所述方法包括以下步驟提供第一單元陣列，其包括第一和第二相位的多個相移形式，所述第一單元陣列在其末端具有第一單元，所述第一單元包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰；提供第二單元，其包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰；沿所述第二單元的邊緣并置所述第一單元的邊緣，以使相鄰于所述各自的第一和第二單元的邊緣的相移形式彼此相鄰；確定在所述第一和第二單元中的相鄰相移形式之間的任何間隔；確定在所述第一和第二單元中的相鄰相移形式之間的任何相位上的差異；如果所述第一和第二單元中的相鄰相移形式之間的距離小于預定最小間隔，并且如果所述相鄰相移形式的相位相反，則反轉所述第一和第二單元之一中的相移形式的相位，以使所述相鄰相移形式的相位相同；如果所述第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離大于預定最小間隔，則保持所述相移形式的相位；以及形成用于交替相移掩模的所述第一和第二單元的單元陣列。
14.根據權利要求13的方法，其中確定所述第一和第二單元中的相鄰相移形式的間隔小于所述預定最小間隔并為相反相位，以及其中在形成所述第一和第二單元的單元陣列之前，反轉所述第一單元陣列中的所有所述相移形式。
15.根據權利要求13的方法，其中所述第一單元包括相鄰于所述單元的一個邊緣的第一相位的相移形式，以及相鄰于所述單元的相對邊緣的第二相位的相移形式。
16.根據權利要求13的方法，其中防止反轉所述第一單元中的所述相移形式，并且其中如果確定所述第一和第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并且相位相反，則反轉所述第二單元中的所述相移形式。
17.根據權利要求13的方法，還包括，確定所述第一和第二單元中哪個具有更多的相移形式，并反轉在所述第一和第二單元中具有更多的相移形式的單元中的所述相移形式的相位。
18.一種機器可讀的、有形地體現可由所述機器執行的指令程序以執行用于設計交替相移掩模的布局的方法步驟的程序存儲裝置，其中使用所述交替相移掩模來投影集成電路設計的圖像，所述布局具有第一單元，該第一單元包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰，所述布局還具有第二單元，該第二單元包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰，所述方法步驟包括沿所述第二單元的邊緣并置所述第一單元的邊緣，以使相鄰于所述各自的第一和第二單元的邊緣的相移形式彼此相鄰；確定在所述第一和第二單元中的相鄰相移形式之間的任何間隔；確定在所述第一和第二單元中的相鄰相移形式之間的任何相位上的差異；如果所述第一和第二單元中的相鄰相移形式之間的距離小于預定最小間隔，并且如果所述相鄰相移形式的相位相反，則反轉所述第一和第二單元之一中的相移形式的相位，以使所述相鄰相移形式的相位相同；如果所述第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離大于預定最小間隔，則保持所述相移形式的相位；以及形成用于交替相移掩模的所述第一和第二單元的單元陣列。
19.根據權利要求18的程序存儲裝置，其中所述第一單元包括第一單元陣列的末單元，所述第一單元陣列包括多個第一和第二相位的相移形式，其中確定所述第一和第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并為相反相位，以及其中在形成所述第一和第二單元的所述單元陣列之前，反轉所述第一單元陣列中的所有所述相移形式。
20.根據權利要求18的程序存儲裝置，其中所述第一單元包括相鄰于所述單元的一個邊緣的第一相位的相移形式，以及相鄰于所述單元的相對邊緣的第二相位的相移形式。
21.根據權利要求18的程序存儲裝置，其中防止反轉所述第一單元中的所述相移形式，并且其中如果確定所述第一和第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并且相位相反，則反轉所述第二單元中的所述相移形式。
22.根據權利要求18的程序存儲裝置，其中所述方法還包括合并所述第一和第二單元中的所述相鄰相移形式。
23.根據權利要求18的程序存儲裝置，其中所述方法還包括，確定所述第一和第二單元中哪個具有更多的相移形式，并反轉在所述第一和第二單元中具有更多的相移形式的單元中的所述相移形式的相位。
24.根據權利要求18的程序存儲裝置，其中所述第一或第二單元中的一個包括投影SRAM陣列的圖像的相移形式。
25.根據權利要求18的程序存儲裝置，其中所述第一或第二單元中的一個包括投影邏輯陣列的圖像的相移形式。
26.一種制品，包括計算機可用介質，所述介質具有在其中體現的用于設計交替相移掩模的布局的計算機可讀程序代碼裝置，其中使用所述交替相移掩模來投影集成電路設計的圖像，所述布局具有第一單元，該第一單元包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰，所述布局還具有第二單元，該第二單元包括第一相位的至少一個相移形式，以及與所述第一相位相反的第二相位的至少一個相移形式，其中至少一個所述相移形式與所述第一單元的邊緣相鄰，在所述制品中的所述計算機可讀程序代碼裝置包括用于沿所述第二單元的邊緣并置所述第一單元的邊緣以使相鄰于所述各自的第一單元和第二單元的邊緣的相移形式彼此相鄰的計算機可讀程序代碼裝置；用于確定在所述第一和第二單元中的相鄰相移形式之間的任何間隔的計算機可讀程序代碼裝置；用于確定在所述第一和第二單元中的相鄰相移形式之間的任何相位上的差異的計算機可讀程序代碼裝置；如果所述第一和第二單元中的相鄰相移形式之間的距離小于預定最小間隔，并且如果所述相鄰相移形式的相位相反，則用于反轉所述第一和第二單元之一中的相移形式的相位以使所述相鄰相移形式的相位相同的計算機可讀程序代碼裝置；如果所述第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離大于預定最小間隔，則用于保持所述相移形式的相位的計算機可讀程序代碼裝置；以及用于形成用于交替相移掩模的所述第一和第二單元的單元陣列的計算機可讀程序代碼裝置。
27.根據權利要求26的制品，其中所述第一單元包括相鄰于所述單元的一個邊緣的第一相位的相移形式，以及相鄰于所述單元的相對邊緣的第二相位的相移形式。
28.根據權利要求26的制品，其中防止反轉所述第一單元中的所述相移形式，并且其中如果確定所述第一和第二單元中的所述相鄰相移形式的間隔小于所述預定最小間隔并且相位相反，則反轉所述第二單元中的所述相移形式。
29.根據權利要求26的制品，還包括用于合并所述第一和第二單元中的所述相鄰相移形式的計算機可讀程序代碼裝置。
30.根據權利要求26的制品，還包括用于確定所述第一和第二單元中哪個具有更多的相移形式的計算機可讀程序代碼裝置，以及用于反轉在所述第一和第二單元中具有更多的相移形式的單元中的所述相移形式的相位的計算機可讀程序代碼裝置。
全文摘要
一種設計用于投影集成電路設計的圖像的交替相移掩模的方法。第一和第二單元各包括第一相位的至少一個相移形式，以及第二相反相位的至少一個相移形式，第一和第二單元被并置以使相鄰于各自的第一單元和第二單元的邊緣的相移形式彼此相鄰。如果第一和第二單元中的相鄰相移形式之間的距離小于預定最小間隔，并且如果所述相鄰相移形式相位相反，則反轉第一和第二單元之一中的相移形式的相位，以使所述相鄰相移形式的相位相同。如果第一和第二單元中的相鄰相移形式彼此不接觸，并且其距離大于預定最小間隔，則保持相移形式的相位。
文檔編號H01L21/027GK1716090SQ20051007182
公開日2006年1月4日 申請日期2005年5月20日 優先權日2004年6月28日
發明者I·格羅爾, Y·O·金, M·A·拉文, L·W·利布曼 申請人:國際商業機器公司