穿通電極、設有穿通電極的隔片及其制造方法

專利名稱：穿通電極、設有穿通電極的隔片及其制造方法
技術領域：
本發明涉及穿通電極、設有穿通電極的隔片及其制造方法。
背景技術：
近年來，為了實現更高集成度的半導體芯片，最近有力地進行半導體芯片如LSI的三維實施方案的研發。這些嘗試包括在半導體襯底上設置穿通電極。在H.Yonemura等的″Time-Modulated Cu-PlatingTechnique for Fabricating High-Aspect-Ratio Viasfor Three-dimensionalStacked LSI System″2002.Proceedings of the International InterconnectTechnology Conference，pp.75 to 77(H.Yonemura等.)中公開了穿通電極的例子。該文獻公開了由Cu栓塞構成的穿通電極，Cu栓塞形成為貫穿硅襯底，Cu栓塞的上表面上具有形成的凸塊。提供這種穿通電極允許，當三維地層疊多個半導體芯片襯底時，通過不需要執行引線鍵合的短距離在襯底和外部元件之間實現電連接。

發明內容
但是，由于本發明人對引用的技術進行回顧，現在發現充分保證金屬膜和構成穿通電極的凸塊之間的粘附力仍然具有改進的余地。此外，發現在穿通電極的制造工序中還有進一步簡化的空間。
根據本發明，提供一種穿通電極，包括設有穿通孔的硅襯底；形成在硅襯底表面上的絕緣保護膜，具有與穿通孔連接的開口；通過將導電材料嵌入穿通孔中形成的穿通栓塞；以及連接到穿通栓塞的凸塊；其中凸塊被連接到穿通孔內的穿通栓塞，以及位于穿通孔外的部分凸塊具有比位于穿通孔內的部分凸塊的更大直徑。在這種結構中，在襯底的表面上凸塊可以被連接到穿通栓塞。
在由此構成的穿通電極中，凸塊連接到貫穿硅襯底的穿通孔內的穿通栓塞。這意味著在硅襯底上形成凹陷部分，以及處于凹陷部分中的穿通栓塞和凸塊連接。此外，凸塊在穿通孔外具有更大的直徑。由此，因為錨定效應凸塊和穿通栓塞緊密地粘結。而且，充分地保證凸塊和穿通栓塞之間的電氣接觸，導致其間的接觸電阻減小。此外，由于設置了絕緣保護膜，因此在形成穿通電極的表面上凸塊可以不與硅襯底直接接觸。
在本發明中，導電材料可以由金屬材料制成。這些進一步保證穿通電極的導電性。
在根據本發明的穿通電極中，凸塊的較大直徑部分可以與絕緣保護膜接觸。這種結構可以使凸塊與硅襯底接觸。這增強電極的必需性能的可靠性。
根據本發明的穿通電極還可以包括覆蓋穿通栓塞的側壁而形成的側壁絕緣膜。這種結構允許抑制沿穿通電極的側邊周邊在硅襯底中產生寄生電容。這進一步增加穿通電極的可靠性。
在根據本發明的穿通電極中，可以連續地和整體地形成側壁絕緣膜和絕緣保護膜。這種結構允許通過簡單工藝制造該結構。
在此的術語“連續地和整體地形成”意味著形成連續的和統一的結構。優選，該結構由不形成結點部分的一個部分構成。形成連續的和統一的結構允許防止側壁絕緣膜和絕緣保護膜互相分開或分離。由此，這種結構進一步保證絕緣性能和進一步增加電極的可靠性。
在根據本發明的穿通電極中，穿通栓塞可以包括覆蓋穿通孔內部側壁的阻擋膜，以及金屬膜被阻擋膜圍繞覆蓋。在本發明中，阻擋膜用作絕緣膜，防止包含于金屬膜中的金屬成分擴散到穿通栓塞的外部。這種結構有效地防止金屬膜中的金屬成分擴散到半導體襯底中。
根據本發明，提供一種制造穿通電極的方法，包括在硅襯底的一個表面上形成孔；形成覆蓋孔的表面和內壁的絕緣膜；形成填充孔的導電薄膜；在導電薄膜上執行拋光或深刻蝕，以便除去在用于曝光絕緣膜的孔外形成的部分導電薄膜，以及再處理導電薄膜的表面為比其表面更靠內的硅襯底平面，用于形成導電栓塞和凹陷部分；在導電栓塞的再處理表面上生長金屬膜，以由此填充凹陷部分，以及進一步形成凸塊，凸塊在孔外具有比位于孔內的部分凸塊更大的直徑；以及拋光用于曝光導電栓塞的硅襯底的其它表面，由此形成穿通電極。
由此布置的制造方法包括再處理導電薄膜的表面到比所述硅襯底的表面更靠內的高度，由此形成凹陷部分，亦即。硅襯底的表面上的再處理部分，由此在該表面上形成高度間隙。因此，這種凹陷的部分保證導電栓塞和凸塊的連接。此外，這種方法消除了，當形成凸塊時，在硅襯底表面上形成絕緣膜和在確定的位置在其上形成開口的需要。由此，穿通簡單的工藝可以穩定地制造提供優異性能的穿通電極，且因此制造成本被減小。
在本發明中，絕緣膜可以形成為厚膜。這種結構進一步保證穿通電極和硅襯底之間的絕緣，以及防止硅襯底中產生寄生電容。
在根據本發明的制造方法中，形成凸塊可以包括在導電栓塞的再處理表面上有選擇地生長金屬膜。利用這種工藝，通過錨定效應可以進一步獲得在凸塊和穿通栓塞之間有效地具有粘附力的凸塊結構。
在根據本發明的制造方法中，形成凸塊可以包括在導電栓塞的表面上和凹陷部分的側壁上形成阻擋金屬膜，以及利用阻擋金屬膜作為基體生長金屬膜。這種方法進一步保證導電栓塞和凸塊之間的電氣接觸。此外，金屬膜可以從導電栓塞的表面和凹陷部分的側表面更確定地生長。由此，可以增加制造凸塊的穩定性。
根據本發明的制造方法可以包括在形成導電栓塞之后，從與一個表面相對的其另一表面有選擇地除去部分硅襯底，由此曝光導電栓塞的表面；以及在導電栓塞的曝光表面上生長其它金屬膜，由此在后表面上形成凸塊。
另外，根據本發明的制造方法可以包括，在形成穿通電極之后，在導電栓塞的曝光表面上生長其它金屬膜。由此在后表面上形成凸塊。
在本發明中，由于孔的內壁覆有絕緣膜，因此可以形成后表面上的凸塊，而不附加地形成用于在后表面上形成凸塊的其它絕緣膜，亦即硅絕緣體的其它表面。這些允許簡化制造工序，且因此更容易地便于穿通電極的制造。這里，在本發明中，從形成凸塊的金屬膜和在后表面上形成其它凸塊的金屬膜可以由相同的材料或不同的材料構成。
在根據本發明的制造方法中，形成絕緣膜可以包括在硅襯底的一個表面上形成硅氧化物膜。這種方法進一步保證硅襯底表面的絕緣和保護。此外，這種方法進一步保證抑制沿穿通孔的側周邊在硅襯底中產生寄生電容。
根據本發明的制造方法可以包括，在形成絕緣膜之后和形成導電薄膜之前，在設有孔的硅襯底的一個表面上形成阻擋膜。這種方法允許有效地抑制導電薄膜中的導電材料擴散到硅襯底中。
根據本發明，提供一種包括穿通電極的硅隔片。
根據本發明，提供一種制造硅隔片的方法，包括通過制造穿通電極的上述方法形成穿通電極。
根據本發明的硅隔片包括如上所述形成的穿通電極。由此，導電栓塞和凸塊互相緊密地錨定，以及充分地保證硅襯底的截面方向中的導電路徑。因此，在將被三維地層疊的多個半導體器件之間可以有利地設置這種隔片，用于保證那些器件之間的電連接。
如上所述，本發明提供一種穿通電極，該穿通電極提供優異的性能和可以通過簡單的工藝來制造，其中通過將導電材料嵌入穿通孔中形成的穿通栓塞貫穿硅襯底以及凸塊與穿通孔內的穿通栓塞連接，以及凸塊在穿通孔外具有更大直徑的部分。


從下面結合附圖的詳細說明將使本發明的上述及其他目的、優點和特點更明顯，其中圖1示出了根據本發明的實施例的硅隔片結構的示意性剖面圖；圖2A至2C是用于說明圖1的硅隔片的制造工序的示意性剖面圖；圖3D至3F是用于說明圖1的硅隔片的制造工序的示意性剖面圖；圖4G和4H是用于說明圖1的硅隔片的制造工序的示意性剖面圖；圖5I是用于說明圖1的硅隔片的制造工序的示意性剖面圖；圖6A和6B示出了穿通電極結構的示意性平面圖和剖面圖；圖7示出了根據實施例包括硅隔片的半導體器件結構的示意性剖面圖；圖8示出了根據比較例子的硅隔片結構的示意性剖面圖；圖9A至9C是用于說明根據比較例子的硅隔片的制造工序的示意性剖面圖；圖10D至10F是用于說明根據比較例子的硅隔片的制造工序的示意性剖面圖；以及圖11G和11H是用于說明根據比較例子的硅隔片的制造工序的示意性剖面圖。
具體實施例方式
現在將參考說明性實施例描述本發明。所屬領域的技術人員將認識到使用本發明的教導可以完成許多選擇性實施例，以及發明不局限于用于說明性目的而說明的實施例。
首先，將描述設有根據本發明的穿通電極的隔片。該隔片被布置在三維地層疊的半導體器件之間，用于保證電連接，半導體器件形成在襯底上。
圖7示出了其上層疊多個芯片的半導體器件結構的示意性剖面圖。圖7所示的半導體器件60包括MPU/ASIC芯片71、大容量系統存儲芯片72和在基礎襯底61上依次層疊的128MNOR快閃存儲芯片73，以及襯底61和芯片71通過鍵合引線67連接，襯底61和芯片73通過鍵合引線65連接。
通常要求基礎襯底的第二層上的半導體芯片的尺寸比基礎襯底的第一層上的尺寸更小，以便保證用于布置連接用的鍵合引線的空間，這對待層疊的半導體芯片的容量和性能自然地產生限制。
但是，如圖7所示，即使當第二層芯片72大于第一層芯片71時，其間插入隔片11和通過穿通電極5由此連接電極在第一層芯片71和第二層芯片72之間產生空間，由此允許布置用于連接的鍵合引線67。
根據本發明的設有穿通電極的隔片可以有利地引入這種半導體器件。在下面，將參考附圖描述包括穿通電極的隔片的實施例。這里，就所有附圖而言，共同采用的組件將給出相同的數字，以及視情況而定將省略其描述。此外，為了實施例的描述，構成穿通電極的穿通栓塞的再處理表面的隔片表面將稱為上面(表面)，以及相對的表面稱為下表面(后表面)。
圖1示出了根據該實施例的硅隔片結構的示意性剖面圖。圖1所示的硅隔片100包括從上表面至其下表面貫穿硅襯底101的穿通電極102，硅襯底101是半導體襯底。盡管圖1示出了其中一個硅襯底101包括兩個穿通電極102的結構，但是穿通電極102的數目或其位置不被具體地限制，而是根據將引入硅隔片100的半導體器件的結構而決定。
在硅襯底101的上表面上和貫穿硅襯底101的穿通孔的內側表面上，設置與硅襯底101接觸的絕緣厚膜103。在貫穿硅襯底101的穿通孔內部，依次填充絕緣厚膜103、SiN膜105和穿通栓塞107。由此，穿通栓塞107的側壁通過SiN膜105覆有絕緣厚膜103，由此與硅襯底101隔開。
用于構成絕緣厚膜103的材料將從穩定的阻止在之后將描述的穿通電極102的制造工序中執行的處理的材料當中選出。此外，絕緣厚膜103的優選材料是能抑制在硅襯底101中產生寄生電容的選擇材料。例如，優選采用SiO2膜等。同樣，優選決定絕緣厚膜103的厚度為保持穿通電極102的制造工序的穩定性和允許抑制寄生電容的產生。當采用SiO2膜作為絕緣厚膜103時，其厚度可以是例如300nm至5μm。用300μm以上的厚度，可以有效地防止制造工序過程中穿通電極102的劣化。由此，可以安全地防止通過硅襯底101和第一凸塊111或第二凸塊115的接觸引起漏電流的出現。用5μm以下的厚度，硅隔片100和穿通電極102可以形成為更小和更薄。
穿通電極102包括穿通栓塞107、底部凸塊金屬膜109、第一凸塊111、第二凸塊115和SiN膜105。穿通栓塞107用作嵌入形成在硅襯底101中的穿通孔內部的導電材料。穿通栓塞107的材料可以是金屬如銅。通過底部凸塊金屬膜109形成與穿通栓塞107的上表面接觸的第一凸塊111。
SiN膜105用作穿通栓塞107的側壁上覆蓋的阻擋膜，用于防止穿通栓塞107中的金屬成分擴散到絕緣厚膜103和硅襯底101中。阻擋膜可以由除SiN之外的材料形成，只要它是絕緣材料。這里，SiN膜105比絕緣厚膜103更薄。SiN膜105的厚度可以是例如，10nm以上。這種厚度保證阻擋膜的固有性能。
穿通栓塞107的上表面與硅襯底101和絕緣厚膜103之間的界面相比位于穿通孔內的更內水平面，由此在那些表面之間形成高度間隙113。穿通栓塞107的再處理空間填有部分第一凸塊111。由此穿通栓塞107從硅襯底101和絕緣厚膜103之間的界面在再處理表面，亦即，在凹陷部分與第一凸塊111接觸。第一凸塊111以屋檐(eaves)狀形狀在穿通孔外向外展開，形成近似T形的截面。換句話說，位于穿通孔外的第一凸塊111的直徑大于位于穿通孔內的第一凸塊111的直徑。第一凸塊111可以由金屬如Au構成。
第二凸塊115布置為與穿通栓塞107的下表面接觸。第二凸塊115形成在絕緣厚膜103和硅襯底101之間的接觸面內。由此，第二凸塊115可靠地與硅襯底101保持電連接。第二凸塊115可以由金屬如Ni構成。第二凸塊115可以在其表面上設有金屬涂層如Au。
現在將描述制造硅隔片100的方法。圖2A至2C，3D至3F，4G，4H和圖51示出了硅隔片100的制造工序的示意性剖面圖。
首先，光刻膠被涂敷到硅襯底101的表面，執行光刻以形成抗蝕劑圖形，其中在對應于穿通栓塞107的位置形成開口。然后利用抗蝕劑圖形作為掩模執行刻蝕，以除去部分硅襯底101，由此形成開口117(圖2A)。
在除去光刻膠之后，在包括開口117(圖2B)的硅襯底101的上表面上到處形成絕緣厚膜103。絕緣厚膜103可以是通過CVD技術淀積的SiO2膜。然后在硅襯底101的上表面上到處形成將用作阻擋膜的SiN膜105，硅襯底101上通過等離子體CVD技術設置例如50nm厚度的絕緣厚膜103(圖2C)。
此后，在SiN膜105上形成籽晶Cu膜(在附圖中未示出)。然后進行電解鍍以用Cu膜完全地填充開口117，以及執行退火，以生長Cu晶粒。此時，完成Cu膜119的形成(圖3D)。
上述工序之后進行CMP(化學機械拋光)工序，通過該工序從硅襯底101的上表面除去Cu膜119和SiN膜105。這里，選擇CMP工序的條件，以便Cu膜119的上表面下降到比硅襯底101和絕緣厚膜103(圖3E)之間的接觸面更低的水平面。具體地，適當地選擇漿料，以便由于發生Cu膜119的氧化，化學拋光優于絕緣厚膜103的機械拋光。
由此，優先拋光Cu膜119，同時留下硅襯底101上未除去的絕緣厚膜103，由此在Cu膜119的上表面和硅襯底101和絕緣厚膜103之間的界面之間形成高度間隙113(凹陷)。以此方式，通過壓低Cu膜119，在部分開口117中限定凹陷部分131，以便其上表面低子絕緣厚膜103的上表面。因此，凹陷部分131的底部部分對應于再處理表面，亦即凹陷表面。用于金屬拋光的漿料可以采用作為這種拋光漿料。
然后，遍及襯底101涂敷將用作底部凸塊金屬膜109的TiW膜和抗蝕劑膜121，以及執行光刻，以形成開口123，由此曝光底部凸塊金屬膜109(圖3F)。開口123位于穿通栓塞107以及沿穿通栓塞107的側壁布置的SiN膜105和絕緣厚膜103上。
現在執行電解鍍，以基于底部凸塊金屬膜109的曝光部分有選擇地生長Au膜。Au膜生長為填充凹陷部分131和在凹陷部分131外的擴充其直徑，由此形成與絕緣厚膜103接觸的第一凸塊111。抗蝕劑膜121被除去。然后，利用第一凸塊111作為掩模執行濕法刻蝕，以由此除去除形成在第一凸塊111的形成區域中的部分外的底部凸塊金屬膜109(圖4G)。
然后通過粘合劑120和剝落層122將其上提供了第一凸塊111的硅襯底101的表面粘附到支撐元件125(圖4H)。粘合劑120可以是UV固化的材料或熱固性材料。對于剝落層122，具有與粘合劑120不同吸收波長的材料，當通過這種吸收波長的光照射時發泡的材料。同時，支撐元件125可以由抵抗之后將描述的硅襯底101的減薄工序如后表面研磨過程中在其處施加的熱、化學、外力等的材料構成。這種材料的例子包括石英和玻璃如PyrexTM，可以采用玻璃之外的材料，包括塑料如丙烯酸樹脂。
此后，硅襯底101的后表面被研磨(圖5I)。機械地執行后表面研磨。研磨之后硅襯底101的可以設置為例如50至200μm，取決于其中將引入硅隔片100的半導體器件的層疊結構。
然后執行非電解鍍，以在穿通栓塞107的曝光部分上生長Ni膜。這里，調整Ni膜的生長條件，以致Ni膜形成在比穿通栓塞107的側壁上設置的絕緣厚膜103和硅襯底101之間的接觸面更靠內的區域中。然后在其表面上用金鍍Ni膜。在此階段，在穿通栓塞107的其他表面上形成第二凸塊115。
在從硅襯底101剝落支撐元件125時，支撐元件125被除去，以及獲得如圖1所示的硅隔片100。
現在將描述圖1所示的硅隔片100的有益效果。
在硅隔片100中，硅襯底101的穿通孔中填充的穿通栓塞107的表面位于比硅襯底101和絕緣厚膜103之間的界面更低的穿通孔中，以及在穿通栓塞107的上表面和第一凸塊111和絕緣厚膜103之間的接觸面之間限定高度間隙113。此外，部分第一凸塊111被嵌入穿通孔內部。第一凸塊111在穿通孔外具有比穿通孔內的直徑更大的直徑，形成屋檐狀投影形狀。
凸塊111的這種結構，連接到穿通孔內的穿通栓塞107以及在穿通孔外的直徑比穿通孔內的直徑更大，導致增強和穩固凸塊111和穿通栓塞107之間的粘附力的錨定效應。此外，穿通栓塞107和第一凸塊111之間的足夠大的接觸面積在其間提供足夠的導電性和使接觸電阻最小化。這種結構也提供制造工序的穩定性。此外。因為絕緣厚膜103的存在，可以有效地防止缺陷，如來自硅襯底101的表面上的凸塊111的漏電流的出現，硅襯底101的表面上是第一凸塊111側邊的表面。
此外，通過相對于Cu膜119適當地選擇CMP條件可以獲得高度間隙113。這些顯著地簡化制造工序，以及提供制造工序的穩定性。
此外，沿穿通栓塞107的側周邊在穿通栓塞107和硅襯底101之間形成的絕緣厚膜103比SiN膜105更厚。由此，有效地減小硅襯底101中產生的寄生電容。當絕緣厚膜103具有300nm以上的厚度時這種效果變得更突出。
此外，在CMP工序之后，仍然剩下用于保護硅襯底101的表面和支撐第一凸塊111的絕緣厚膜103，以便與第一凸塊111的較大直徑部分接觸。最初形成較厚的絕緣厚膜103，且即使在CMP工序之后也保持足夠的厚度。因此，可以有效地保證第一凸塊111和硅襯底101之間的絕緣。當絕緣厚膜103具有300nm以上的厚度時，這種效果變得更突出。
此外，如圖3E所示，在形成穿通栓塞107之后和形成第一凸塊111之前，獲得一個結構，其中除穿通栓塞107的上表面之外硅襯底101的表面被絕緣，在硅襯底101的表面上不形成絕緣膜，或在對應于穿通栓塞107的上表面的位置處在絕緣膜上利用用于限定開口的光刻膠形成抗蝕劑圖形。由此，獲得可以簡化第一凸塊111的制造工序和可以減小相關制造成本的結構。
此外，在硅隔片中，由于覆蓋穿通栓塞107側壁而形成的絕緣厚膜103是充分絕緣的厚膜，因此第二凸塊115不超過沿穿通栓塞107的側周邊設置的絕緣厚膜103的寬度。由此，可以有效地保證硅襯底101的后表面和第二凸塊115之間的絕緣，在硅襯底101的后表面上不附加地設置用于其間絕緣的絕緣膜。因此，獲得可以縮短用于形成第二凸塊115的制造工序的結構。
此外，在硅隔片100中，如圖2B所示，連續地和整體地形成設置在硅襯底101的表面上的絕緣厚膜103和覆蓋穿通孔側壁的絕緣厚膜103。因此，利用簡單的工序可以獲得該結構。在分開地形成這些絕緣厚膜103的情況下，厚膜可以在硅襯底101的表面和穿通孔的側壁之間的邊界區附近分開。但是，形成兩個絕緣厚膜103作為連續的和整體的薄膜允許防止這種分開，且因此增強制造工序過程中的穩定性。
如上所述，硅隔片100包括硅襯底101的表面上以及穿通孔的側壁上的絕緣厚膜103。由此，不必形成用于使硅襯底101與第一凸塊111和第二凸塊115絕緣的絕緣膜。因此，該結構沒有用于形成絕緣膜的附加工序以及具有制造結構的簡單性。此外。高度間隙113的存在增強穿通栓塞107和第一凸塊111之間的粘附力。由此增加穿通電極的性能。
現在，將進一步描述圖1所示的硅隔片100中設置的穿通電極102的結構，與上述H.Yonemura等中公開的半導體器件中的常規穿通電極形成對比。圖6A和6B示出了穿通電極的結構的示意性剖面圖。圖6A示出了根據該實施例的穿通電極的結構，而圖6B示出了常規穿通電極的結構。
參考圖6B，在常規穿通電極中穿通栓塞207的上表面與襯底的上表面(圖6B中的虛線)對準，它是穿通栓塞207和第一凸塊211相互接觸的表面。另一方面，參考圖6A，在根據該實施例的穿通電極中，穿通栓塞107的上表面位于比硅襯底101和絕緣厚膜103之間的界面更低的位置，絕緣厚膜103用作用于硅襯底101的保護膜(圖6A中的虛線)以及高度間隙113被限定。此外，部分第一凸塊111被嵌入穿通栓塞107上的凹陷部分，由此與穿通栓塞107接觸。由于第一凸塊111與厚膜的上表面和穿通栓塞107的上表面接觸，因此第一凸塊111和穿通栓塞107互相緊密地粘附，由此與圖6B中所示結構相比更保證其間的電氣接觸。
此外，圖6A的結構包括沿穿通栓塞107的側周邊的厚膜，圖6B的結構不具有厚膜。因此，與常規穿通電極相比根據該實施例的穿通電極可以更有效地減小寄生電容。
此外，參考圖6B，在凸塊211具有比穿通栓塞207更大直徑的情況下，在襯底和凸塊211之間形成絕緣層變為必需的附加工序。由此，通過比圖6B的結構所需要的工序數目更少的工序可以制造圖6A的結構。因此，根據該實施例的穿通電極的結構允許簡化制造工序且因此減小相關制造成本。此外，盡管圖6A和6B中未示出，但是與常規穿通電極的情況相比，也可以通過更少的工序數目形成根據該實施例的穿通電極的第二凸塊115。
盡管參考附圖基于實施例描述了本發明，但是應當理解上述僅僅是本發明的一個例子，本發明可以采用各種其他結構。
例如，相對于硅襯底101的表面垂直地形成根據圖1的硅隔片100中的高度間隙113，而高度間隙113的形狀未被具體地決定，而是可以另外設計，包括從硅襯底101的內部到硅襯底101的外部擴充的形狀。此外，盡管平行于根據圖1的硅襯底101的表面取向穿通栓塞107的再處理表面。但是穿通栓塞107的再處理表面可以是凹形的曲面。例如，通過.表面凹陷效果可以獲得這種形狀，以在穿通栓塞107的上表面上形成凹形的凹陷。
此外，底部凸塊金屬膜109可以由除TiW以外的難熔金屬如Ti、Ta構成。例如，例舉了Ti、TiN、WN、Ta、TaN等。此外，也可以采用包括TaN和Ta層的含Ta的阻擋金屬。阻擋金屬膜可以由濺射、CVD等形成。
此外，盡管在圖6A中，描述了圓柱形穿通電極102作為例子，但是根據該實施例的穿通電極102的形狀不局限于圓柱體，而是可以是其它形狀，只要該形狀允許形成高度間隙113，如上表面與下表面具有基本相同面積的橢圓柱或矩形柱。另外，穿通電極102可以是不具有尖頂部的截錐體、平截橢圓柱或斜截棱錐。柱體形狀可以包括在一個方向延伸的條狀。
此外，盡管上述描述表示其中在硅隔片100中形成穿通電極102的結構作為例子，但是穿通電極102可以應用于除硅隔片100以外的各種其他半導體芯片襯底。
(例子)作為例子，根據參考圖2A至2C，3D至3F，4G至4H和5I描述的工序制造圖1所示的硅隔片100。這里，形成300nm厚度的SiO2膜作為絕緣厚膜103。SiN薄膜105形成有50nm的厚度。穿通栓塞107由Cu膜形成。此外，通過研磨硅襯底101的后表面硅襯底101被減薄至200μm。獲得的包括穿通電極102的硅隔片100具有制造工序的高度穩定性和優異的成品率。
(比較例子)作為比較例子，通過常規工序制造包括穿通電極的硅隔片。圖8示出了比較例子中制造的硅隔片結構的示意性剖面圖。此外，圖9A至9C，10D至10F和11G至11H是用于說明圖8所示的硅隔片200的制造工序的示意性剖面圖。在下面，將描述根據比較例子的硅隔片的制造工序，關注與上述例子的差異。
首先，通過光刻技術在硅襯底201的表面形成抗蝕劑圖形，以及在硅襯底201上利用抗蝕劑圖形作為掩模執行刻蝕，由此形成開口(附圖中未示出)。然后除去抗蝕劑圖形，以及在其上設置了開口的硅襯底201的表面上到處都依次形成絕緣膜203和SiN膜205。形成10nm厚度的SiO2膜作為絕緣膜203。還形成10nm厚度的SiN膜205。
此后，形成填充開口的Cu膜219(圖9A)。然后用CMP除去硅襯底201上的Cu膜219、SiN膜205和絕緣膜203。在此階段，調整CMP條件，以便硅襯底201的表面被曝光和對準穿通栓塞207的表面(圖9B)。
在硅襯底201的表面上形成300nm厚度的絕緣膜204作為覆蓋膜。然后，在絕緣膜204上形成抗蝕劑圖形，以及在位于穿通栓塞207上的絕緣膜204上有選擇地執行刻蝕，由此形成開口231(圖9C)。
然后通過參考圖3F至5I描述的工序形成連接到穿通栓塞207的第一凸塊211，第一凸塊211的側邊上的表面通過粘合劑(附圖中未示出)和剝落層(附圖中未示出)被固定到支撐元件225(圖10D)。
上述工序之后，硅襯底201的后表面被研磨，以便曝光穿通栓塞207的下表面。然后執行后表面上的硅深刻蝕，由此形成Cu柱210(圖10E)，接著在后表面到處都形成絕緣膜206作為覆蓋膜。至于絕緣膜206，形成100nm厚度的SiN膜(圖10F)。此后，執行CMP，以有選擇地除去穿通栓塞207的后表面上的絕緣膜206，由此曝光穿通栓塞207(圖11G)。類似于該例子，執行非電解鍍，以在穿通栓塞207的曝光表面上生長Ni膜，由此圍繞穿通栓塞207形成第二凸塊215(圖11H)。然后在Ni膜的表面上形成Au鍍膜，此后除去支撐元件225，以及最后獲得圖8所示的硅隔片200。
由于與例子不同，比較例子不包括絕緣厚膜103，因此根據比較例子的硅隔片200需要形成絕緣膜204和用于使穿通栓塞207與第一凸塊211和第二凸塊215絕緣的絕緣膜206的附加工序，在絕緣膜204上執行選擇性蝕刻和有選擇地除去絕緣膜206導致制造的工序數目增加。
很顯然本發明不局限于上述實施例，在不脫離發明的范圍和精神的條件下可以進行改進和改變。
權利要求
1.一種穿通電極，包括設有穿通孔的硅襯底；在所述硅襯底表面上形成的絕緣保護膜，具有與所述穿通孔連接的開口；通過將導電材料嵌入所述穿通孔中形成的穿通栓塞；以及連接到所述穿通栓塞的凸塊；其中所述凸塊連接到所述穿通孔內的所述穿通栓塞，以及位于所述穿通孔外的部分所述凸塊具有比位于所述穿通孔內的部分所述凸塊更大的直徑。
2.根據權利要求1的穿通電極，其中所述凸塊的較大直徑部分與所述絕緣保護膜接觸。
3.根據權利要求1的穿通電極，還包括覆蓋所述穿通栓塞側壁而形成的側壁絕緣膜。
4.根據權利要求3的穿通電極，其中連續地和整體地形成所述側壁絕緣膜和所述絕緣保護膜。
5.根據權利要求1的穿通電極，其中所述穿通栓塞包括覆蓋所述穿通孔內的側壁的阻擋膜，以及被所述阻擋膜圍繞覆蓋的金屬膜。
6.一種硅隔片，包括設有根據權利要求1的所述穿通電極的硅襯底。
7.一種制造穿通電極的方法，包括在硅襯底的一個表面上形成孔；形成覆蓋所述所述表面和所述孔的內壁的絕緣膜；形成填充所述孔的導電薄膜；在所述導電薄膜上執行拋光或深刻蝕，以便除去用于曝光所述絕緣膜的所述孔外形成的部分所述導電薄膜，以及再處理所述導電薄膜的表面到比所述硅襯底的表面更靠內的高度，用于形成導電栓塞和凹陷部分；在所述導電栓塞的再處理表面上生長金屬膜，以由此填充所述凹陷部分和進一步形成凸塊，凸塊在所述孔外具有比位于所述孔內的部分所述凸塊更大的直徑；以及拋光用于曝光所述導電栓塞的所述硅襯底的另一表面，由此形成穿通電極。
8.根據權利要求7的方法，其中所述形成所述凸塊包括在所述導電栓塞的表面上和所述凹陷部分的側壁上形成阻擋金屬膜，以及利用所述阻擋金屬膜作為基體生長所述金屬膜。
9.根據權利要求7的方法，包括，在形成所述導電栓塞的所述步驟之后從與所述一個表面相對的其所述另一表面有選擇地除去部分所述的硅襯底，以由此曝光所述導電栓塞的表面；以及在所述導電栓塞的曝光表面上生長其它金屬膜，由此在后表面上形成凸塊。
10.根據權利要求7的方法，包括，在所述形成所述穿通電極之后在所述導電栓塞的曝光表面上生長其它金屬膜，以由此在后表面上形成凸塊。
11.根據權利要求7的方法，其中所述形成所述絕緣膜包括在所述硅襯底的所述一個表面上形成硅氧化物膜。
12.根據權利要求7的方法，包括，在所述形成所述絕緣膜之后和在所述形成所述導電薄膜之前，在設有所述孔的所述硅襯底的所述一個表面上形成阻擋膜。
13.一種制造硅隔片的方法，包括通過根據權利要求7的所述方法形成穿通電極。
全文摘要
提供一種穿通電極，該穿通電極提供優異的性能和可以通過簡單工藝制造。在包括硅襯底的硅隔片中，設置與硅襯底的表面和貫穿硅襯底的穿通孔側壁接觸的絕緣厚膜。穿通栓塞的上表面被再處理為低于硅襯底和絕緣厚膜之間的界面的水平面，由此限定高度間隙。然后形成第一凸塊，第一凸塊連接到穿通栓塞的再處理表面，以及具有比絕緣厚膜的上表面處的穿通栓塞更大的直徑。
文檔編號H01L23/14GK1677659SQ20051006250
公開日2005年10月5日 申請日期2005年3月30日 優先權日2004年3月30日
發明者小室雅宏 申請人:恩益禧電子股份有限公司