半導體器件的電容器、存儲器件及其制造方法

專利名稱：半導體器件的電容器、存儲器件及其制造方法
技術領域：
本發明涉及一種半導體器件及其制造方法，尤其涉及一種電容器以及包括該電容器的存儲器件，以及制造該電容器的方法。
背景技術：
半導體器件的電容器包括下電極、介質膜、以及上電極，并且通常用作半導體存儲器件如DRAM的數據存儲媒介。
DRAM和SRAM的好處是，與非易失性存儲器件如閃存相比具有更高的集成密度以及更快的數據處理速度，但也具有斷電時丟失所存儲的數據的缺點。
因此，人們開發出了具有易失性存儲器例如DRAM和SRAM的優點以及非易失性存儲器例如閃存的優點的存儲器件。這種存儲器件的一種就是FRAM。
FRAM，一種可以存儲并且重新產生數據的非易失性存儲器件，具有快速讀寫的SRAM的優點以及EPROM的優點的組合。
FRAM的特點表現在包括在FRAM中的鐵電電容器(下文中，稱作鐵電電容器)中。鐵電電容器包括下電極、介質膜、以及上電極，類似于通用的半導體電容器。然而，鐵電電容器的介質膜的性質與通用半導體電容器的介質膜的性質不同。
更具體地講，與通用半導體電容器不同的是，鐵電電容器的介質膜在斷電后具有剩余極化(remnant polarization)。該剩余極化一直保持到電場改變極化方向為止。該極化是FRAM成為非易失性存儲器件的主要因素。
FRAM和DRAM的結構可以相同。因此，制造DRAM的工藝可應用到制造FRAM中。這是為什么FRAM比其他非易失性存儲器件具有更大吸引力的原因。
在包括在FRAM的電容器中，由于將諸如PZT膜的鐵電薄膜用作介質膜，因此將不受形成鐵電薄膜的工藝影響的抗蝕電極用作下電極和上電極。例如，當使用PZT薄膜時，下電極可以是銥電極，而上電極可以是銥電極或者由銥的氧化物構成的電極。
然而，傳統鐵電電容器具有如下缺點。
首先，PZT薄膜是由金屬有機化學氣相淀積(MOCVD)方法形成的，但是工藝范圍，即，用于形成PZT薄膜的工藝窗口很窄。
其次，PZT薄膜具有非常粗糙的表面。
第三，在下電極和PZT薄膜之間的界面上存在大的漏電流。

發明內容
本發明提供了一種電容器，其可在低溫下進行處理，可改進產品特性并且具有寬的工藝窗口。
本發明還提供了一種包括該電容器的存儲器件。
本發明還提供了一種制造該電容器的方法，根據本發明的一方面，提供下電極、形成在該下電極上的介質膜、以及形成在該介質膜上的上電極，其中下電極是由貴金屬合金構成的單層。
根據本發明的另一方面，提供下電極、形成在該下電極上的介質膜、以及形成在該介質膜上的上電極，其中下電極由貴金屬合金氧化物構成。
下電極可形成在貴金屬層上。此時，貴金屬層可為Ir層。
當下電極是包括Pt和Ir的合金時，下電極形成在貴金屬層上，下電極的厚度可以在10-30nm的范圍內，并且當下電極是由Pt-Ir合金構成的單層時，下電極的厚度可以在10-100nm的范圍內。
介質膜可為厚度在30-150nm的范圍內的PZT薄膜，并且可將稀土元素或者硅酸鹽加入到PZT薄膜中。
貴金屬合金可包括Pt和Ir，貴金屬合金氧化物可為包括Pt和Ir的合金的氧化物。
根據本發明的另一方面，提供了一種存儲器件，包括襯底、形成在襯底上的晶體管、連接到該晶體管上的電容器，其中電容器包括下電極、形成在下電極上的介質膜、以及形成在介質膜上的上電極，該下電極由貴金屬合金構成。
存儲器件中的下電極和介質膜可與根據本發明的電容器中的下電極和介質膜相同。
該存儲器件還可包括連接電容器的下電極到晶體管上的連接單元，以及插入在連接單元和下電極之間的擴散阻擋膜。該連接單元可為導電插頭，并且該擴散阻擋膜可為TiAlN薄膜和TiN薄膜的一種。
根據本發明的又一方面，提供一種制造電容器的方法，其中依次堆疊下電極、介質膜、以及上電極，其中采用貴金屬合金將下電極形成為單層。
下電極可形成在貴金屬層上。介質膜可用PZT薄膜形成。PZT薄膜可通過CVD、ALD以及濺射法中的一種形成。在形成PZT薄膜的這種工藝中，PZT薄膜可摻有稀土元素，或者可將硅酸鹽加入PZT薄膜中。
當下電極由合金形成時，下電極可采用多個靶(multi-targets)或者合金靶(target)形成。貴金屬合金可由Pt和Ir形成。貴金屬合金氧化物可通過氧化包括Pt和Ir的合金形成。
形成下電極還可包括形成貴金屬合金并且氧化貴金屬合金。此時，貴金屬合金可采用多個靶或者合金靶形成。
根據本發明的實施例的下電極起到強擴散勢壘的作用。因此，下電極和鐵電薄膜之間的界面上的漏電流減小了。此外，可以容易生長鐵電薄膜的晶核并且鐵電薄膜的表面粗糙度減小。此外，由于可確保用于鐵電薄膜的寬工藝窗口，因此可以在各種工藝條件下形成鐵電薄膜。
由于獲得了強擴散勢壘功能以及寬工藝窗口，因此，可增加電容器的再現性，可靠性以及產量。同樣，可改進諸如疲勞特性和數據保持特性的物理性質。


本發明的上述和其他特點以及優點將通過參考附圖詳細描述其典型實施例而變得更加清楚，其中圖1是根據本發明實施例的半導體器件的電容器的剖視圖；圖2是包括圖1所示的電容器的存儲器件的剖視圖；圖3A是與圖1所示的電容器形成得相同的樣本電容器(用于實驗的電容器)中當下電極和介質膜分別為Ir薄膜和PZT薄膜時介質膜表面的SEM圖像；圖3B是圖3A的電容器的下電極和介質膜的截面的SEM圖像；圖4A是當實驗電容器中的下電極和介質膜分別為Ir3Pt1和PZT薄膜時介質膜表面的SEM圖像；圖4B是圖4A的電容器的下電極和介質膜的截面的SEM圖像；圖5A是當實驗電容器中的下電極和介質膜分別為IrPt和PZT薄膜時介質膜表面的SEM圖像；圖5B是圖5A的電容器的下電極和介質膜的截面的SEM圖像；圖6A是當實驗電容器中的下電極和介質膜分別為IrPt3和PZT薄膜時介質膜表面的SEM圖像；圖6B是圖6A的電容器的下電極和介質膜截面的SEM圖像；圖7A是當實驗電容器的下電極和介質膜分別為Pt和PZT薄膜時介質膜表面的SEM圖像；圖7B是圖7A的電容器的下電極和介質膜截面的SEM圖像；圖8是示出當實驗電容器中的下電極是Ir電極時下電極的表面粗糙度的SEM圖像；圖9是示出當實驗電容器中的下電極是Ir3Pt1電極時下電極的表面粗糙度的SEM圖像；圖10是示出當實驗電容器中的下電極是IrPt電極時下電極的表面粗糙度的SEM圖像；圖11是示出當實驗電容器中的下電極是Ir1Pt3電極時下電極的表面粗糙度的SEM圖像；圖12是示出當實驗電容器中的下電極是Pt電極時下電極的表面粗糙度的SEM圖像；圖13是示出當實驗電容器中的下電極和介質膜分別為Ir電極和PZT薄膜時介質膜的表面粗糙度的SEM圖像；圖14是示出當實驗電容器中的下電極和介質膜分別為Ir3Pt1電極和PZT薄膜時介質膜的表面粗糙度的SEM圖像；圖15是示出當實驗電容器中的下電極和介質膜分別為IrPt電極和PZT薄膜時介質膜的表面粗糙度的SEM圖像；圖16是示出當實驗電容器中的下電極和介質膜分別為Ir1Pt3電極和PZT薄膜時介質膜的表面粗糙度的SEM圖像；圖17是示出當實驗電容器中的下電極和介質膜分別為Pt電極和PZT薄膜時介質膜的表面粗糙度的SEM圖像；
圖18是示出根據實驗電容器的幾種下電極的PZT薄膜的表面粗糙度的圖表；圖19是示出根據實驗電容器的幾種下電極的極化特性的圖表；圖20是示出根據實驗電容器的幾種下電極的疲勞特性的圖表；圖21是示出實驗電容器的剩余極化率的圖表。
具體實施例方式
現在參考附圖更全面地描述本發明，附圖中示出了本發明的示范性實施例。在附圖中，諸層和區域的厚度為清楚起見而進行了放大。
參考圖1，根據本發明實施例的半導體器件的電容器C包括下電極43、介質膜44以及上電極46。下電極43可為單層或者雙層。當下電極43為雙層時，如圖1所示，下電極43可包括依次堆疊的第一和第二下電極40和42。第一下電極40可為抗蝕刻金屬電極如Ir電極。當第一下電極40是Ir電極時，第一下電極40的厚度可在30-70nm的范圍內。第二下電極42可為合金電極，如貴金屬合金電極。第二下電極42可為如PtIr電極的貴金屬合金電極。當第二下電極42為包括Pt和Ir的合金電極時，Pt的基于原子濃度的含量可為總合金電極的5-40％。第二下電極42還可為合金氧化物電極如貴金屬合金氧化物電極。優選的是，第二下電極42可為PtIrOx(0.5＜x≤2)電極。當第二下電極42是包括Pt和Ir的合金電極時，第二下電極42的厚度可在10-30nm的范圍內。當第二下電極42是包括Pt和Ir的合金氧化物電極時，第二下電極42的厚度可在10-30nm的范圍內。
當下電極43是單層時，下電極43可僅由第二下電極42構成。此時，第二下電極42可如上述形成。
介質膜44是鐵電薄膜，并且優選的是，可為Pb(ZrxTi1-x)O3，即PZT薄膜，或者可為不同的鐵電薄膜，如SPT薄膜。當介質膜44是PZT薄膜時，介質膜44可為摻有稀土元素如鑭的薄膜，并且可包括預定添加劑如象Bi2SiO5(BSO)的硅酸鹽。添加劑和摻雜劑可根據用作介質膜44的鐵電薄膜而改變。當下電極43是依次堆疊的Ir電極和PtIr(或者PtIrOx)電極，并且介質膜44是PZT薄膜時，介質膜44的厚度可在30-150nm的范圍內。介質膜44的厚度可根據構成下電極43的材料而進行改變。
上電極46可為單層或者雙層。當上電極46是雙層時，其可包括依次堆疊的第一和第二電極。第一上電極可為IrOx電極，并且第二上電極可為Ir電極。
現在描述根據本發明的實施例的存儲器件，其中存儲器件包括根據本發明實施例的電容器C。
參考圖2，存儲器件包括諸如硅晶片的襯底50以及包括形成在有源區A1上的柵極堆棧(gate stack)54的晶體管。源極區和漏極區56和58形成在有源區A1中的襯底50中。晶體管通過場效氧化膜52與相鄰晶體管電氣隔開，該場效氧化膜形成在場效應區A2中的襯底50上。覆蓋晶體管的諸如BPSG層的層間絕緣層60形成在襯底50上。露出漏極區58的接觸孔62形成在層間絕緣層60中，并且接觸孔62用導電插頭64填充。導電插頭64可為鎢插頭或者可為不同的導電插頭，如與漏極區58具有低接觸電阻的多晶硅插頭。可形成附加薄膜用于減小導電插頭64和漏極區58之間的接觸電阻。可選擇地，漏極區58的接觸導電插頭64的區域可進行摻雜以減小接觸電阻。
覆蓋導電插頭64的擴散阻擋膜41形成在層間絕緣層60上。擴散阻擋膜41可為鈦鋁氮化物(TiAlN)薄膜或者可為不同的材料薄膜，如氮化鈦(TiN)薄膜。根據本發明實施例的電容器C形成在擴散阻擋膜41上。電容器C的下電極43，如圖1所示，由第一和第二下電極40和42構成，并且第一下電極40可起到擴散勢壘的作用。因此，擴散阻擋膜41是任選的。
接著，將描述為確定電容器C的物理性質而作的的實驗。為了作實驗，制備了除下電極外具有相同結構的第一到第五電容器C。
更具體地講，第一到第五電容器C的介質膜44為PZT薄膜，并且上電極通過依次堆疊IrOx薄膜和Ir薄膜形成。
然而，第一電容器C的下電極43是Ir電極，第二電容器C的下電極43是合金(Ir3Pt1)電極，其中Ir和Pt以75∶25的比例進行混合，第三電容器C的下電極43是合金(Ir1Pt1)電極，其中Ir和Pt以50∶50的比例進行混合，第四電容器C的下電極43是合金(Ir1Pt3)電極，其中Ir和Pt以25∶75的比例進行混合，而第五電容器C的下電極43是Pt電極。
第一到第五電容器C的下電極43采用共濺射法(co-sputter)形成為約1000的厚度。Ir和Pt在第二到第四電容器C的下電極43中的混合比例通過控制共濺射法的功率而進行控制。
表1匯總了下電極種類，混合比，以及第一到第五電容器C的下電極的淀積方法。


從這些實驗中測量了下電極43以及鐵電薄膜的表面粗糙度、鐵電薄膜的極化特性、以及疲勞特性。圖3到20示出了展示電容器特性的SEM圖像。
圖3A、4A、5A、6A以及7A是示出第一到第五電容器C的介質膜即PZT薄膜的表面的SEM圖像，而圖3B、4B、5B、6B以及7B是示出第一到第五電容器C的下電極和介質膜的截面的SEM圖像。圖3B、4B、5B、6B以及7B中的附圖標記70、72、74、76和78分別表示由Ir、Ir3Pt1、IrPt、IrPt3以及Pt構成的下電極。附圖標記80表示PZT薄膜。
當比較圖3A、4A、5A、6A以及7A并且比較圖3B、4B、5B、6B以及7B時，隨著下電極Pt含量的增加，PZT薄膜的晶界變得更加模糊。從這個結果中看出的是，當下電極是包括Ir和Pt的合金電極時，PZT薄膜的側向生長速率比垂直生長速率更大。
圖8到12是示出第一到第五電容器的下電極的表面粗糙度的SEM圖像。
參考圖8到12，隨著下電極中的Pt含量的增加，下電極中的晶粒大小也增加。
更具體地講，當下電極僅由Ir構成(圖8)時，晶粒大小為約16nm，而當下電極由Ir-Pt構成(圖9、10和11)時，晶粒大小約為19nm，并且當下電極僅由Pt構成(圖12)時，晶粒大小增加到約35nm。
同樣，參考圖8到12，隨著下電極中Pt含量的增加，下電極的表面粗糙度在增加。
更具體地講，當下電極僅由Ir構成(圖8)時，表面粗糙度約為0.37nm，當下電極由Ir-Pt構成(圖9、10和11)時，粗糙度約為0.53nm，并且當下電極僅由Pt構成(圖12)時，粗糙度約為1.15nm。
隨著下電極中Pt的含量的增加，下電極的晶粒大小和表面粗糙度都在增大，并且晶粒的形狀成為確定形式。
圖13到17是示出淀積到第一到第五電容器的下電極上的PZT薄膜的表面粗糙度的SEM圖像。
參考圖13到17，隨著下電極中Pt的含量的增加，PZT薄膜的晶界中的黑色部分逐漸消失。這是晶粒最高點和晶界最低點之間高度差減小，即PZT表面粗糙度減小的結果。該事實與測量結果符合得很好。
當PZT薄膜淀積到僅由Ir構成的下電極上時(圖13)PZT薄膜的表面粗糙度約為7.03nm。當PZT薄膜淀積到僅由Ir-Pt構成的下電極上時(圖14、15和16)PZT薄膜的表面粗糙度約為7.33nm。然而，當PZT薄膜淀積到僅由Pt構成的下電極上時(圖17)PZT薄膜的表面粗糙度減少到約4.14nm。
圖17所示的PZT薄膜的晶粒形狀并不清楚。從分析結果發現，圖17中示出的PZT薄膜并不是結晶相(參考圖19中的曲線G5)。
圖18是示出第一到第五電容器的下電極和PZT薄膜的表面粗糙度的圖表。在圖18中，標記■表示PZT薄膜的表面粗糙度，標記◆表示下電極的表面粗糙度。
參考圖18，隨著下電極中Pt的含量的增加，下電極的表面粗糙度也在增加，而PZT薄膜的表面粗糙度減小。
圖19是示出第一到第五電容器的滯后曲線的圖表。
在圖19中，附圖標記G1到G5表示第一到第五電容器的滯后曲線。
參考第一到第五曲線G1到G5，其中下電極由Ir和Pt以1∶1的比例構成的第三電容器的極化最大。在其中下電極僅由Pt構成的第五電容器的情況下，未檢測出滯后。這表明第五電容器中的PZT薄膜不處于結晶相。
表2包括電容器的下電極類型，表面粗糙度，電容器的滯后，以及是否存在來自下電極的漏電流。在表2中，R1和R2表示下電極和PZT薄膜的表面粗糙度。2Pr表示極化并且L表示是否存在來自下電極的漏電流。


如表2所示，隨著下電極中Pt含量的增加，漏電流在減小。
圖20是示出第一到第四電容器的疲勞情況的圖表。在圖20中，附圖標記◇和■表示第一電容器的疲勞特性，附圖標記△和×表示第二電容器的疲勞特性，附圖標記*和o表示第三電容器的疲勞特性，而附圖標記|和□表示第四電容器的疲勞特性。如圖19所示，由于第五電容器并未表現出滯后，因此未測量第五電容器的疲勞特性。
參考圖20，隨著Pt含量的增加，疲勞特性得到了改善。
圖21，其也示出第一到第四電容器的疲勞情況，是示出從圖20所示的測量結果中計算出的每個電容器的剩余極化率的圖表，該剩余極化率即為(最小剩余極化/最大剩余極化)×100。
參考圖21，第二到第四電容器的剩余率比第一電容器的剩余率大。
現在將描述一種制造根據本發明的實施例的電容器的方法。
參考圖1，形成下電極43。該下電極43通過依次堆疊第一和第二下電極40和42形成。第一下電極40可由預定的抗蝕刻金屬如Ir構成。第二下電極42可由合金或者合金氧化物構成，并且可由貴金屬合金或者貴金屬合金氧化物構成。當第二下電極42由貴金屬或者貴金屬合金氧化物構成時，第二下電極42可由包括銥(Ir)和鉑(Pt)的合金(PtIr)或者該合金的氧化物(PtIrOx)構成。在這種情況下，Pt的含量A為5％＜A＜40％，并且氧化物(PtIrOx)中的值x為0.5＜x≤2。
下電極43可采用預定的淀積裝置如濺射裝置形成。由于第二下電極42可由合金形成，在濺射第二下電極42時，作為淀積第二下電極42的靶材料，可以使用多個靶或者單個靶，其中多個靶中的每一個為合金的一種成分，單個靶包括合金的全部成分。當第一下電極40由Ir形成時，第一下電極40的厚度可在30-70nm的范圍內。當第二下電極42由Ir和Pt的合金或者合金氧化物構成時，第二下電極42的厚度可在10-30nm的范圍內。當第一下電極40由Ir構成并且第二下電極42由Ir和Pt的合金構成時，第一下電極40可省略。
在形成下電極43之后，在下電極43上形成介質膜44。介質膜44可為鐵電薄膜，例如PZT薄膜或者SPT薄膜。介質膜44可通過化學氣相淀積(CVD)，特別是，金屬有機CVD(MOCVD)形成，并且還可通過ALD或濺射法形成。
當介質膜44是PZT薄膜時，介質膜44可由MOCVD形成厚度為30-150nm。PZT薄膜可進行摻雜或者可將預定材料加入PZT薄膜中。在前一種情況下，可將稀土元素如鑭摻雜到PZT薄膜中。在后一種情況下，可加入硅酸鹽，如Bi2SiO5(BSO)。
接著，在介質膜44上形成上電極46。上電極46可為單層或者雙層。在后一種情況下，上電極46可通過依次堆疊銥層和銥氧化物層形成。
參考圖2，一種制造根據本發明實施例的存儲器件的方法可分為以下操作在襯底50上形成晶體管，形成覆蓋晶體管的層間絕緣層60，以及在層間絕緣層60上形成連接到晶體管上的電容器C。接觸孔62可形成在層間絕緣層60中，通過該接觸孔62可露出晶體管的漏極區，并且接觸孔62可由導電插頭64如鎢插頭或者摻雜的多晶硅插頭填充。此外，還可在導電插頭64和電容器C的下電極43之間形成擴散阻擋膜41。擴散阻擋膜41可為鈦鋁氮化物薄膜，但還可以是氮化鈦薄膜。
如上所述，根據本發明實施例的電容器包括由Pt-Ir合金構成的下電極。由于下電極用作強擴散勢壘，因此可減小在下電極和PZT薄膜之間的界面上的漏電流。由于下電極包含Pt，因此可在下電極上容易地生長晶核。PZT薄膜的表面粗糙度可通過在由Pt-Ir合金構成的下電極上形成PZT薄膜而減小。此外，由于可確保PZT薄膜的寬工藝窗口，因此PZT薄膜可以在各種工藝條件下形成。如上所述，由于下電極用作強擴散勢壘而減小了漏電流，因此PZT薄膜可為薄的膜。考慮到電容器的可靠性與漏電流直接相關，并且再現性與產量與工藝條件直接相關，因此根據本發明實施例的電容器改進了可靠性，再現性以及產量。電容器的下電極可由銥氧化物和鉑的混合物構成。因此，根據本發明實施例的電容器具有改進了的物理性質，如疲勞特性以及數據存儲特性。
盡管已經參考其實施例對本發明進行了具體示出和描述，但其不應被解釋為受限于前述的實施例。例如，本領域的技術人員能用與圖1所示的簡單堆疊型電容器相對的復雜結構如圓柱狀結構形成電容器。同樣，本領域的技術人員能將根據本發明實施例的電容器應用到與圖2所示的存儲器件不同的存儲器件中。因此，本發明的范圍應該由在此所述的權利要求的范圍進行限定。
權利要求
1.一種電容器，其包括下電極，該下電極為由貴金屬合金構成的單層；形成在所述下電極上的介質膜；以及形成在所述介質膜上的上電極。
2.如權利要求1所述的電容器，其進一步包括貴金屬層，其中在該貴金屬層上形成所述下電極。
3.如權利要求1所述的電容器，其中所述下電極是包括Pt和Ir的合金電極。
4.如權利要求2所述的電容器，其中所述貴金屬層是Ir層。
5.如權利要求1所述的電容器，其中所述介質膜是PZT膜。
6.如權利要求5所述的電容器，其中所述PZT膜包括稀土元素和硅酸鹽的一種。
7.如權利要求2所述的電容器，其中所述下電極是包括Pt和Ir的合金，所述下電極的厚度在10-30nm的范圍內。
8.如權利要求1所述的電容器，其中所述下電極是包括Pt和Ir的合金，所述下電極的厚度在10-100nm的范圍內。
9.一種電容器，其包括下電極，該下電極是由貴金屬合金氧化物構成的單層；形成在所述下電極上的介質膜；以及形成在所述介質膜上的上電極。
10.如權利要求9所述的電容器，其進一步包括貴金屬層，在該貴金屬層上形成所述下電極。
11.如權利要求9所述的電容器，其中所述下電極包括由Pt和Ir構成的合金的氧化物。
12.如權利要求10所述的電容器，其中所述貴金屬層是Ir層。
13.如權利要求9所述的電容器，其中所述介質膜是PZT膜。
14.如權利要求13所述的電容器，其中所述PZT膜包括稀土元素和硅酸鹽的一種。
15.一種存儲器件，其包括襯底；形成在所述襯底上的晶體管；以及連接到所述晶體管的電容器，其中所述電容器包括下電極，該下電極是由貴金屬合金構成的單層；形成在所述下電極上的介質膜；以及形成在所述介質膜上的上電極。
16.如權利要求15所述的存儲器件，其中所述貴金屬合金包括Pt和Ir。
17.如權利要求15所述的存儲器件，其中所述下電極形成在貴金屬層上。
18.如權利要求15所述的存儲器件，其進一步包括將所述電容器連接到所述晶體管上的連接構件；以及插入在所述連接構件和所述下電極之間的擴散阻擋膜。
19.如權利要求17所述的存儲器件，其中所述貴金屬層是Ir層。
20.如權利要求18所述的存儲器件，其中所述擴散阻擋膜是TiAlN膜和TiN膜中的一種。
21.一種存儲器件，其包括襯底；形成在所述襯底上的晶體管；以及連接到所述晶體管的電容器，其中所述電容器包括下電極，該下電極是由貴金屬合金氧化物構成的單層；形成在所述下電極上的介質膜；以及形成在所述介質膜上的上電極。
22.如權利要求21所述的存儲器件，其中所述貴金屬合金氧化物是由Pt和Ir構成的合金的氧化物。
23.如權利要求21所述的存儲器件，其中所述下電極形成在貴金屬層上。
24.如權利要求21所述的存儲器件，其進一步包括將所述電容器連接到所述晶體管上的連接構件；以及插入在所述連接構件和所述下電極之間的擴散阻擋膜。
25.如權利要求23所述的存儲器件，其中所述貴金屬層是Ir層。
26.如權利要求24所述的存儲器件，其中所述擴散阻擋膜是TiAlN膜和TiN膜中的一種。
27.一種制造電容器的方法，其中依次堆疊下電極，介質膜和上電極，其中采用貴金屬合金將所述下電極形成為單層。
28.如權利要求27所述的方法，其進一步包括在貴金屬層上形成所述下電極。
29.如權利要求27所述的方法，其中所述介質膜是PZT膜。
30.如權利要求29所述的方法，其中所述PZT膜由CVD、ALD以及濺射法中的一種形成。
31.如權利要求29所述的方法，其中所述PZT膜摻有稀土元素。
32.如權利要求29所述的方法，其中將硅酸鹽添加到所述PZT膜中。
33.如權利要求27所述的方法，其中采用多個靶或者合金靶形成所述下電極。
34.如權利要求27所述的方法，其中所述貴金屬合金由Pt和Ir形成。
35.一種制造電容器的方法，其中依次堆疊下電極、介質膜以及上電極，其中采用貴金屬合金氧化物將所述下電極形成為單層。
36.如權利要求35所述的方法，其進一步包括在貴金屬層上形成下電極。
37.如權利要求35所述的方法，其中所述介質膜是PZT膜。
38.如權利要求37所述的方法，其中所述PZT膜由CVD、ALD以及濺射法中的一種形成。
39.如權利要求37所述的方法，其中所述PZT膜摻有稀土元素。
40.如權利要求37所述的方法，其中將硅酸鹽添加到所述PZT膜中。
41.如權利要求35所述的方法，其中形成所述下電極進一步包括形成貴金屬合金以及氧化所述貴金屬合金。
42.如權利要求41所述的方法，其中采用多個靶或者合金靶形成所述貴金屬合金。
43.如權利要求41所述的方法，其中所述貴金屬合金由Pt和Ir形成。
全文摘要
本發明提供了一種電容器、包括該電容器的存儲器件，以及制造該電容器和該存儲器件的方法。該電容器包括下電極，形成在下電極上的介質膜，以及形成在介質膜上的上電極，該下電極是由貴金屬合金構成的單層。
文檔編號H01L21/02GK1652336SQ20051005656
公開日2005年8月10日 申請日期2005年1月26日 優先權日2004年1月26日
發明者申尚旻, 具俊謨, 金錫必, 趙重來 申請人:三星電子株式會社