專利名稱：用于削弱電磁干擾的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，尤其涉及用于削弱電磁干擾的系統(tǒng)和方法。
背景技術(shù)：
電裝置一般發(fā)射電場、磁場或兩者的組合(電磁場)。例如，一電裝置內(nèi)的集成電路結(jié)構(gòu)(如，集成電路芯片)可發(fā)射一個或一個以上電場、磁場或電磁場，此可導(dǎo)致所述電裝置發(fā)射所述一個或一個以上的場。從一個電裝置發(fā)射的電磁場可干擾另一個電裝置。此干擾可稱作電磁干擾(EMI)。例如，電裝置可發(fā)射射頻(RF)信號、微波信號或其它電磁信號，其會干擾其它電裝置。
另外，電子行業(yè)中電裝置的時鐘速度、電裝置中RF信號的使用和集成電路芯片功能的集成化日益增長。這些因素已導(dǎo)致EMI增加。美國聯(lián)邦通信委員會(FCC)和其它國家的類似機(jī)構(gòu)可設(shè)定有關(guān)電裝置可發(fā)射的EMI信號的可接受級的限制。限制EMI的目前解決方案包括將電裝置封閉在特定金屬屏蔽物(如，噴涂有金屬漆的金屬殼或塑料殼)中，通常稱作法拉第屏蔽。在集成電路結(jié)構(gòu)級，解決方案包括將整個集成電路芯片密封在金屬中。然而，使用金屬殼通常為較昂貴的解決方案，其在電裝置的設(shè)計(jì)和制造中也可能存在某些限制。另外，用金屬漆噴涂塑料殼可能很昂貴，且通常增加電裝置制造中的繁多步驟。
發(fā)明內(nèi)容
根據(jù)本發(fā)明，解決與用于削弱EMI的先前技術(shù)相關(guān)的某些缺陷和問題。
在一個實(shí)施例中，集成電路結(jié)構(gòu)包括當(dāng)向集成電路元件施加電流時，可操作地產(chǎn)生電磁場的一個或一個以上的集成電路元件。所述結(jié)構(gòu)還包括大體上包圍所述一個或一個以上集成電路元件的包封化合物。所述包封化合物包括封裝材料和可操作地削弱一個或一個以上集成電路元件所發(fā)射的電磁場的電磁場削弱材料。電磁場削弱材料設(shè)置在至少一部分封裝材料內(nèi)。
本發(fā)明的特殊實(shí)施例可提供一個或一個以上的技術(shù)優(yōu)點(diǎn)。在某些實(shí)施例中，本發(fā)明可削弱集成電路結(jié)構(gòu)(如，集成電路芯片)的集成電路元件發(fā)射的電磁場，可能削弱來自集成電路結(jié)構(gòu)的電磁場發(fā)射和由這些電磁場發(fā)射引起的干擾。例如，以較高頻率計(jì)時集成電路芯片，通常導(dǎo)致從集成電路芯片產(chǎn)生大體上的頻譜能量。在某些實(shí)施例中，包括在集成電路結(jié)構(gòu)的包封化合物中的電磁場削弱材料可削弱頻譜能量，并減少由此能量引起干擾的可能性。再例如，集成電路芯片可包括電路或其它彼此相對接近的集成電路元件(如，彼此接近的金屬導(dǎo)線)。本發(fā)明可有助于減少或消除在集成電路芯片上或內(nèi)的從一個金屬導(dǎo)線到另一個金屬導(dǎo)線的不當(dāng)電磁耦合。
在某些實(shí)施例中，本發(fā)明減少或消除對于通常昂貴的特定金屬外殼或密封電裝置的金屬噴涂漆的需要。替代地，本發(fā)明的某些實(shí)施例向典型封裝成形提供相對較低的成本，典型封裝成形向普通封裝活動供應(yīng)電效益。例如，本發(fā)明可通過減少在封裝級而不是在系統(tǒng)級的EMI(如，通過包圍在創(chuàng)造法拉第屏蔽的金屬殼中的電裝置)而減少全部EMI。在某些實(shí)施例中，本發(fā)明可提供比將整個集成電路結(jié)構(gòu)(如，集成電路芯片)密封在金屬中更具成本利益的解決方案。在某些實(shí)施中，例如，本發(fā)明可通過減少或消除從每個集成電路結(jié)構(gòu)發(fā)射的電磁場，而允許一個或一個以上的集成電路結(jié)構(gòu)彼此更緊密地放置在印刷電路板上。另外，在特殊實(shí)施例中，本發(fā)明與先前技術(shù)(諸如，平衡互連拓?fù)浼夹g(shù))相比，例如，對集成電路制造變化較不敏感。
圖1說明了一個用于削弱電磁干擾的實(shí)例集成電路結(jié)構(gòu)的橫截面圖；圖2說明了一個圖1的部分的分解圖，說明了集成電路結(jié)構(gòu)的集成電路元件的電磁場的實(shí)例削弱；圖3說明了一個用于削弱EMI的實(shí)例集成電路結(jié)構(gòu)的頂視圖；和圖4說明了形成用于削弱電磁干擾的集成電路結(jié)構(gòu)(諸如，參考圖1-3所描述的實(shí)例結(jié)構(gòu))的實(shí)例方法。
具體實(shí)施例方式
圖1說明了一個用于削弱EMI的實(shí)例集成電路結(jié)構(gòu)10的橫截面圖。結(jié)構(gòu)10包括一諸如集成電路芯片的集成電路封裝。結(jié)構(gòu)10可安裝在印刷電路板上且并入電裝置中，以提供某些功能性，或結(jié)構(gòu)10可用于任何其它適當(dāng)目的。
在說明的實(shí)施例中，結(jié)構(gòu)10包括一集成電路晶粒20。盡管說明了單一晶粒20，但是根據(jù)特殊需要，本發(fā)明涵蓋包括任何適當(dāng)數(shù)目晶粒20的結(jié)構(gòu)10。根據(jù)特殊需要，晶粒20可具有任何適當(dāng)大小和形狀。晶粒20可包括一個或一個以上接合襯墊22。例如，接合襯墊22可經(jīng)沉積或相反形成在晶粒20的表面22上。盡管接合襯墊22顯示為從晶粒20的表面22凸起，但是接合襯墊22可沉積或相反形成在晶粒20的表面24的上面、內(nèi)部或下面，或相反根據(jù)特殊需要與晶粒20相關(guān)聯(lián)。盡管接合襯墊22可具有適當(dāng)?shù)拇笮『托螤?，但在一個實(shí)施例中，接合襯墊22具有大約100μm×100μm的面積。盡管描述為接合襯墊，但是接合襯墊22可另外為或包括用于電連接于結(jié)構(gòu)10內(nèi)部、其中或外部的任何適當(dāng)組件。
在某些實(shí)施例中，結(jié)構(gòu)10包括硅、陶瓷、玻璃纖維或晶粒20所安裝到的其它基板層12。基板層12可包括與集成電路結(jié)構(gòu)10相關(guān)的電路，且可由(例如)介電或其它適當(dāng)材料包圍。在某些實(shí)施例中，基板層12可包含標(biāo)準(zhǔn)層壓材料。根據(jù)特殊需要，基板層12可具有任何適當(dāng)?shù)某叽纭；鍖?2可包括一個或一個以上引線14，例如，用于提供在結(jié)構(gòu)10內(nèi)部、其中或外部的電連接。
在某些實(shí)施例中，一個或一個以上焊料突起16耦合到基板層12的表面18。例如，焊料突起16可用于將結(jié)構(gòu)10耦合到印刷電路板或其它適當(dāng)結(jié)構(gòu)，以提供印刷電路板或其它適當(dāng)結(jié)構(gòu)和與結(jié)構(gòu)10相關(guān)的電路之間的電連接性。例如，焊料突起16可在印刷電路板或其它適當(dāng)結(jié)構(gòu)和基板層12處接觸金屬或其它導(dǎo)電材料，使得焊料突起16可提供與印刷電路板或其它適當(dāng)結(jié)構(gòu)相關(guān)的電路與結(jié)構(gòu)10之間的電連接性。例如，焊料突起16可用于電與地的連接、信號接口、或其它適當(dāng)目的。
在某些實(shí)施例中，焊料突起16可包括錫鉛、高鉛、或包括無鉛、銅、鋁、鎢或任何其它適當(dāng)金屬或金屬合金。根據(jù)特殊需要，本發(fā)明涵蓋包括任何適當(dāng)材料的焊料突起16。焊料突起16可具有任何適當(dāng)?shù)男螤詈筒牧厦芏?，并且盡管將焊料突起16說明為具有相同大小，但是，如果適當(dāng)，焊料突起16的大小可變化。另外，盡管說明了特定數(shù)目的焊料突起16，但是，根據(jù)特殊需要，結(jié)構(gòu)10可包括任何適當(dāng)數(shù)目的焊料突起16。此外，焊料突起16可具有任何適當(dāng)間距(即，焊料突起16之間的中心到中心間隔)。
盡管說明了焊料突起16，但是本發(fā)明涵蓋用于將結(jié)構(gòu)10耦合到印刷電路板或其它適當(dāng)結(jié)構(gòu)的耦合到基板層12的任何適當(dāng)組件，以提供與印刷電路板或其它適當(dāng)結(jié)構(gòu)相關(guān)的電路和與結(jié)構(gòu)10(如，晶粒20)相關(guān)的電路之間的電連接性。此外，盡管圖1中說明的結(jié)構(gòu)10的實(shí)施例包括球柵陣列(BGA)型集成電路結(jié)構(gòu)10，但是根據(jù)特殊需要，結(jié)構(gòu)10可包括任何適當(dāng)類型的集成電路結(jié)構(gòu)。
結(jié)構(gòu)10也可包括一個或一個以上的導(dǎo)電連接器26，每個導(dǎo)電連接器26耦合部分結(jié)構(gòu)10。例如，導(dǎo)電連接器26可將接合襯墊22耦合到一個或一個以上相應(yīng)引線14或結(jié)構(gòu)10的其它適當(dāng)部分。盡管本發(fā)明涵蓋包括用于提供結(jié)構(gòu)10的部分之間的電連接的任何適當(dāng)組件的導(dǎo)電連接器26，但是在某些實(shí)施例中，導(dǎo)電連接器26包括金或其它接合線。
在某些實(shí)施例中，接合襯墊22、導(dǎo)電連接器26、引線14、或結(jié)構(gòu)10的其它適當(dāng)組件可稱作集成電路元件。為此描述的目的，集成電路元件可包括當(dāng)向集成電路元件施加電流時，能發(fā)射電場、磁場、電磁場、或能引起干擾的其它發(fā)射的結(jié)構(gòu)10的至少任何組件。例如，當(dāng)將向?qū)щ娺B接器26施加電流時，導(dǎo)電連接器26可發(fā)射電磁場。再例如，當(dāng)向接合襯墊22施加電流時，接合襯墊22可發(fā)射電磁場。再例如，當(dāng)向引線14施加電流時，引線14可發(fā)射電磁場。
這些電磁場可引起結(jié)構(gòu)10內(nèi)部和/或外部的干擾。由這些電磁場引起的干擾可稱作EMI。例如，導(dǎo)電連接器26a可發(fā)射可干擾導(dǎo)電連接器26b的電磁場。類似地，導(dǎo)電連接器26b可發(fā)射可干擾導(dǎo)電連接器26a的電磁場。在一個實(shí)施例中，EMI可被稱為導(dǎo)電連接器26的電磁耦合。需要削弱與結(jié)構(gòu)10相關(guān)的EMI。再例如，由導(dǎo)電連接器26產(chǎn)生的電磁場可干擾結(jié)構(gòu)10外部的電裝置。如貫穿此描述使用的術(shù)語“削弱”通常指的是減少或消除某些東西。因而，削弱EMI意思是減少或消除EMI，且削弱電磁場意思是減少或消除電磁場。
結(jié)構(gòu)10包括大體包圍結(jié)構(gòu)10的一個或一個以上集成電路元件的包封化合物28。例如，在結(jié)構(gòu)10的說明實(shí)施例中，包封化合物28大體至少包圍晶粒晶粒20、接合襯墊22和導(dǎo)電連接器26。包封化合物28可以任何適當(dāng)方式(諸如，通過注入成形法或通過在接合或倒裝芯片上滴落數(shù)滴包封化合物28)形成、成形、沉積或相反提供在接合芯片(如，結(jié)構(gòu)10)、倒裝芯片、或其它適當(dāng)結(jié)構(gòu)上。在某些實(shí)施例中，包封化合物28包括封裝材料30。封裝材料30可包括電絕緣材料，諸如能形成或成形成所要形狀的塑料、環(huán)氧化物、玻璃、或蠟狀物。
包封化合物28也可包括在至少一部分封裝材料30內(nèi)擴(kuò)散的電磁場削弱材料32。例如，電磁場削弱材料32可混合于包封化合物28的至少一部分封裝材料30中。電磁場削弱材料32通常可操作地削弱由結(jié)構(gòu)10的一個或一個以上集成電路元件(諸如，引線14、接合襯墊22或?qū)щ娺B接器26)產(chǎn)生的電場、磁場或電磁場。
在包封化合物28中包括電磁場削弱材料32可有助于削弱結(jié)構(gòu)10內(nèi)的EMI并削弱從結(jié)構(gòu)10發(fā)射的電磁能量。例如，在其中結(jié)構(gòu)10包括至少兩個導(dǎo)電連接器26的實(shí)施例中，包封化合物28的電磁場削弱材料32可操作地削弱導(dǎo)電連接器28的電磁耦合。再例如，在其中結(jié)構(gòu)10安裝在包括多個集成電路結(jié)構(gòu)的印刷電路板上的實(shí)施例中，電磁場削弱材料32可有助于削弱從結(jié)構(gòu)10發(fā)射的電磁能量，可能削弱在印刷電路板上的另一集成結(jié)構(gòu)的EMI。再例如，電磁場削弱材料32可有助于削弱來自從其中并入結(jié)構(gòu)10的電裝置發(fā)射的電磁場，其可減少或消除所述電裝置和其它電裝置之間的EMI。
電磁場削弱材料32可包括諸如鐵或氧化鐵的鐵氧體材料。鐵氧體材料可包括包含各種氧化物的同質(zhì)陶瓷材料。通常，盡管此可為不需要的，鐵為鐵氧體材料的主要組份。盡管電磁場削弱材料主要描述為包括鐵氧體材料，但是本發(fā)明涵蓋包括能削弱電磁場的任何適當(dāng)材料的電磁場削弱材料32，諸如，鎳鈷材料、鋇材料或氧化鍶材料。在某些實(shí)施例中，電磁場削弱材料32包括濃縮磁通量密度的相對高磁導(dǎo)率的材料和限制在材料中流動的電流量的高電阻率的材料。在某些實(shí)施例中，包封化合物28可包括除電磁場削弱材料32之外或替代它的硅酸鈣粒子，其可有助于最小化介電損耗。例如，當(dāng)電容性耦合為一個或多個電路的集成電路元件之間的問題時，這可為需要的。在某些實(shí)施例中，電磁場削弱材料32展現(xiàn)低能量損耗，在可能包括相對高頻率(如，大約1MHz到1GHz或更高)的任何適當(dāng)?shù)念l率范圍內(nèi)為有效的和/或起作用的。
包括在包封化合物28中的電磁場削弱材料32的類型可影響所削弱的場的量和/或類型。例如，某些類型的電磁場削弱材料32可能更適合于削弱電場，而其它可能更適合于削弱磁場。再例如，某些類型的電磁場削弱材料32可相等地適合于削弱電磁場的電場組份和磁場組份兩者。另外，所用電磁場削弱材料32的類型可影響可削弱電磁場的頻率。
在某些實(shí)施例中，在電磁場削弱材料32并入封裝材料30之前，其可呈粉末狀或包含復(fù)數(shù)個電磁場削弱粒子32a、32b、32c等等的其它粒狀形式。在此等實(shí)施例中，所述粉末可在成形前與封裝材料30混合，且接著將所述混合物成形為所要的形狀，以形成包封化合物28。此外，盡管說明了特定數(shù)目的電磁場削弱粒子32，但是根據(jù)特殊需要，本發(fā)明涵蓋包括任何適當(dāng)數(shù)目的電磁場削弱粒子32的包封化合物28。另外，盡管將電磁場削弱粒子32說明為具有特定大小和形狀，但是根據(jù)特殊需要，本發(fā)明涵蓋每個具有任何適當(dāng)大小和形狀的電磁場削弱粒子32。
在某些實(shí)施例中，粒子32的方位、大小和形狀可影響電磁場削弱材料32削弱電磁場的能力。例如，可以一些或全部粒子32更有效削弱由結(jié)構(gòu)10的集成電路元件發(fā)射的電磁場的方式，來使其成形和/或?qū)⑵涠ㄏ?。在某些?shí)施例中，當(dāng)包括封裝材料30和電磁場削弱材料32的包封化合物28處于一個用于形成或成形的升高的溫度時，通過存在磁場來完成上述成形或定向。當(dāng)包封材料28處于升高的溫度時，粒子32可對其自身進(jìn)行適當(dāng)定向，且當(dāng)材料28冷卻時，粒子32應(yīng)大體上適當(dāng)定向。在其中電磁場削弱材料呈粉末、粒子或其它粒狀形式的實(shí)施例中，復(fù)數(shù)個電磁場削弱粒子32的一個或一個以上可操作地通過削弱結(jié)構(gòu)10的一個或一個以上集成電路元件(如，導(dǎo)電連接器26)的電磁場來削弱EMI。根據(jù)特殊需要，本發(fā)明涵蓋以任何適當(dāng)方式安裝在至少一部分包封化合物28內(nèi)的電磁場削弱材料32。
圖2說明了圖1的部分50的分解圖，說明了集成電路結(jié)構(gòu)10的集成電路元件的電磁場的實(shí)例削弱。如圖2中的說明，包封化合物28包括封裝材料30和電磁場削弱材料32，顯示為粒子32g、32h、32i、32j和32k。如圖2中的說明，包封化合物28大體包圍導(dǎo)電連接器26。在說明的實(shí)施例中，導(dǎo)電連接器26發(fā)射電磁場52。盡管將電磁場52說明為一系列沿順時針方向移動的橢圓形，但是這僅僅是為說明的目的，并且無意限制。
一個或一個以上電磁場削弱粒子32(諸如，粒子32g)可各自可操作地通過削弱電磁場52來削弱EMI。例如，一個或一個以上電磁場削弱粒子32(諸如，粒子32g)可各自可操作地吸收或阻擋至少部分的電磁場52。在特殊實(shí)例中，電磁場52可大體終止于電磁場削弱粒子32內(nèi)。另外，盡管說明了特定數(shù)目的電磁場52，但是本發(fā)明涵蓋發(fā)射任何適當(dāng)數(shù)目和類型的電磁場52的導(dǎo)電連接器26和可操作地吸收一個或一個以上所述電磁場52的電磁場削弱材料32。
返回圖1，包封化合物28可包括任何適當(dāng)量的電磁場削弱材料32。例如，根據(jù)特殊需要，包封化合物28可包括任何適當(dāng)比率的封裝材料30與電磁場削弱材料32以及如果需要或必要的任何其它適當(dāng)材料。在某些實(shí)施例中，設(shè)置在封裝材料30內(nèi)的電磁場削弱材料32的量可影響所削弱的電磁場(如，電磁場52)的量，此可影響最終削弱的EMI的量。電磁場削弱材料32的量也可影響封裝材料30成形并保持其形狀以形成包封化合物28的能力。因而，可存在臨限量的電磁場削弱材料32，在所述臨限量，包封化合物28包括太多用于封裝材料成形并保持其形狀的電磁場削弱材料32而不能形成包封化合物28，所以視所用的材料30和32的類型而定。
此外，本發(fā)明涵蓋包括其中電磁場削弱材料設(shè)置在封裝材料30內(nèi)的一或一個以上部分和其中無電磁場削弱材料32設(shè)置在封裝材料30內(nèi)的一個或一個以上部分的包封化合物28。另外或替代地，封裝材料30的不同部分可含有不同濃度的電磁場削弱材料32。簡言之，根據(jù)特殊需要，電磁場削弱材料32可以任何適當(dāng)量且以任何適當(dāng)方式分布在包封化合物28內(nèi)。僅例如，接近集成電路芯片的一層包封化合物28可包括磁場削弱材料32，且遠(yuǎn)離集成電路芯片的另外一層包封化合物28可能不包括電磁場削弱材料32。在某些實(shí)施例中，結(jié)構(gòu)10可包括相對于結(jié)構(gòu)10的其它區(qū)域而言對干擾有較高敏感度或較高電流的一個或一個以上的區(qū)域。例如，對干擾有較高敏感度的區(qū)域可包括結(jié)構(gòu)10的接收區(qū)域，且較高電流的區(qū)域可包括結(jié)構(gòu)10的發(fā)送區(qū)域?？尚枰獔?zhí)行包封化合物28的多種應(yīng)用，使得包括較高密度的電磁場削弱材料32的包封化合物28可包圍這些較高敏感度或較高電流的區(qū)域?？尚枰?dú)立覆蓋導(dǎo)電連接器26(如，接合線)，以最小化導(dǎo)電連接器26之間或從一個導(dǎo)電連接器26到另一個導(dǎo)電連接器26的耦合。例如，相對于微波封裝，此可稱作腔式封裝或隔膜的應(yīng)用。
圖3說明了用于削弱EMI的實(shí)例集成電路結(jié)構(gòu)10的頂視圖。在說明的實(shí)施例中，結(jié)構(gòu)10包括晶粒20、接合襯墊22、導(dǎo)電連接器26和包括封裝材料30和電磁場削弱材料32的包封化合物28。
如上文參考圖1與2所述，將電磁抗削弱材料32安裝于結(jié)構(gòu)10的封裝成形化合物28的封裝材料30內(nèi)可有助于削弱由結(jié)構(gòu)10的一個或一個以上的集成電路元件發(fā)射的電磁場(如，由導(dǎo)電連接器26發(fā)射的電磁場52)。例如，電磁場削弱材料32可削弱導(dǎo)電連接器26的磁耦合。
電磁場削弱材料可有助于削弱來自從結(jié)構(gòu)10發(fā)射的電磁場52。例如，在某些實(shí)施例中，一電裝置中可包括多個集成電路結(jié)構(gòu)10(如，在印刷電路板上)。本發(fā)明可通過削弱來自結(jié)構(gòu)10內(nèi)的集成電路結(jié)構(gòu)之間耦合的或來自從集成電路結(jié)構(gòu)10發(fā)射的電磁場52來有助于削弱多個集成電路結(jié)構(gòu)之間的EMI。
晶粒20可包括一個或一個以上金屬或可操作地?cái)y帶電信號的其它跡線62。例如，根據(jù)特殊需要，跡線62可在晶粒20內(nèi)部或晶粒20中或外部攜帶電信號。在某些實(shí)施例中，跡線62可形成晶粒20的布線軌跡。在某些實(shí)施例中，跡線62可稱作集成電路元件。盡管說明了特定數(shù)目的跡線62，但是本發(fā)明涵蓋包括任何適當(dāng)數(shù)目跡線62的結(jié)構(gòu)10。
當(dāng)向跡線62施加電流時，跡線62可沿一個或一個以上方向發(fā)射電磁場52。例如，當(dāng)向跡線62a施加電流時，跡線62a可發(fā)射電磁場52，其可干擾跡線62b或結(jié)構(gòu)10的其它組件或任何附近的電裝置。此干擾可稱作跡線62a和跡線62b的電磁耦合。在某些實(shí)施例中，例如，電磁場削弱材料32可操作地削弱跡線62a和跡線62b的電磁耦合。在某些實(shí)施例中，電磁場削弱材料32通過削弱由跡線62產(chǎn)生的電磁場52來可操作地削弱電磁干擾。
盡管參考圖1-3描述了特定集成電路結(jié)構(gòu)的特定集成電路元件，但是本發(fā)明涵蓋包括任何適當(dāng)集成電路元件的任何適當(dāng)集成電路結(jié)構(gòu)。本發(fā)明涵蓋包括包含電磁場削弱材料32的包封化合物、通過削弱由所述結(jié)構(gòu)的一個或一個以上元件發(fā)射的電磁場52而削弱EMI的電磁場削弱材料32的任何適當(dāng)結(jié)構(gòu)。
本發(fā)明的特殊實(shí)施例可提供一個或一個以上的技術(shù)優(yōu)點(diǎn)。在某些實(shí)施例中，本發(fā)明可削弱由集成電路結(jié)構(gòu)10(如，集成電路芯片)的集成電路元件發(fā)射的電磁場，可能削弱來自集成電路結(jié)構(gòu)10的電磁場發(fā)射52和由電磁場發(fā)射52引起的干擾。例如，集成電路芯片的改良制造尺寸可使其能以較高頻率操作，通常導(dǎo)致從集成電路芯片產(chǎn)生的大量頻譜能量。在某些實(shí)施例中，在集成電路結(jié)構(gòu)10的包封化合物28中包括電磁場削弱材料32可削弱頻譜能量并減少由此能量引起干擾的潛能。再例如，集成電路芯片可包括電路或彼此相對接近的其它集成電路元件(如，彼此接近的金屬導(dǎo)線)。本發(fā)明可有助于減少或消除在集成電路芯片上或內(nèi)部的從一個金屬導(dǎo)線到另一個金屬導(dǎo)線的不當(dāng)?shù)碾姶篷詈稀?br>
在某些實(shí)施例中，本發(fā)明減少或消除對于通常昂貴的特定金屬外殼或密封電裝置的金屬噴涂漆的需要。替代地，本發(fā)明的某些實(shí)施例除了提供向普通封裝活動供應(yīng)電利益的典型封裝成形外，還提供相對較低的成本。例如，本發(fā)明可通過減少在封裝級而不是在系統(tǒng)級上的EMI(如，通過包圍在創(chuàng)建法拉第屏蔽的金屬殼中的電裝置)而減少全部EMI。在某些實(shí)施例中，本發(fā)明可提供比密封整個金屬集成電路結(jié)構(gòu)(如，集成電路芯片)更具成本利益的解決方案。在某些實(shí)施中，例如，本發(fā)明可通過減少或消除從每個集成電路結(jié)構(gòu)10發(fā)射的電磁場52，而允許一個或一個以上的集成電路結(jié)構(gòu)彼此更緊密地放置在印刷電路板上。另外，在特殊實(shí)施例中，本發(fā)明與先前技術(shù)(諸如，平衡互連拓?fù)浼夹g(shù))相比，例如，對集成電路制造變化較不敏感。
圖4說明形成用于削弱EMI的集成電路結(jié)構(gòu)(諸如，參考圖1-3所描述的集成電路結(jié)構(gòu))的實(shí)例方法。在步驟100中，可形成一個或一個以上集成電路元件。在某些實(shí)施例中，可形成集成電路結(jié)構(gòu)10，包括一個或一個以上基板層10、一個或一個以上引線14、一個或一個以上焊料突起16、一個或一個以上晶粒20、一個或一個以上導(dǎo)電連接器26、或任何其它適當(dāng)或不同的集成電路元件。在某些實(shí)施例中，晶粒20可包括一個或一個以上金屬或其它跡線62。
在步驟102中，電磁場削弱材料32可設(shè)置在封裝材料30內(nèi)。例如，電磁場削弱材料32可以任何適當(dāng)?shù)姆绞脚c封裝材料混合。在步驟104中，包封化合物28可以任何適當(dāng)方式形成，至少一部分包封化合物形成具有其中設(shè)置磁場削弱材料32的封裝材料30。例如，根據(jù)特殊需要，可通過注入成形或?qū)⑵涞温湓诮雍匣虻寡b芯片上(如，通過滴落數(shù)滴包封材料28)或以任何其它適當(dāng)方式成形或形成包封化合物28。
盡管已參考圖4描述用于形成集成電路結(jié)構(gòu)10的特定方法，但是本發(fā)明可涵蓋根據(jù)本發(fā)明的形成集成結(jié)構(gòu)10的任何適當(dāng)方法。因而，參考圖4描述的某些步驟可同時和/或以與所顯示的不同順序而發(fā)生。例如，可當(dāng)形成包封化合物28時，將電磁場削弱材料設(shè)置在封裝材料30內(nèi)。再例如，部分包封化合物28可形成具有其中設(shè)置電磁場削弱材料32的封裝材料30，而包封化合物28的其它部分可形成具有不包括電磁場削弱材料32的封裝材料30。此外，適當(dāng)方法可包括這些具有額外步驟、較少步驟、和/或不同步驟以及其它適當(dāng)?shù)姆椒ā?br>
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，其包含一個或一個以上集成電路元件，當(dāng)向所述集成電路元件施加一電流時，其可操作地產(chǎn)生一電磁場；一包封化合物，其大體上包圍所述一個或一個以上集成電路元件，所述包封化合物包含一封裝材料；和一電磁場削弱材料，其可操作地削弱由一個或一個以上所述集成電路元件發(fā)射的所述電磁場，所述電磁場削弱材料設(shè)置于至少一部分所述封裝材料內(nèi)。
2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中所述集成電路元件中的一個或一個以上包含一接合線、一在一集成電路晶粒上的導(dǎo)電跡線、或所述集成電路的其它導(dǎo)電連接器耦合部分。
3.根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其包含至少兩個集成電路元件，所述包封化合物的所述電磁場削弱材料可操作地削弱所述集成電路元件的電磁耦合。
4.根據(jù)權(quán)利要求1-3中任一權(quán)利要求所述的結(jié)構(gòu)，其中所述電磁場削弱材料可操作地削弱由所述一個或一個以上集成電路元件在所述結(jié)構(gòu)外部發(fā)射的一電磁場。
5.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中所述電磁場削弱材料包含混合到所述包封化合物的至少一部分所述封裝材料中的復(fù)數(shù)個電磁場削弱粒子，所述復(fù)數(shù)個粒子中的一個或一個以上通過削弱電磁場可操作地削弱電磁干擾。
6.根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其中所述電磁場削弱粒子被導(dǎo)向旨在大體上最佳削弱由一個或一個以上集成電路元件發(fā)射的電磁場。
7.根據(jù)權(quán)利要求5或6所述的結(jié)構(gòu)，其中所述電磁場削弱材料包括一鐵氧體材料。
8.一種用于形成一集成電路結(jié)構(gòu)的方法，其包含形成一個或一個以上集成電路元件，當(dāng)向所述集成電路元件施加一電流時，其可操作地產(chǎn)生一電磁場；形成一包封化合物，其大體上包圍所述一個或一個以上集成電路元件，所述包封化合物包含一封裝材料；和一電磁場削弱材料，其可操作地削弱由一個或一個以上所述集成電路元件發(fā)射的所述電磁場，所述電磁場削弱材料設(shè)置在至少一部分所述封裝材料內(nèi)。
9.根據(jù)權(quán)利要求8所述的方法，其中所述集成電路結(jié)構(gòu)包含至少兩個接合線、在一集成電路晶粒上的導(dǎo)電跡線、或其它導(dǎo)電連接器；且其中所述包封化合物的所述電磁場削弱材料可操作地削弱所述導(dǎo)電連接器的電磁耦合。
10.根據(jù)權(quán)利要求8所述的方法，其中所述電磁場削弱材料包含一鐵氧體材料。
11.根據(jù)權(quán)利要求10所述的方法，其中所述電磁場削弱材料包含復(fù)數(shù)個電磁場削弱粒子，所述復(fù)數(shù)個粒子中的一個或一個以上通過削弱電磁場可操作地削弱電磁干擾；和所述方法還包括將所述電磁場削弱粒子混合到所述包封化合物的至少一部分所述封裝材料中。
12.根據(jù)權(quán)利要求11所述的方法，其還包含導(dǎo)向所述電磁場削弱粒子旨在大體上最佳削弱由一個或一個以上集成電路元件發(fā)射的電磁場。
全文摘要
在一個實(shí)施例中，一集成電路結(jié)構(gòu)10包括一個或一個以上的集成電路元件14、22、26，當(dāng)向所述集成電路元件施加電流時，其可操作地產(chǎn)生一電磁場。所述結(jié)構(gòu)10還包括一包封化合物28，其大體上包圍所述一個或一個以上集成電路元件14、22、26。所述包封化合物28包括一封裝材料30和一可操作地削弱由一個或一個以上所述集成電路元件14、22、26發(fā)射的所述電磁場的電磁場削弱材料32。所述電磁場削弱材料32設(shè)置在至少一部分所述封裝材料30內(nèi)。
文檔編號H01L23/552GK1670948SQ20051005391
公開日2005年9月21日 申請日期2005年3月14日 優(yōu)先權(quán)日2004年3月16日
發(fā)明者詹姆斯·F·薩爾茲曼, 卡爾·M·帕納西克 申請人:德州儀器公司