厚膜式熱敏電阻芯片與制造方法

專利名稱：厚膜式熱敏電阻芯片與制造方法
技術領域：
本發明是有關于一種電子組件的電阻排組，且特別是有關于一種包含熱敏電阻的厚膜式熱敏電阻排組。
背景技術：
熱敏電阻是一種含有金屬(鐵、鋁、銅、鈦、銻、錳、鋇、鍶、鈷、鎳)氧化物的陶瓷燒結半導體材料。其中熱敏電阻的阻值會隨溫度變化而改變。在實際運用上，則是利用熱敏電阻的電阻-溫度的關系，結合其它被動組件，例如電阻，用來作為電子線路和儀表測量電路中的溫度補償、電路保護、溫度測量、或溫度控制的裝置。現有的熱敏電阻可以制造成珠(Bead)狀、碟狀、桿狀、芯片或薄片結構，再通過電極連結于電子電路之上。
請參照圖1，圖1是根據現有的溫度補償技術所繪示的溫度補償電路模型的電阻排組示意圖。電路模型中，電阻R1是一正溫度系數(PositiveTemperature Coefficient；PTC)熱敏電阻，而電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8、電阻R9是預設電阻值的電阻。在未裝置溫度補償電路模型(圖中未標示)中，二極管D的載頻會受溫度影響，當溫度升高時頻率會變低而影響實際操作的效能。而在裝置有溫度補償電路模型中，當溫度升高熱敏電阻R1阻值變大，由熱敏電阻R1、電阻R2以及電阻R3所組成的串并聯電阻排組的電阻值會變大；當溫度降低時，由熱敏電阻R1、電阻R2以及電阻R3所組成的串并聯電阻排組的電阻值會阻值變小，通過電壓的控制可以達到準確的溫度補償效果，以消除二極管D的載頻因溫度而產生的偏移。
然而，由于現有電阻排組所使用的熱敏電阻與其它預設電阻皆外接于電子電路之上，并不符合半導體電子零件產業小型化的需求。再加上，熱敏電阻與其它預設電阻會因為沒有位于同一基材之上，或兩個電阻之間距離過遠，使得作用于每一個電阻的熱效應并不一致，電阻阻值受溫度所產生的偏移率也有所差異，因而造成熱敏電阻無法有效地提供正確的溫度補償。
因此有需要提供一種可共溫的厚膜式熱敏電阻排組芯片，使電阻排組的熱效應一致，避免造成電阻值差異所造成的問題。

發明內容
因此本發明的目的就是在提供一種熱敏電阻芯片，集成預設電阻與熱敏電阻于同一基材之上，借以縮小電阻排組的電路尺寸，并提供電阻排組一個共溫基礎，解決電阻因所在位置不同而產生溫度差異，進而改進造成電阻排組中不同電阻之間存在電阻值變異的問題。
在本發明的較佳實施例中，厚膜式熱敏電阻芯片是由電性絕緣基材以及電阻排組所組成。其中，電阻排組是由圖案化導電層、至少一個具有預設電阻值的電阻、以及至少一個熱敏電阻所組成。圖案化導電層覆蓋于電性絕緣基材上；該至少一個預設電阻與圖案化導電層相互電性連接；而該至少一個熱敏電阻與圖案化導電層相互電性連接。
根據本發明的另一目的，是提出一種熱敏電阻芯片的制造方法。
在本發明的較佳實施例中，首先提供一個電性絕緣基材；之后，在電性絕緣基材之上形成一個圖案化導電層；再于電性絕緣基材之上形成一個預設阻值的預設電阻層，使預設電阻層與導電層相互電性連接；然后，于電性絕緣基材之上再形成一個熱敏電阻層，并使熱敏電阻層與圖案化導電層相互電性連接。
依據以上所述的較佳實施例，本發明確實可以通過單一集成芯片提供熱敏電阻排組一個共溫環境，以解決電阻溫度差異所造成溫度補償不準確的問題，并且可提供熱敏電阻排組微小化的電路尺寸，達成以上所述的發明目的。


為讓本發明的上述和其它目的、特征、和優點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下圖1是根據現有的溫度補償技術所繪示的溫度補償電路模型的電阻排組示意圖。
圖2a與圖2b是分別根據本發明一些較佳實施例所繪示的熱敏電阻芯片的電路示意圖。
圖3是根據本發明另一較佳實施例所繪示的熱敏電阻芯片的電阻排組的電路示意圖。
圖4是從根據本發明又一較佳實施例所繪示的熱敏電阻芯片的剖面示意圖。
附圖標記說明200、300、400電性絕緣基材201、301電阻排組202、302、402圖案化導電層204、204a、204b、304a、304b、404a、404b、R1、R2、R3、R4、R5、R6、R7、R8、R9預設電阻206、306a、306b、406a、406b熱敏電阻403a、403b開口408外部電極410保護層D二極管具體實施方式
通過本發明的較佳實施例，可提供一個電路尺寸較小的熱敏電阻排組芯片，并通過熱敏電阻芯片的基材提供熱敏電阻排組一個共溫環境，借以解決電阻之間因為不同位置的溫度差異所造成的溫度補償誤差。
請參照圖2a與圖2b，圖2a與圖2b是分別根據本發明的一些較佳實施例所繪示的熱敏電阻芯片的電路示意圖。在本發明的一些較佳實施例中，厚膜式熱敏電阻芯片是由電性絕緣基材200以及電阻排組201所組成。電阻排組201是由圖案化導電層202、預設電阻204、以及熱敏電阻206所組成(如圖2a所示)。其中，圖案化導電層202是覆蓋于電性絕緣基材200上的導電線路。具有一預設電阻值的預設電阻204，電性連接于導電線路(圖案化導電層202)之上，熱敏電阻206與導電線路(圖案化導電層202)形成電性連接。
在本發明的另一些較佳實施例中，具有一預設電阻值的預設電阻204，電性連接于導電線路(圖案化導電層202)之上，熱敏電阻206與導電線路(圖案化導電層202)接觸，并且通過導電線路(圖案化導電層202)與預設電阻204形成電性連接。其中，熱敏電阻206是以串聯的方式與預設電阻204b相互電性連接。在本發明的另外一些實施例中，熱敏電阻206是以并聯的方式與預設電阻204a相互電性連接(如圖2b所示)。
請參照圖3，圖3是根據本發明另外一些較佳實施例所繪示的熱敏電阻芯片的電阻排組的電路示意圖。在本發明的另一實施例中，位于電性絕緣基材300上的熱敏電阻排組301是由多個熱敏電阻，例如熱敏電阻306a及熱敏電阻306b，以及多個預設電阻，例如預設電阻304a及預設電阻304b，以串聯、并聯、或并聯-串聯的方式相互電性連接，且各個電阻之間分別都相距有一距離。例如，熱敏電阻306a與預設電阻304a是以串聯方式相互電性連接；熱敏電阻306b與預設電阻304b是以并聯方式相互電性連接；熱敏電阻306b、熱敏電阻306a與預設電阻304b是以并聯-串聯方式相互電性連接。在本發明的其它實施例中，由圖案化導電層302、預設電阻304、以及熱敏電阻306所組成的電阻排組的配置方式，是依據電阻排組的功能需求，電阻特性，例如熱敏電阻的溫度-電阻值曲線、預設電阻的熱偏移效應，加以設計編排。
值得注意的是，當電阻排組301具有兩個以上的熱敏電阻時，其中至少會有一對熱敏電阻，例如熱敏電阻306b與熱敏電阻306a具有不同的熱感應系數。例如，在本發明的一些實施例中，熱敏電阻306b與熱敏電阻306a分別有不同的溫度感應曲線。在本發明的另一些實施例中，熱敏電阻306b與熱敏電阻306a分別為正溫度系數與負溫度系數的熱敏電阻。在本發明的又一些實施例中，熱敏電阻306b與熱敏電阻306a的熱傳導距離不同，例如熱敏電阻306a之上包附一層例如樹脂材質，而熱敏電阻306b裸露于外。
請參照圖4，圖4是根據本發明又一較佳實施例所繪示的熱敏電阻芯片的剖面示意圖。在本發明的較佳實施例中，圖案化導電層402是形成并覆蓋于電性絕緣基材400之上，圖案化導電層402具有多個開口，例如開口403a與開口403b，借以將電性絕緣基材400暴露出來。
在本發明的較佳實施例中，預設電阻是與圖案化導電層相互電性連接。在本實施例中，一部份預設電阻404a位于電性絕緣基材400之上，圖案化導電層402的開口403a之中，與圖案化導電層402相互電性連接。另外一部分的預設電阻404b位于圖案化導電層402之上，與圖案化導電層402相互電性連接。
在本發明的較佳實施例中，熱敏電阻則與圖案化導電層接觸，且通過圖案化導電層與預設電阻相互電性連接。在本實施例中，一部份熱敏電阻406a位于電性絕緣基材400之上，圖案化導電層402的開口403b之中，與圖案化導電層402相互電性連接，并通過圖案化導電層402與預設電阻404a以及預設電阻404b相互電性連接。另一部份熱敏電阻406b位于圖案化導電層402之上，與圖案化導電層402相互電性連接，并通過圖案化導電層402與預設電阻404a以及預設電阻404b相互電性連接。
其中，電性絕緣基材400的熔點是實質大于1,000℃。材質可為一種陶瓷基材，例如氧化鋯陶瓷或氧化鋁陶瓷。熱敏電阻層406的材質是一熱敏電阻膏，例如正溫度系數(Positive Temperature Coefficient；PTC)熱敏電阻膏、或負溫度系數(Negative Temperature Coefficient；NTC)熱敏電阻膏經過低溫燒結而成。在本發明的一些實施例中，導電層402是金屬材質層，例如金、銀、銅、鋁、鈦、鋯、鉑或以上所述金屬的合金。在本發明的另一些實施例中，導電層402可以是石墨、摻雜的多晶硅。
在本發明的較佳實施例中，是采用氧化鋯陶瓷作為電性絕緣基材400，圖案化導電層402的材質是銀鈀合金。且采用正溫度系數的熱敏電阻膏所形成的熱敏電阻406。
在本發明的較佳實施例中，熱敏電阻芯片還包括保護層410覆蓋于一部份的熱敏電阻層406a之上，在本實施例中，另一部份的熱敏電阻406b則暴露于外，并未覆蓋保護層410。保護層410的材質是由環氧樹脂、玻璃或硅所組成。在本發明的一些實施例中，熱敏電阻芯片還包括一對外部電極408，與圖案化導電層402相互電性連接。
根據本發明的另一目的，是提出一種熱敏電阻芯片的制造方法。
請再參照圖4，首先，提供一熔點實質大于1,000℃的電性絕緣基材400，例如氧化鋯陶瓷基材或氧化鋁陶瓷基材。之后，使用例如，網版印刷制程、旋涂制程、沉積制程、濺鍍制程、或壓印制程，在電性絕緣基材400之上形成一圖案化導電層402。其中，圖案化導電層402具有多個開口，例如開口403a與開口403b，借以將電性絕緣基材400暴露出來。
圖案化導電層402是金屬材質層，例如金、銀、銅、鋁、鈦、鋯、鉑或以上所述金屬的合金。在本發明的另一些實施例中，圖案化導電層的材質可以是石墨、摻雜的多晶硅，較佳為鈦。
接著，分別在圖案化導電層402的開口403a中以及圖案化導電層402上形成至少一個預設電阻層，例如形成于圖案化導電層402的開口403a中的預設電阻層404a；以及形成于圖案化導電層402上的預設電阻層404b。使預設電阻404a及預設電阻404b與圖案化導電層402相互電性連接。其中，預設電阻404a及預設電阻404b的形成方法是選自于由網版印刷制程、旋涂制程以及壓印制程所組成的一族群。
然后，通過，例如網版印刷制程、旋涂制程以及壓印制程，將一熱敏電阻膏分別涂布在圖案化導電層402的開口403a中，以及圖案化導電層402上該電性絕緣基材400之上，使該熱敏電阻膏與導電層402接觸。
再進行一低溫燒結步驟，燒結溫度，例如大約在600℃到1,000℃之間。將該熱敏電阻膏燒結成至少一個具有陶瓷半導體材質的熱敏電阻，例如熱敏電阻406a及熱敏電阻406b。
在本發明的較佳實施例中，形成熱敏電阻層406a及熱敏電阻406b的步驟還可以包括，在熱敏電阻層406a之上形成并覆蓋由，例如環氧樹脂、玻璃或硅所組成保護層410。
由上述本發明較佳實施例可知，應用本發明具有電路尺寸較小，且減少電阻排組的電阻值變異等優點。通過將電阻排組集成于同一芯片之上，可以提供電阻排組一個共溫的環境，減少現有電阻排組電路因為位置不同導致外部環境溫度差異，影響電阻阻值的變異程度。加上，通過厚膜技術將排組電路集中于單一基材之上，將排組的電路尺寸實質加以縮小，以符合電子產品講究輕薄短小的趨勢。
雖然本發明已以一較佳實施例公開如上，然而其并非用以限定本發明，任何熟悉此項技術的人，在不脫離本發明的創作思路和范圍內，當可作各種變動與修飾，因此本發明的保護范圍應當以權利要求書所界定的為準。
權利要求
1.一種厚膜式熱敏電阻芯片，該厚膜式熱敏電阻芯片至少包括一電性絕緣基材；以及一電阻排組，位于該電性絕緣基材之上，該電阻排組至少包括圖案化導電層，覆蓋于該電性絕緣基材之上，且該圖案化導電層是相互電性連接在一起；至少一電阻，電性連接至該圖案化導電層；以及至少一熱敏電阻，與該圖案化導電層相互電性連接。
2.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，還至少包括一保護層覆蓋于部份的該至少一熱敏電阻之上，其中該保護層是選自于由環氧樹脂、玻璃、硅、以及其任意組合所組成的一族群。
3.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，所述的電性絕緣基材是選自于由氧化鋯、氧化鋁以及其任意組合所組成的一族群。
4.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，所述的至少一熱敏電阻的材質是選自由正溫度系數熱敏電阻、以及負溫度系數熱敏電阻所組成的一族群。
5.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，所述的圖案化導電層的材質是選自于由金、銀、銅、鋁、鈦、鋯、鉑以及其任意組合所組成的一族群。
6.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，所述的圖案化導電層具有多個開口，借以將該電性絕緣基材暴露出來。
7.如權利要求1和6所述的厚膜式熱敏電阻芯片，其特征在于，部分的該至少一電阻位于該至少一開口之中。
8.如權利要求1和6所述的厚膜式熱敏電阻芯片，其特征在于，部份的該至少一熱敏電阻位于該至少一開口之中。
9.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，所述的至少一熱敏電阻與該至少一電阻的電性連接方式是選自于串聯、并聯、以及其任意組合所組成的一群。
10.如權利要求1所述的厚膜式熱敏電阻芯片，其特征在于，所述的至少一電阻是選自于由熱敏電阻、預設電阻值的電阻、壓敏式電阻以及其任意組合所組成的一族群。
11.一種形成厚膜式熱敏電阻芯片的制造方法，該制造方法至少包括提供一電性絕緣基材；形成一圖案化導電層，覆蓋于該電性絕緣基材之上；形成一預設電阻，使該預設電阻與該圖案化導電層相互電性連接，其中該預設電阻具有一預設電阻值；形成一熱敏電阻，使該熱敏電阻與該圖案化導電層電性連接。
12.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的圖案化導電層的形成方法是選自于由網版印刷制程、旋涂制程、沉積制程、濺鍍制程以及壓印制程所組成的一族群。
13.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的形成該圖案化導電層的步驟，至少包括一微影圖案化制程以及一蝕刻制程，借以形成多個開口，將該電性絕緣基材暴露出來。
14.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的預設電阻層的形成方法是選自于由網版印刷制程、旋涂制程、壓印制程、表面粘著制程、焊接、以及以上組合所組成的一族群。
15.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的形成一熱敏電阻層的步驟，至少包括以下步驟將一熱敏電阻膏涂布于該電性絕緣基材之上，使該熱敏電阻膏與該圖案化導電層接觸；以及進行一低溫燒結步驟，將該熱敏電阻膏燒結形成具有陶瓷半導體材質的該熱敏電阻。
16.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的熱敏電阻膏的涂布方法是選自于由網版印刷制程、旋涂制程、壓印制程以及其任意組合所組成的一族群。
17.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的形成一熱敏電阻的步驟，還至少包括形成一保護層，使該保護層覆蓋于該熱敏電阻之上。
18.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的低溫燒結步驟的溫度范圍是實質在600℃到1,000℃之間。
19.如權利要求11所述的厚膜式熱敏電阻芯片的制造方法，其特征在于，所述的熱敏電阻與該預設電阻的電性連接方式是選自于串聯、以及并聯所組成的一群。
全文摘要
一種厚膜式熱敏電阻芯片及其制造方法，是由電性絕緣基材以及電阻排組所組成。其中，電阻排組是由圖案化導電層、至少一個具有預設電阻值的電阻、以及至少一個熱敏電阻所組成。其中，圖案化導電層覆蓋于電性絕緣基材上；該至少一個預設電阻與圖案化導電層相互電性連接；而該至少一個熱敏電阻與該圖案化導電層相互電性連接。
文檔編號H01C7/02GK1815639SQ200510008329
公開日2006年8月9日 申請日期2005年2月5日 優先權日2005年2月5日
發明者宋文龍 申請人:泰銘興業股份有限公司