專利名稱：用于半導體器件的自動布局和布線的自動布局和布線設備、方法,半導體器件及其制造方法
技術領域：
本發明涉及一種自動布局和布線設備、半導體器件的自動布局和布線方法，半導體器件及其制造方法。更具體地說，本發明涉及改善設計半導體器件的效率的那些設備和方法。
背景技術：
在大規模集成(LSI)的布局設計中，自動布局和布線系統是公知的，在該系統中，布局功能塊和布線是自動進行的。在下面的描述中，(邏輯)功能元件和(邏輯)功能塊都被稱為功能塊。具有CAD(計算機輔助設計)軟件的計算機舉例說明了自動布局和布線設備。例如，象下面那樣進行使用自動布局和布線設備的布局和布線。首先，自動布局和布線設備讀取設計目標LSI的電路圖的數據、作為庫的功能塊的數據、以及設計規則的數據。然后自動布局和布線設備基于讀到的數據布局功能塊。之后，自動布局和布線設備基于讀到的數據關于功能塊進行布線。之后，自動布局和布線設備核對在布局和布線中是否有問題，并且如果有必要，進行重新布局和重新布線。最后，產生自動布局和布線設備的數據作為與對應于組成LSI層的圖形的整個芯片的布線相關的布線圖數據。自動布局的功能塊包括直接用作實現電路功能的功能塊和備用元件(spare cell)。備用元件舉例說明具有柵電容(gate cap)的填充元件(fill cell)和虛擬元件(phantom cell)。填充元件舉例說明用于減小電源噪聲的電壓源電容。預先分散地布局虛擬元件，以備設計的改變。在傳統工藝中，首先布局直接用于實現電路功能的功能塊。接著，布局上述備用元件。然后，進行實現電路功能所需的布線。在這種情況下，多數備用元件是簡單的圖。但是，由于備用元件的數目大，備用元件是自動布局和布線設備的布線工具的負擔。這導致了設計所需的時間(TAT響應時間)和設計所需的存儲容量的增加。此外，備用元件的一些圖形影響布線效率。因此，可以認為由于在應該被列為優先的布線之前布局虛擬元件而降低了布線效率。
期望有可以降低布線工具的負擔、設計所需的存儲容量、以及設計的TAT的技術。此外，期望有能夠改善布線性能的技術。
結合上述說明，日本未決專利申請(JP 2001-284456A)公開了一種布局和布線方法的技術。該發明目的在于提供一種用于在標準元件的布局和布線之后在剩余的區域上有效地布局備用元件的布局和布線方法。
該方法在對應于半導體芯片上電路形成區域的布局和布線區域上設計標準元件的布局和布線。在其中準備偽元件(dummy cell)和備用元件列。這里，偽元件的尺寸被限定了，但要布局在它們上的電路不被限定。在備用元件列中，要布局到偽元件上的電路被限定了。然后，在布局和布線區域上布局多個標準元件以滿足通用和預定的功能。此后，在執行標準元件的布局之后，偽元件被布局在剩余區域上，剩余區域的尺寸大于偽元件的尺寸。最后，布局的偽元件用備用元件列代替。
發明內容
因此，本發明的一個目的是提供一種自動布局和布線設備以及半導體器件的布局和布線方法，該方法能夠布局備用元件且降低布線工具的負擔和設計所需的存儲容量，并且還提供一種應用了半導體器件的布局和布線方法的半導體器件及其制造方法。
本發明的另一個目的是提供一種自動布局和布線設備以及半導體器件的布局和布線方法，該方法能夠執行最優的布線而不受備用元件影響，并且還提供一種應用了半導體器件的布局和布線方法的半導體器件及其制造方法。
本發明的又另一個目的是提供一種自動布局和布線設備以及半導體器件的布局和布線方法，該方法能夠改善半導體器件的設計效率，并且還提供一種應用了半導體器件的布局和布線方法的半導體器件及其制造方法。
本發明的此目的和其它目的、特征和優點將通過參考下面的說明和附圖容易地獲得。
為了實現本發明的一個方面，本發明提供一種半導體器件的布局和布線方法，其包括(a)基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互連的布線；(b)不管布線的結果，在布局和布線區域的第一區域中執行備用元件的布局，其中功能塊不被布局在第一區域中，備用元件是備用功能塊；以及(c)從第一區域中去除備用元件的第一備用元件，其中第一備用元件與互連的關系妨礙了設計規則，設計規則在設計規則數據中描述。
在半導體器件的布局和布線的方法中，備用元件可以包括填充元件和虛擬元件中的至少一個。
半導體器件的布局和布線的方法可以還包括(d)基于電路圖數據，功能塊數據和設計規則數據來核對布局和布線區域的狀態；(e)當核對中在第二區域中發現缺陷時，執行布局和布線的第二區域中的缺陷的校正；(f)在第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線；(g)不管重新執行的布線的結果，在第二區域中的第三區域中執行其它備用元件的布局，其中其它的功能塊不被布局在第三區域中，其它的備用元件是備用功能塊；以及(h)從第三區域中去除其它備用元件的第二備用元件，其中第二備用元件與其它互連的關系妨礙了設計規則。
半導體器件的布局和布線的方法可以還包括(d)基于電路圖數據，功能塊數據和設計規則數據來核對布局和布線區域的狀態；(e)當核對中在第二區域中發現缺陷時，執行布局和布線的第二區域中的缺陷的校正；(f)在第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線；(g)不管重新執行的布線的結果，在第二區域中的第三區域中執行其它備用元件的布局，其中其它的功能塊不被布局在第三區域中，其它的備用元件是備用功能塊；以及(h)從第三區域中去除其它備用元件的第二備用元件，其中第二備用元件與其它互連的關系妨礙了設計規則。
為了實現本發明的另一個方面，本發明提供一種自動布局和布線設備，其包括自動布局和布線部件，備用元件布局部件和備用元件核對部件。自動布局和布線部件基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互聯的布線。備用元件布局部件不管布線的結果，在布局和布線區域的第一區域中執行備用元件的布局。功能塊不被布局在第一區域中，備用元件是備用功能塊。備用元件核對部件從第一區域中去除備用元件的第一備用元件。第一備用元件與互連的關系妨礙了設計規則。設計規則在設計規則數據中描述。
在自動布局和布線設備中，備用元件可以包括填充元件和虛擬元件中的至少一個。
自動布局和布線設備中，備用元件核對部件可以基于電路圖數據、功能塊數據和設計規則數據來核對布局和布線區域的狀態。在這種情況下，當核對中在第二區域中發現缺陷時，備用元件核對部件執行在布局和布線的第二區域中的缺陷的校正。備用元件核對部件在第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線。備用元件核對部件不管重新執行的布線的結果，在第二區域中的第三區域中執行其它備用元件的布局。其它的功能塊不被布局在第三區域中。其它的備用元件是備用功能塊。備用元件核對部件從第三區域中去除其它備用元件的第二備用元件。第二備用元件與其它互連的關系妨礙了設計規則。
自動布局和布線設備中，備用元件核對部件可以基于電路圖數據、功能塊數據和設計規則數據來核對布局和布線區域的狀態。在這種情況下，當核對中在第二區域中發現缺陷時，備用元件核對部件執行在布局和布線的第二區域中的缺陷的校正。備用元件核對部件在第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線。備用元件核對部件不管重新執行的布線的結果，在第二區域中的第三區域中執行其它備用元件的布局。其它的功能塊不被布局在第三區域中。其它的備用元件是備用功能塊。備用元件核對部件從第三區域中去除其它備用元件的第二備用元件。第二備用元件與其它互連的關系妨礙了設計規則。
為了實現本發明的又另一個方面，本發明提供半導體器件的制造方法，其包括(a)通過半導體器件的布局和布線方法獲得半導體器件的布局設計；以及(b)通過使用布局設計產生的掩模來制造半導體器件。半導體器件的布局和布線方法包括(a1)基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互連的布線；(a2)不管布線的結果，在布局和布線區域的第一區域中執行備用元件的布局，其中功能塊不被布局在第一區域中，備用元件是備用功能塊；以及(a3)從第一區域中去除備用元件的第一備用元件，其中第一備用元件與互連的關系妨礙了設計規則，設計規則在設計規則數據中描述。
在半導體器件的制造方法中，備用元件可以包括填充元件和虛擬元件中的至少一個。
在半導體器件的制造方法中，半導體器件的布局和布線的方法可以還包括(a4)基于電路圖數據、功能塊數據和設計規則數據來核對布局和布線區域的狀態；(a5)當核對中在第二區域中發現缺陷時，執行在布局和布線的第二區域中的缺陷的校正；(a6)在第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線；(a7)不管重新執行的布線的結果，在第二區域中的第三區域中執行其它備用元件的布局，其中其它的功能塊不被布局在第三區域中，其它的備用元件是備用功能塊；以及(a8)從第三區域中去除其它備用元件的第二備用元件，其中第二備用元件與其它互連的關系妨礙了設計規則。
在半導體器件的制造方法中，半導體器件的布局和布線的方法可以還包括(a4)基于電路圖數據、功能塊數據和設計規則數據來核對布局和布線區域的狀態；(a5)當核對中在第二區域中發現缺陷時，執行在布局和布線的第二區域中的缺陷的校正；(a6)在第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線；(a7)不管重新執行的布線的結果，在第二區域中的第三區域中執行其它備用元件的布局，其中其它的功能塊不布局在第三區域中，其它的備用元件是備用功能塊；以及(a8)從第三區域中去除其它備用元件的第二備用元件，其中第二備用元件與其它互連的關系妨礙了設計規則。
圖1是示出了根據本發明的自動布局和布線設備的實施例的結構的圖；圖2是示出了根據本發明的半導體器件的布局和布線方法的實施例中所使用布局和布線區域的例子的圖；圖3A，3B和3C是示出了功能塊的例子的圖形圖；圖4是示出了對應于圖8中的步驟S02的布局和布線區域的狀態的圖形圖；圖5是示出了對應于圖8中的步驟S03的布局和布線區域的狀態的圖形圖；圖6是示出了對應于圖8中的步驟S04的布局和布線區域的狀態的圖形圖；圖7是示出了對應于圖8中的步驟S05的布局和布線區域的狀態的圖形圖；圖8是示出了根據本發明的半導體器件的布局和布線方法的實施例的流程圖；圖9是示出了對應于圖8中的步驟S04的布局和布線區域的狀態的圖形圖；圖10是示出了對應于圖8中的步驟S05的布局和布線區域的狀態的圖形圖；以及圖11是示出了根據本發明的半導體器件的制造方法的實施例的流程圖；具體實施方式
下面將參考
本發明的自動布局和布線設備的實施例、在半導體器件中布局和布線的方法、半導體器件的制造方法的實施例。應該注意的是在下面的說明中(邏輯)功能元件和(邏輯)功能塊二者都稱為功能塊。
首先，參考
應用半導體器件的布局和布線方法的本發明的自動布局和布線設備的實施例的結構。
圖1是示出了根據本發明的自動布局和布線設備的實施例的結構的圖。布局和布線系統10包括自動布局和布線設備1和設計數據庫9。
設計數據庫9是諸如工作站和個人計算機的信息處理器。設計數據庫9包括電路圖數據文件2、元件/塊的庫3、以及設計規則文件4，其是數據和與數據有關的計算機程序。電路圖數據文件2包括電路圖數據和連接數據。電路圖數據表示電路圖。連接數據表示設計的目標LSI中包括的塊的引腳是如何彼此連接的。元件/塊的庫3包括功能塊數據(元件/塊的數據)。功能塊數據表示關于諸如過孔元件、NAND門和用來實現復雜邏輯功能的電路等(邏輯功能)元件/塊的數據。設計規則文件4包括設計規則數據，其被用在布局、布線和核對的處理中，諸如布線間距、布線寬度、每個布線層的最小布線間距、以及構成過孔元件的每個元件的尺寸等。
自動布局和布線設備1是諸如工作站和個人計算機的信息處理器。自動布局和布線設備1包括讀/預處理單元6、其為計算機程序的主單元7和備用元件核對單元8。自動布局和布線設備1和設計數據庫9相連接，從而相互通訊。為簡化系統和/或為節省空間，二者可以組合。
讀/預處理單元6從電路圖數據文件2中讀取包括在目標LSI中的塊的引腳之間的連接數據。此外，讀/預處理單元6從元件/塊的庫3中讀取用在目標LSI中的關于元件/塊的布線圖數據。
此外，讀/預處理單元6從設計規則文件4中讀取設計規則數據。設計規則數據用在布局、布線和核對的處理中，諸如布線間距、布線寬度、每個布線層的最小布線間距、以及構成過孔元件的每個元件的尺寸等。
主單元7包括自動布局和布線部件7-1和備用元件布局部件7-2。自動布局和布線部件7-1基于讀到的數據產生用于布局和布線的數據，并且進行功能塊在布局和布線區域上的布局和布線。功能塊直接用于實現電路功能。然后，自動布局和布線部件7-1核對布局和布線的結果。當缺陷作為核對的結果被檢測到時，自動布局和布線部件7-1或輸入/編輯單元(未示出)校正該缺陷并再次進行布局和布線。重復進行核對和校正直到缺陷被消除。當缺陷被消除時，備用元件布局部件7-2不管上述布線結果，將備用元件布局在布局和布線區域中沒有功能塊的區域上。備用元件是不直接用來實現電路功能的備用功能塊。然后，備用元件布局部件7-2將布局和布線的結果輸出。
備用元件核對單元8包括備用元件設計妨礙核對部件8-1和備用元件去除部件8-2。備用元件設計妨礙核對部件8-1核對備用元件和布線之間的關系是否與設計規則數據中描述的設計規則一致，以及是否有任何其它的缺陷。然后，備用元件設計妨礙核對部件8-1檢測設計妨礙備用元件，其是具有設計妨礙或具有任何其它缺陷的備用元件。備用元件去除部件8-2去除由備用元件設計妨礙核對部件8-1檢測到的設計妨礙備用元件。如果設計妨礙備用元件沒有缺欠，則備用元件去除部件8-2將布局和布線的結果數據重新轉換為布線圖數據，并且然后輸出重新轉換的數據作為布局和布線結果輸出文件5。
這里，可以再次進行布局和布線的通用核對。結果，更加改善了設計精度。此外，當通過進一步核對而去除一些功能塊時，備用元件布局部件7-2可以進行備用元件的布局，并且備用元件核對單元8可以核對新布局的備用元件。以這樣的方式，可以布局更多的備用元件。
圖2是示出了根據本發明的半導體器件的布局和布線方法的實施例中所使用布局和布線區域的例子的圖。布局和布線區域20由電源互連21、地互連22以及設置在其間的用符號(a)到(1)所表示的多個部分(site)23構成。每個部分23具有相同的矩形形狀。功能塊布局在設置部分23的區域中。每個功能塊占據一個或多個部分23。
圖3A，3B和3C是示出了功能塊的例子的圖形圖。在圖3A中，功能塊占據部分23中的兩個。在圖3B和圖3C中，功能塊占據部分23中的一個。在圖3A和3B中，功能塊31、32和36由AND電路、緩沖電路、反相電路、觸發電路等來示例說明。這些功能塊還用作其是一種備用元件的虛擬元件36中。虛擬元件36預先分散地布局以備設計的改變。在圖3C中，功能塊34是電容元件34，其由諸如降低電源噪聲的電源電容等具有柵電容的填充元件來示例說明。
接下來，下面結合
本發明的半導體器件的布局和布線方法(自動布局和布線設備的操作)的實施例。這里，在這個例子中，電容元件34作為備用元件來引入。
圖8是示出了根據本發明的半導體器件的布局和布線方法的實施例的流程圖。圖4到7是示出了布局和布線區域20的狀態的圖形圖，每個布局和布線區域20對應圖8的流程圖中的步驟S02到S05的每一步。
(1)步驟S01庫讀取處理參考圖8，讀/預處理單元6從電路圖數據文件2、元件/塊的庫3以及設計規則文件4中讀取數據。該數據作為庫數據被預先寄存在設計數據庫9中。該數據包括電路圖數據、功能塊數據以及設計規則數據。電路圖數據表示電路圖和引腳之間的連接關系。功能塊數據表示要布局的功能塊。設計規則數據表示布線間距、布線寬度、最小布線間隔、過孔長度、構成過孔元件的元件尺寸等。然后，讀/預處理單元6設置布局和布線規則。
(2)步驟S02元件/塊的布局處理自動布局和布線部件7-1在LSI芯片中自動布局功能塊。功能塊在電路圖中描述。同時，圖2中的布局和布線區域20變為圖4中所示的布局和布線區域20a。在這個例子中，功能塊31布局在部分(c)和(d)上，功能塊32布局在部分(h)上。之后，核對布局的結果。當發現缺陷時，自動布局和布線部件7-1或輸入/編輯單元(未示出)校正并再次進行布局。重復進行核對和校正直到缺陷被消除。
(3)步驟S03元件/塊之間的布線處理參考圖8，自動布局和布線部件7-1基于已確定的布局和布線規則自動進行功能塊之間的布線。同時，圖4中的布局和布線區域20a變為圖5所示的布局和布線區域20b。在這個例子中，進行了互連41-1到41-4的布線。
之后，核對布線的結果。當發現缺陷時，自動布局和布線部件7-1或輸入/編輯單元(未示出)校正并再次進行布局。重復進行核對和校正直到缺陷被消除。
(4)步驟S04備用元件布局處理參考圖8，備用元件布局部件7-2不管上述布線結果，基于沒有缺陷的布局和布線的結果將備用元件布局在布局和布線區域中的沒有功能塊的區域上。同時，圖5中的布局和布線區域20b變成圖6所示的布局和布線區域20c。在這個例子中，備用元件34a到34b、34e到34g以及34i到34l被布局在部分23的部分(a)到(b)、(e)到(g)以及(i)到(l)上。也就是說，備用元件沒有被布局在已經在其中布局了功能塊31和32的部分(c)、(d)和(h)上。
(5)步驟S05備用元件的妨礙檢查1參考圖8，在備用元件核對單元8中的備用元件設計妨礙核對部件8-1核對備用元件和互連(布線)之間的關系是否引起設計規則的妨礙。然后，備用元件設計妨礙核對部件8-1檢測具有設計規則妨礙的備用元件(妨礙備用元件)。存儲在設計規則文件4中的設計規則以及布局和布線的規則可以被應用到上述設計規則中。在這個例子中，如圖6所示的布局和布線區域20c中，互連41-1與備用元件34a到34b的引腳相接觸。此外，互連41-2與備用元件34e到34g的引腳相接觸。這些接觸點正好處于設計規則妨礙狀態。
(6)步驟S06備用元件的妨礙檢查2
參考圖8，設計妨礙備用元件去除部件8-2去除檢測到的設計妨礙備用元件。這里，在圖6中的布局和布線區域20c變成圖7所示的布局和布線區域20d。在這個例子中，處于違背設計規則的設計規則妨礙中的上述備用元件34a到34b和34e到34g已經被去除。
(7)步驟S07布局和布線核對處理參考圖8，備用元件核對單元8基于存儲在設計規則文件4中的設計規則和布線和布局規則，再次核對是否發現諸如未布局的塊、互連中的未連接的點和短路的點。當發現缺陷時，主單元7或屬于主單元7的輸入/編輯單元(未示出)校正缺陷并再次進行布局。
這里，當有空部分或諸如重新布線部分的區域時，備用元件布局部件7-2執行備用元件的布局(S04)，并且備用元件核對單元8對新布局的備用元件進行進一步核對(S05和S06)。這里，空部分是在進一步核對中從部分上去除一些功能塊而引起的。諸如重新布線部分的區域是執行進一步布局和布線而引起的。
應該注意的是，布局和布線以及核對在步驟S03結束，從而未必發現錯誤。即使備用元件在步驟S05被布局，由于具有設計規則妨礙的備用元件應該在步驟S06被去除，所以在步驟S06也未必會發現錯誤。因此，可以省略步驟S07。
(8)步驟S08布局和布線已完成的數據輸出處理。
參考圖8，如果在步驟S07沒有發現缺陷，布局和布線的執行結果數據(自動布局和布線設備10的數據)被重新轉換成對應于LSI每層圖形的布線圖數據。最后，轉換的布線圖數據作為布局和布線結果輸出文件5被輸出。
通過上述處理完成了布局和布線的處理。
在上述處理中，備用元件的布局在布線之后進行。因此，布線效率與在布局備用元件之后進行布線的傳統布局和布線相比得到改善。此外，布線不必考慮大量的備用元件的位置。這有助于降低布線工具的負擔和設計所需的存儲容量。這引起了自動布局和布線設備中設計的TAT的減少。因此，能夠改善設計半導體器件的效率。
不必在布局和布線區域中的全部可能區域上放滿備用元件。即使在步驟S05中的具有設計規則妨礙的備用元件被去除，設計效率和質量也不會受到影響。盡管依賴于設計，實際上被去除的備用元件的數目小于或等于全部備用元件的10％。
在本發明的另一個具體實施例中，虛擬元件36可以用作備用元件。圖9到10是示出了布局和布線區域20的狀態的圖形圖，其每個對應于圖8的流程圖中的步驟S04到S05中的每一個。
圖8中的步驟S01到S03、S07和S08的說明被省略了，因為使用虛擬元件作為備用元件的操作與使用電容元件作為備用元件的操作相同。
(4)步驟S04備用元件布局處理參考圖8，備用元件布局部件7-2不管上述布線的結果，基于沒有缺陷的布局和布線結果將備用元件布局在布局和布線區域中的沒有功能塊的區域上。同時，圖5的布局和布線區域20b變成圖9所示的布局和布線區域20e。在這個例子中，備用元件36a、36e到36g，36i到36j以及36l被布局在部分23的部分(a)到(b)、(e)到(g)以及(i)到(l)上。也就是說，備用元件沒有被布局在已經在其中布局了功能塊31和32的部分(c)、(d)和(h)上。
(5)步驟S05備用元件的妨礙檢查1參考圖8，在備用元件核對單元8中的備用元件設計妨礙核對部件8-1核對備用元件和互連(布線)之間的關系是否引起設計規則的妨礙。然后，備用元件設計妨礙核對部件8-1檢測具有設計規則妨礙的備用元件(妨礙備用元件)。存儲在設計規則文件4中的設計規則以及布局和布線的規則可以被應用到上述設計規則中。在這個例子中，在如圖9所示的布局和布線區域20e中，互連41-1與備用元件36a的引腳相接觸。此外，互連41-2與備用元件36e到36g的引腳相接觸。此外，互連41-3、41-4與備用元件36i到36j的引腳相接觸。這些接觸點正好處于設計規則中妨礙的狀態中。
(6)步驟S06備用元件的妨礙檢查2參考圖8，設計妨礙備用元件去除部件8-2去除檢測到的設計妨礙備用元件。這里，在圖9中的布局和布線區域20e變成圖10所示的布局和布線區域20f。在這個例子中，處于違背設計規則的設計規則妨礙中的上述備用元件36a、36e到36g以及36i到36j已經被去除。
上述處理可以獲得與使用電容元件的處理的效果相同。
通過步驟S07降低了布線工具的負擔，在步驟S07中，上述步驟S04到S06在核對之后被再次執行。而且，在相當短的時間里，可以引進更多的電容元件或虛擬元件到空部分上，這不影響缺陷校正后的布局。結果，減小電源噪聲和處理設計變化變得容易了。
此后，下面將參考
本發明的半導體器件的制造方法的實施例。在該制造方法中，半導體器件的布局通過本發明的半導體器件的布局和布線的上述方法形成。
圖11是根據本發明的半導體器件的制造方法的實施例的流程圖。
(1)步驟S21
通過上述步驟S01到S08能夠獲得布局和布線結果輸出文件5。也就是說明，通過半導體器件的布局和布線處理完成半導體器件的布局設計。
(2)步驟S22基于在步驟S21中的布局設計來設計用于半導體器件的制造方法的掩模。基于設計制作掩模。設計方法或掩模的制作方法沒有限制，例如，可以使用公知的傳統技術。
(3)步驟S23通過使用在步驟S22中制作的掩模在半導體襯底上制造半導體器件。制作工藝的唯一限制是使用半導體器件的上述掩模。例如，可以使用公知的傳統淀積工藝和光刻工藝等。
通過步驟S21到S23可以制造本發明的半導體器件。此外，在該情況下，在布線之后進行備用元件的布局。因此，與通過以相反的順序進行布局和布線的現有技術進行的布局和布線相比較，可以改善布線效率。
此外，自動布線的計算時間縮短了，結果，設計TAT縮短。因此，可以減少半導體器件從設計到制造的處理時間。
根據本發明，能夠布局備用元件且降低布線工具的負擔和設計所需的存儲容量。此外，能夠執行最優布線而不受備用元件影響。此外，能夠改善半導體器件的設計效率。
權利要求
1.一種半導體器件的布局和布線方法，其包括(a)基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互連的布線；(b)不管所述布線的結果，在所述布局和布線區域的第一區域中執行備用元件的布局，其中所述功能塊不被布局在所述第一區域中，所述備用元件是備用功能塊；以及(c)從所述第一區域中去除所述備用元件的第一備用元件，其中所述第一備用元件與所述互連的關系妨礙了設計規則，所述設計規則在所述設計規則數據中描述。
2.根據權利要求1的半導體器件的布局和布線的方法，其中所述備用元件包括填充元件和虛擬元件中的至少一個。
3.根據權利要求1的半導體器件的布局和布線的方法，還包括(d)基于所述電路圖數據，所述功能塊數據和所述設計規則數據來核對所述布局和布線區域的狀態；(e)當所述核對中在所述第二區域中發現所述缺陷時，執行在所述布局和布線的第二區域中的缺陷的校正；(f)在所述第二區域中重新執行其它的功能塊的布局和重新執行其它互連的布線；(g)不管所述重新執行的布線的結果，在所述第二區域的第三區域中執行其它備用元件的布局，其中所述其它的功能塊不被布局在所述第三區域中，所述其它的備用元件是備用功能塊；以及(h)從所述第三區域中去除所述其它備用元件的第二備用元件，其中所述第二備用元件與所述其它互連的關系妨礙了所述設計規則。
4.根據權利要求2的半導體器件的布局和布線的方法，還包括(d)基于所述電路圖數據，所述功能塊數據和所述設計規則數據來核對所述布局和布線區域的狀態；(e)當所述核對中在所述第二區域中發現所述缺陷時，執行在所述布局和布線的第二區域中的缺陷的校正；(f)在所述第二區域中重新執行其它的功能塊的布局和重新執行其它互連的布線；(g)不管所述重新執行的布線的結果，在所述第二區域的第三區域中執行其它備用元件的布局，其中所述其它的功能塊不被布局在所述第三區域中，所述其它的備用元件是備用功能塊；以及(h)從所述第三區域中去除所述其它備用元件的第二備用元件，其中所述第二備用元件與所述其它互連的關系妨礙了所述設計規則。
5.一種自動布局和布線設備，其包括自動布局和布線部件，其基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互聯的布線；備用元件布局部件，其不管所述布線的結果，在所述布局和布線區域的第一區域中執行備用元件的布局，其中所述功能塊不被布局在所述第一區域中，所述備用元件是備用功能塊；以及備用元件核對部件，其從所述第一區域中去除所述備用元件的第一備用元件，其中所述第一備用元件與所述互連的關系妨礙了設計規則，所述設計規則在所述設計規則數據中描述。
6.根據權利要求5的半導體器件的自動布局和布線設備，其中所述備用元件包括填充元件和虛擬元件中的至少一個。
7.根據權利要求5的半導體器件的自動布局和布線設備，其中所述備用元件核對部件基于所述電路圖數據、所述功能塊數據和所述設計規則數據來核對所述布局和布線區域的狀態，當在所述核對中在所述第二區域中發現所述缺陷時，所述備用元件核對部件執行在所述布局和布線區域的第二區域中的缺陷的校正，所述備用元件核對部件在所述第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線，所述備用元件核對部件不管所述重新執行的布線的結果，在所述第二區域的第三區域中執行其它備用元件的布局，其中所述其它的功能塊不被布局在所述第三區域中，所述其它的備用元件是備用功能塊，以及所述備用元件核對部件從所述第三區域中去除所述其它備用元件的第二備用元件，其中所述第二備用元件與所述其它互連的關系妨礙了所述設計規則。
8.根據權利要求6的半導體器件的自動布局和布線設備，其中所述備用元件核對部件基于所述電路圖數據、所述功能塊數據和所述設計規則數據來核對所述布局和布線區域的狀態，當在所述核對中在所述第二區域中發現所述缺陷時，所述備用元件核對部件執行在所述布局和布線區域的第二區域中的缺陷的校正，所述備用元件核對部件在所述第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線，所述備用元件核對部件不管所述重新執行的布線的結果，在所述第二區域的第三區域中執行其它備用元件的布局，其中所述其它的功能塊不被布局在所述第三區域中，所述其它的備用元件是備用功能塊，以及所述備用元件核對部件從所述第三區域中去除所述其它備用元件的第二備用元件，其中所述第二備用元件與所述其它互連的關系妨礙了所述設計規則。
9.一種半導體器件的制造方法，其包括(a)通過所述半導體器件的布局和布線方法獲得半導體器件的布局設計；以及(b)通過使用所述布局設計產生的掩模來制造所述半導體器件，其中所述半導體器件的所述布局和布線方法包括(a1)基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互連的布線；(a2)不管所述布線的結果，在所述布局和布線區域的第一區域中執行備用元件的布局，其中所述功能塊不被布局在所述第一區域中，所述備用元件是備用功能塊；以及(a3)從所述第一區域中去除所述備用元件的第一備用元件，其中所述第一備用元件與所述互連的關系妨礙了設計規則，所述設計規則在所述設計規則數據中描述。
10.根據權利要求9的半導體器件的制造方法中，其中所述備用元件包括填充元件和虛擬元件中的至少一個。
11.根據權利要求9的半導體器件的制造方法中，其中所述半導體器件的所述布局和布線方法還包括(a4)基于所述電路圖數據，所述功能塊數據和所述設計規則數據來核對所述布局和布線區域的狀態；(a5)當所述核對中在所述第二區域中發現所述缺陷時，執行在所述布局和布線區域的第二區域中的缺陷的校正；(a6)在所述第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線；(a7)不管所述重新執行的布線的結果，在所述第二區域的第三區域中執行其它備用元件的布局，其中所述其它的功能塊不被布局在所述第三區域中，所述其它的備用元件是備用功能塊；以及(a8)從所述第三區域中去除所述其它備用元件的第二備用元件，其中所述第二備用元件與所述其它互連的關系妨礙了所述設計規則。
12.根據權利要求9的半導體器件的制造方法中，其中所述半導體器件的所述布局和布線方法還包括(a4)基于所述電路圖數據，所述功能塊數據和所述設計規則數據來核對所述布局和布線區域的狀態；(a5)當所述核對中在所述第二區域中發現所述缺陷時，執行在所述布局和布線區域的第二區域中的缺陷的校正；(a6)在所述第二區域中重新執行其它的功能塊的布局和重新執行其它的互連的布線；(a7)不管所述重新執行的布線的結果，在所述第二區域的第三區域中執行其它備用元件的布局，其中所述其它的功能塊不被布局在所述第三區域中，所述其它的備用元件是備用功能塊；以及(a8)從所述第三區域中去除所述其它備用元件的第二備用元件，其中所述第二備用元件與所述其它互連的關系妨礙了所述設計規則。
全文摘要
一種半導體器件的布局和布線方法，其包括步驟(a)到(c)。步驟(a)是基于電路圖數據、功能塊數據和設計規則數據，在半導體器件的布局和布線區域中執行功能塊的布局和執行互連的布線的過程。步驟(b)是不管布線的結果，在布局和布線區域的第一區域中執行備用元件的布局的過程，其中功能塊不被布局在第一區域中，備用元件是備用功能塊。步驟(c)是從第一區域中去除備用元件的第一備用元件的過程，其中第一備用元件與互連的關系妨礙了設計規則，設計規則在設計規則數據中描述。
文檔編號H01L27/00GK1649129SQ20051000702
公開日2005年8月3日 申請日期2005年1月31日 優先權日2004年1月30日
發明者小山內步 申請人:恩益禧電子股份有限公司