半導體器件及其制造方法

專利名稱：半導體器件及其制造方法
技術領域：
本發明涉及一種具有鐵電電容器的半導體器件及其制造方法，特別涉及一種成功降低漏電流的半導體器件及其制造方法。
背景技術：
隨著鐵電存儲器微型化的進展，電容器面積的減少和鐵電電路系統從2T2C系統向1T1C系統的轉變有加速之勢。2T2C系統在單個存儲器單元(cell)中具有兩個晶體管和兩個電容器，然而1T1C系統在單個存儲器單元中具有單個晶體管和單個電容器。
電容器面積的減少和電路向著1T1C的轉變，需要鐵電膜的高反向極化電荷，從而通常在實踐中使用PZT膜作為鐵電膜。在朝著電容器面積的減少和電路的1T1C轉變的這種趨勢中，還需要利用PZT膜來抑制鐵電電容器的極化反向電壓。這種情形促進了PZT膜變薄。
然而，如果在與先前相同的電平下施加電壓，則PZT膜的變薄造成了更大的電場，結果漏電流增大。漏電流主要地歸因于顆粒(grain)邊界中存在的空隙。
在形成具有PZT膜的鐵電電容器的一般方法中，底部電極膜的形成、鐵電膜的形成、鐵電膜的結晶、頂部鐵電膜的形成和退火以該次序來進行。在該方法中，鐵電膜的晶體顆粒在其結晶過程中形成，同時在顆粒邊界中產生空隙。頂部電極膜在頂部電極膜的形成工藝期間被嵌入于這些空隙中，這使得有效膜厚度變薄，造成漏電流的增大。
因此，空隙的減少能使得漏電流大為減小，即使具有很小的膜厚度，仍可獲得足夠低的漏電流用于實際的使用。
專利文獻1(日本專利申請待審號Hei 10-321809)公開了一種如下所述的形成鐵電電容器的方法。在該方法中，首先對作為鐵電膜的SrBr2Ta2O9(SBT)膜重復三次旋轉涂敷、烘干和結晶。然后進行第四次涂敷和烘干。然后在600℃下將這些膜退火5分鐘，由此使得SBT膜具有非結晶或微晶狀態。接著，在其上形成頂部電極膜，隨后在降壓氣氛下退火30分鐘。該方法在獲得具有光滑表面的SBT膜(鐵電膜)上是成功的。
專利文獻2(日本專利申請待審號Hei 8-78636)公開了一種如下所述的形成鐵電電容器的方法。在該方法中，首先，通過旋轉涂敷將(Ba，Sr)TiO3(BST)膜形成為鐵電膜，隨后在低于結晶溫度的低溫下退火被重復多次。接著，在其上形成頂部電極膜。然后在不低于結晶溫度的溫度下進行退火。
專利文獻3(日本專利申請待審號Hei 8-31951)公開了一種方法，在該方法中，PZT膜被結晶，在其上形成非晶態SrTiO3(STO)膜或BST膜，以及形成Pt頂部電極，還公開了一種方法，在該方法中，緊接在形成STO膜或BST膜之后，STO膜或BST膜在氧氣中被結晶。
專利文獻4(日本專利申請待審號2001-237384)公開了一種如下所述的旨在減小漏電流的方法。首先，具有佩羅夫斯基礦物(Perovskitic)結構的結晶鐵電膜被形成于底部電極上。接著，在鐵電膜上，鐵電膜的原始(precursor)溶液被形成和烘干。接著，該疊層(stack)在不高于鈣鈦礦結晶溫度的低溫下被退火。在其上形成頂部電極，并且該疊層在不低于鈣鈦礦結晶溫度的高溫下被退火。
專利文獻5(日本專利申請待審號2000-40799)公開了一種在鐵電膜和頂部電極之間形成含有Pb、Pt和O的層的方法，用于抑制在Pt膜被用作頂部電極時由于Pt的催化作用所造成的鐵電膜的氫降解。
在專利文獻1所述的方法中利用PZT膜，由于PZT膜的結晶溫度低于SBT膜的結晶溫度，會帶來這樣的問題，即在600℃下退火5分鐘造成大晶體顆粒的生長，這就無法獲得非結晶或微晶狀態，更糟糕的是產生空隙。因此，如果應用于PZT膜，那么專利文獻1中所述的方法在減小漏電流上并不成功。
另外，如果考慮PZT膜的結晶溫度，降低退火溫度，則可減少空隙，由此降低漏電流。然而，這帶來另一問題，即反向極化電荷的下降。
同時，在專利文獻2所述的方法中，緊接在形成頂部電極膜之前，即使退火溫度被設定為結晶溫度或更高，PZT膜的反向極化電荷在退火之后仍然降低。
同時，在專利文獻3中所述的方法在獲得滿意水平的反向極化電荷(charge)上并不成功。
在專利文獻4中所述的方法在降低漏電流上是成功的，但是遭受到反向極化電荷的降低和壓印特性的下降。
在專利文獻5中所述的方法可能在本質上抑制氫降解，但是可能引起頂部電極的剝離。也不可能獲得足夠水平的反向極化電荷。
因此，本發明的目的是提供一種半導體器件及其制造方法，它們能夠在保持反向極化電荷在較高水平下的同時減少漏電流。

發明內容
本發明人已經進行了廣泛研究，旨在解決上述問題，并且構思了如下所述的本發明的數個實施例。
作為解決上述問題的認真研究的結果，本發明人已經設計了如下所述的本發明的各種方案。
在按照本發明制造半導體器件的方法中，形成底部電極膜，隨后在底部電極膜上形成非晶態第一鐵電膜。接著，使第一鐵電膜結晶。接著，在第一鐵電膜上，形成非晶態第二鐵電膜。隨后在第二鐵電膜上，形成不含Pt的頂部電極膜。然后，使第二鐵電膜結晶。
按照上述制造方法，提供一種半導體器件，一般包括底部電極；形成于底部電極上的第一鐵電膜；形成于第一鐵電膜上的第二鐵電膜，以填充第一鐵電膜的表面上存在的任何空隙；以及形成于第二鐵電膜上的頂部電極。應當注意，第二鐵電膜基本沒有如第一鐵電膜的表面上存在的那種空隙。


圖1是示出了按照本發明實施例的方法而制造的鐵電存儲器(半導體器件)的存儲單元陣列的結構電路圖；圖2A至2G是依次示出了按照本發明實施例制造鐵電存儲器的方法的工藝步驟的示意剖面圖；圖3A至3E是依次示出了形成鐵電膜26的方法的工藝步驟的示意剖面圖；圖4A是示出了形成鐵電膜和頂部電極膜的示例方法的流程圖；圖4B是示出了形成鐵電膜和頂部電極膜的另一示例方法的流程圖；圖4C是示出了形成鐵電膜和頂部電極膜的又一示例方法的流程圖；圖5A是示出了反向極化電荷的圖；圖5B是示出了漏電流的圖；圖6是示出了第三實驗結果的圖；圖7是示出了第四實驗結果的圖；圖8是示出了第五實驗結果的圖；圖9也是示出了第五實驗結果的圖；圖10是示出了退火時間和反向極化電荷的平面內分布3σ之間關系的圖；圖11是示出了退火時間和薄層電阻之間關系的圖；圖12是示出了參考晶片的薄層電阻和反向極化電荷水平(level)的平面內分布3σ之間關系的圖；圖13是示出了第八實驗結果的圖；以及圖14是示出了電阻率和反向極化電荷水平的平面內分布3σ之間關系的圖。
具體實施例方式
下面的段落將參考附圖，具體地描述本發明的實施例。圖1是示出了按照本發明實施例的方法而制造的鐵電存儲器(半導體器件)的存儲單元陣列的結構電路圖。
該存儲單元陣列具有在一個方向上延伸的多條位線3；多條字線4和板線5，在與位線3延伸的方向正交的方向上延伸。按照本實施例的鐵電存儲器的多個存儲單元被排列為陣列圖案，以便與位線3、字線4和板線5所組成的柵格對準。每個存儲單元具有鐵電電容器1和MOS晶體管2。
MOS晶體管2的柵極連接于字線4。MOS晶體管2的一個源/漏極連接于位線3，另一源/漏極連接于鐵電電容器1的一個電極。鐵電電容器1的另一電極連接于板線5。每條字線4和板線5由多個MOS晶體管2共享，這些晶體管排列于與這些線的方向相同的方向上。類似地，每條位線3由多個MOS晶體管2共享，這些晶體管排列于與這些位線相同的方向上。字線4和板線5延伸的方向和位線3延伸的方向有時被分別稱為行方向和列方向。
在鐵電存儲器的這樣構造的存儲單元陣列中，根據提供給鐵電電容器1的鐵電膜極化狀態來存儲數據。
下面的段落將描述按照本發明實施例制造鐵電存儲器(半導體器件)的方法。這里注意，為方便起見，將每個存儲單元的剖面結構連同其制造方法一起來描述。圖2A至2G是依次示出了按照本發明實施例的制造鐵電存儲器的方法的工藝步驟的示意剖面圖。
在本實施例中，首先如圖2A所示，元件隔離絕緣膜12被形成于硅襯底11的表面上。接著，通過選擇性引入雜質，在預定區域(晶體管形成區域)中形成阱(未示出)。硅襯底11的導電類型可以是p型或n型。接著，具有LDD結構的CMOS晶體管13被形成于該有源區域中。隨后，通過CVD方法形成抗氧化膜14，以覆蓋CMOS晶體管13。例如，200nm厚度的SiON膜被形成為抗氧化膜14。接著，在抗氧化膜14上，例如通過CVD方法形成600nm的SiO2膜15。抗氧化膜14和SiO2膜15組成第一層間絕緣膜16。應當注意，SiO2膜15例如可利用TEOS(四乙基原硅酸鹽)作為反應氣體來形成。
接著，如圖2B所示，通過化學機械拋光(CMP)從其頂表面拋光SiO2膜15，以便將第一層間絕緣膜16的厚度調整為例如785nm(以元件隔離絕緣膜12作為基線，在分界面之上測量的厚度)。接著，通過在650℃下在N2氣氛中退火30分鐘，將第一層間絕緣膜16徹底脫氣。
隨后如圖2C所示，通過RF濺射方法，在用作底部電極粘著層的SiO2膜15上形成Al2O3膜18。Al2O3膜18的厚度例如被調整為20nm。
接著，如圖2D所示，在Al2O3膜18上，通過濺射形成Pt膜25(底部電極膜)，該Pt膜用作鐵電電容器的底部電極。Pt膜25的厚度例如被調整為155nm。
接著，如圖2E所示，通過RF濺射方法，在Pt膜25上形成鐵電膜26，該鐵電膜用作鐵電電容器的電容器絕緣膜。鐵電膜26的厚度例如被調整為120nm。這里，鐵電膜26例如被形成為雙層膜。下面將說明制造方法。圖3A至3E是依次示出了形成鐵電膜26的方法的工藝步驟的示意剖面圖。
首先，在底部電極膜25上，通過RF濺射方法，例如形成80nm厚度的非晶態PZT膜26a。接著，通過結晶退火，使PZT膜26a結晶。結果造成晶體顆粒邊界51形成于PZT膜26a中，如圖3B所示。接著，如圖3C所示，通過RF濺射方法，在PZT膜26a上形成例如40nm厚度的非晶態PZT膜26b。然后，如圖3D所示，頂部電極27被形成于PZT膜26b上，而不造成PZT膜26b的結晶。隨后，進行結晶退火，由此使PZT膜26b結晶。這造成晶體顆粒邊界52形成于PZT膜26b中，如圖3E所示。
跟隨鐵電膜26的形成之后，在鐵電膜26上形成頂部電極膜27，如圖2E所示。在頂部電極膜27的形成中，跟隨第一IrOx膜的形成之后的是快速熱退火，接著是形成第二IrO2膜。
在形成第二IrO2膜之后，在頂部電極膜27上形成抗蝕圖案，該抗蝕圖案具有鐵電電容器的頂部電極的圖案，然后以該抗蝕圖案作為掩膜，蝕刻頂部電極膜27。結果造成從頂部電極膜27形成頂部電極24，如圖2F所示。接著，去除該抗蝕圖案，該疊層在爐中被連續退火。這就是還原退火，用于從IrOx膜的形成所造成的損壞中恢復鐵電膜26。并且該退火有助于鐵電膜26的強化。在該退火工藝之后，重新形成另一抗蝕圖案(未示出)，該抗蝕圖案具有鐵電電容器的電容器絕緣膜的圖案，然后以該抗蝕圖案作為掩膜，蝕刻鐵電膜26。結果造成從鐵電膜26形成電容器絕緣膜23，如圖2F所示。然后去除該抗蝕圖案，并且重新形成又一抗蝕圖案(未示出)，該抗蝕圖案具有鐵電電容器的底部電極的圖案，以該抗蝕圖案作為掩膜，蝕刻Pt膜25和Al2O3膜18。結果造成從Pt膜25形成底部電極22，由此獲得鐵電電容器。
接著，如圖2G所示，為了保護易受氫還原影響的由PZT組成的電容器絕緣膜23，通過濺射方法，在整個表面上，將Al2O3膜形成為保護膜19。該保護膜的厚度例如被調整為50nm。隨后，通過CVD方法，將SiO2膜20形成為第二層間絕緣膜。SiO2膜20的厚度例如被調整為1500nm。然后通過CMP將SiO2膜20平坦化。
接著，通過以具有預定圖案的抗蝕圖案(未示出)作為掩膜，進行干蝕刻，在SiO2膜20、保護膜19、SiO2膜15和抗氧化膜14中，形成接觸孔21，這些接觸孔到達CMOS晶體管13的源/漏極擴散層上的硅化物層。
接著，去除該抗蝕圖案，在接觸孔21中形成Ti膜和TiN膜作為粘著層，并且在其中填充W膜。這些導電膜經受CMP工藝，由此僅在接觸孔21中留下由粘著層和W膜組成的導電塞28。
接著，通過以具有另一預定圖案的抗蝕圖案(未示出)作為掩膜，進行干蝕刻，在SiO2膜20和保護膜19中形成到達頂部電極24的接觸孔30和到達底部電極22的接觸孔29。
隨后去除該抗蝕圖案，在SiO2膜20上例如形成A1布線31，該布線包含有連接組成CMOS晶體管13和頂部電極24的擴散層的部分。
盡管在圖中未示出，但是跟隨該工藝之后的是層間絕緣膜的形成、接觸塞的形成和第二層布線的形成。例如，最后形成由TEOS氧化膜和SiN膜組成的覆蓋膜，由此完成具有鐵電電容器的鐵電存儲器。
在本實施例中，伴隨著顆粒邊界51形成于PZT膜26a，在PZT膜26a的表層部分中，沿著顆粒邊界51形成空隙。然而，這些空隙被隨后形成的PZT膜26b填充。另一方面，即使形成了顆粒邊界52，PZT膜26b也會基本沒有形成于其中的空隙，因為其結晶跟隨頂部電極膜27的形成之后。這在減少漏電流上是成功的。
通過在形成頂部電極膜27之后使PZT膜26b結晶，還能夠抑制反向極化電荷的下降。利用由相同材料組成的PZT膜26a和26b形成鐵電膜26，還有利于獲得高的反向極化電荷。然而，應當注意，如上所述，將含Pt的材料用于頂部電極膜27，將更可能造成剝離或者將更難以獲得滿意的反向極化電荷。因此需要將不含Pt的材料用于頂部電極膜27。
在上述方法中，例如形成具有大約為2μm2那么小的平面面積的鐵電電容器，有時候可能造成反向極化電荷在晶片的中央部分中有所下降。這可能會不利地導致功能故障。在這種情況下，優選地提高組成頂部電極膜的材料(比如氧化銥)的電阻率，或者增加在形成頂部電極膜之后所進行的鐵電膜結晶退火的溫度和/或時間。
例如，該電阻率優選地被調整為具有其在350μΩ·cm到410μΩ·cm范圍中的平均值。假定晶片的平面內變化為±5％，該電阻率落入近似從331μΩ·cm到431μΩ·cm的范圍之內。例如，頂部電極膜的電阻率可通過增加氧氣的流速或者通過在頂部電極膜的形成中降低濺射功率來提高。然而，濺射功率的降低不僅影響電阻率，還影響頂部電極膜的生長率，從而增加氧氣流速比降低濺射功率更為優選。還有一種可能的情況，即如果為此所用的裝置、靶(target)等有所改變，盡管任何條件都未發生變化，所獲得的膜的電阻率仍然會變化。在這種情況下，也優選地調整氧氣流速和/或濺射功率。
至于結晶退火的條件，優選地，例如在725℃的退火溫度下將退火時間調整為120秒或更多，或者在750℃的退火溫度下將退火時間調整為20秒或更多。一般說來，如下詳述(參見第七實驗)，優選地，在能夠獲得熱能的條件(例如，溫度和退火時間的組合)下進行結晶退火，在利用該熱能對于如下所述制造出的參考晶片在Ar氣氛中以正面向下的方式進行快速熱退火之后，參考晶片的前表面的薄層電阻變為1218Ω/□或以下。這里所用的參考晶片是這樣制造的在50keV的加速電壓和1×1014原子/平方厘米的劑量下，從0°的扭轉(twsit)角和7°的傾斜角所表示的方向上，將B+離子注入到Si晶片中，然后在Si晶片的后表面上依次形成20nm厚度的Ti膜和180nm厚度的Pt膜，其中該Si晶片具有N型導電性、(100)的表面晶體取向和4±1Ω·cm的電阻率。
在這些條件下形成鐵電電容器，使得可以抑制反向極化電荷的晶片內變化，也使得能夠以更高的生產率獲得具有期望特性的半導體器件。
應當注意，組成鐵電膜的材料不限于PZT，例如還可以是摻雜有Ca、Sr、La、Nb、Ta、Ir和/或W的PZT。除了PZT基的膜之外，還允許形成SBT基的膜或Bi層疊結構的組合系統膜。還允許利用相互不同的材料來制成第一鐵電膜和第二鐵電膜。
鐵電存儲器的單元結構不限于1T1C系統，還可以是2T2C系統。
下面的段落將描述本發明人實際進行的實驗的結果。
在第一實驗中，通過熱氧化，在Si襯底的表面上形成100nm厚度的SiO2膜。接著，利用Al2O3靶，通過濺射方法，在SiO2膜上形成20nm厚度的Al2O3膜。濺射條件包括功率2kW；Ar流速20sccm；溫度室溫；以及膜生長時間34秒。接著，利用Pt靶，通過濺射方法，在Al2O3膜上形成155nm厚度的Pt膜。濺射條件包括功率1kW；Ar流速116sccm；溫度350℃；以及膜生長時間93秒。由此將Pt膜形成為底部電極膜。
接著，基于圖4A至4C所示的三種方法，形成鐵電膜和頂部電極膜。圖4A是示出了按照本發明實施例的示例方法的流程圖。圖4B是示出了按照第一比較實例的方法的流程圖，圖4C是示出了按照第二比較實例的方法的流程圖。這里第一比較實例對應于常規的方法。
在本發明的實例中，如圖4A所示，如上所述形成底部電極膜(步驟S1)，利用PZT靶，通過濺射方法，形成第一PZT膜(對應于PZT膜26a的膜)(步驟S2)。濺射條件包括功率1kW；Ar流速20sccm；溫度50℃；以及膜生長時間214秒。發現這樣獲得的第一PZT膜的厚度為130nm，Pb含量為1.13。這里，Pb含量涉及Pb、Zr和Ti的成分比率，表示為當假定Zr和Ti的總量為1時Pb的量(比率)。
接著，利用快速熱退火裝置，將第一PZT膜結晶(步驟S3)。這里，退火條件包括溫度585℃；Ar流速1.975slm；O2流速25sccm；以及加熱時間90秒。
接著，利用PZT靶，通過濺射方法，在第一PZT膜上形成第二PZT膜(對應于PZT膜26b的膜)(步驟S4)。這里，濺射條件包括功率1kW；Ar流速20sccm；溫度50℃；以及膜生長時間33秒。發現這樣獲得的第二PZT膜的厚度為20nm，Pb含量為1.24。
然后，利用Ir靶，通過濺射方法，在第二PZT膜上，形成IrO2膜作為頂部電極膜。這里，濺射條件包括功率2kW；Ar流速100sccm；O2流速56sccm；溫度20℃；以及膜生長時間9秒。發現這樣獲得的IrO2膜的厚度為47nm。
接著，利用快速熱退火裝置，將第二PZT膜結晶(步驟S6)。這里，退火條件包括溫度725℃；Ar流速2slm；O2流速20sccm；以及退火時間20秒。
在第一比較實例(常規的實例)中，如圖4B所示，如上所述形成底部電極膜(步驟S11)，利用PZT靶，通過濺射方法，在底部電極膜上形成PZT膜(步驟S12)。這里，濺射條件包括功率1kW；Ar流速20sccm；溫度50℃；以及膜生長時間247秒。發現這樣獲得的PZT膜的厚度為150nm，Pb含量為1.13。
接著，利用快速熱退火裝置，將PZT膜結晶(步驟S13)。這里，退火條件包括溫度585℃；Ar流速1.975slm；O2流速25sccm；以及退火時間90秒。
接著，利用Ir靶，通過濺射方法，在PZT膜上形成IrO2膜作為頂部電極膜(步驟S14)。這里，濺射條件包括功率2kW；Ar流速100sccm；O2流速56sccm；溫度20℃；以及膜生長時間9秒。發現這樣獲得的IrO2膜的厚度為47nm。
然后，利用快速熱退火裝置，通過退火，將PZT膜完全結晶(步驟S15)。這里，退火條件包括溫度725℃；Ar流速2slm；O2流速20sccm；以及加熱時間20秒。
在第二比較實例中，如圖4C所示，如上所述形成底部電極膜(步驟S21)，利用PZT靶，通過濺射方法，在底部電極膜上形成第一PZT膜(步驟S22)。這里，濺射條件包括功率1kW；Ar流速20sccm；溫度50℃；以及膜生長時間214秒。發現這樣獲得的第一PZT膜的厚度為130nm，Pb含量為1.13。
接著，利用快速熱退火裝置，將第一PZT膜結晶(步驟S23)。這里，退火條件包括溫度585℃；Ar流速1.975slm；O2流速25sccm；以及退火時間90秒。
接著，利用PZT靶，通過濺射方法，在第一PZT膜上形成第二PZT膜(對應于PZT膜26b的膜)(步驟S24)。這里，濺射條件包括功率1kW；Ar流速20sccm；溫度50℃；以及膜生長時間33秒。發現這樣獲得的第二PZT膜的厚度為20nm，Pb含量為1.24。
然后，將第二PZT膜結晶(步驟S25)。這里，退火條件包括溫度585℃；Ar流速1.975slm；O2流速25sccm；以及退火時間90秒。
接著，利用Ir靶，通過濺射方法，在第二PZT膜上形成IrO2膜作為頂部電極膜(步驟S26)。這里濺射條件包括功率2kW；Ar流速100sccm；O2流速56sccm；溫度20℃；以及膜生長時間9秒。發現這樣獲得的IrO2膜的厚度為47nm。
然后，利用快速熱退火裝置將第二PZT膜結晶(步驟S27)。這里，退火條件包括溫度725℃；Ar流速2slm；O2流速20sccm；以及退火時間20秒。
在這樣形成三類鐵電電容器之后，測量每個鐵電電容器的反向極化電荷和漏電流。在頂部電極膜和底部電極膜之間施加3V電壓的情況下，測量反向極化電荷，在頂部電極膜和底部電極膜之間施加5V電壓的情況下，測量漏電流。結果如表1所示。


如表1所示，與對應于常規實例的第一比較實例相比，本發明的實施例在將漏電流降低兩個左右數量級、同時保持高的反向極化電荷上是成功的。另一方面，與第一比較實例相比，第二比較實例在減少漏電流上是成功的，但是在反向極化電荷上不利地降低了3μC/cm2。
(第二實驗)在第二實驗中，在第一PZT膜和第二PZT膜的各種厚度下，依照圖4A所示的方法，制造出各種鐵電電容器。第一和第二PZT膜的每個膜的厚度通過改變膜生長時間來調整，總的膜厚度固定為120nm。與第一實驗中所述相似地測量反向極化電荷和漏電流。結果如圖5A和圖5B所示。
如圖5A和圖5B所示，具有60nm厚度的第一PZT膜和60nm厚度的第二PZT膜的樣本A在漏電流方面成功地使其降低了，但是在反向極化電荷方面極低。具有120nm厚度的第一PZT膜但是沒有第二PZT膜的樣本F在反向極化電荷上是高的，但是在漏電流上也高。與此相對照，具有80nm厚度的第一PZT膜和40nm厚度的第二PZT膜的樣本B、具有90nm厚度的第一PZT膜和30nm厚度的第二PZT膜的樣本C、具有100nm厚度的第一PZT膜和20nm厚度的第二PZT膜的樣本D、具有110nm厚度的第一PZT膜和10nm厚度的第二PZT膜的樣本E在獲得高反向極化電荷上是成功的，在漏電流方面也較低。
從這些結果中可推想，具有比第二PZT膜的厚度更小的厚度的第一PZT膜(第一鐵電膜)造成反向極化電荷的銳減，反過來，具有第一PZT膜的厚度的50％或更少的厚度的第二PZT膜在獲得高反向極化電荷上是成功的。因此優選地，第二鐵電膜的厚度被調整為第一鐵電膜的厚度的50％或更少。還假想，第二PZT膜(第二鐵電膜)的更大厚度造成更低的漏電流。
(第三實驗)在第三實驗中，依照圖4A所示的方法，制造出鐵電電容器。在步驟S5中，將具有337μΩ·cm的平面內平均電阻率的IrO2膜形成為頂部電極膜。在步驟S6中，在725℃下進行退火20秒。鐵電電容器的平面幾何形狀是1.15μm×1.8μm的矩形。測量反向極化電荷的平面內分布。結果如圖6所示。圖6的底部邊緣落在取向平邊(orientation flat)上。這同樣適用于隨后所述的平面內分布圖。
如圖6所述，發現反向極化電荷較低的區域集中在晶片的中央部分。發現反向極化電荷的最大值(544.9fC/單元)和最小值(239.3fC/單元)之差近似為306fC/單元。分布3σ與182fC/單元一般大。
(第四實驗)同樣在第四實驗中，依照圖4A所示的方法，制造出鐵電電容器。在步驟S5中，在輸出功率為2kW、Ar流速為100sccm、O2流速為60sccm、膜生長溫度為20℃、膜生長時間為9秒的條件下，利用DC濺射裝置，通過濺射，形成具有409μΩ·cm的平面內平均電阻率的IrO2膜作為頂部電極膜。在步驟S6中，在725℃下進行退火20秒。鐵電電容器的平面幾何形狀是1.15μm×1.8μm的矩形。測量反向極化電荷的平面內分布。結果如圖7所示。
如圖7所示，發現與圖6所示結果相比，反向極化電荷在晶片的中央部分有所提升，在外圍部分有所減少。這成功地提高了反向極化電荷的平面內均勻性。更具體地，反向極化電荷的最大值(522.9fC/單元)和最小值(439.5fC/單元)之差被減少到與近似83fC/單元一樣小，分布3σ也下降到與81fC/單元一樣小。
(第五實驗)
同樣在第五實驗中，在改變步驟S6中的退火條件同時，也依照圖4A所示的方法，制造出兩類鐵電電容器。對于一個電容器，將退火條件設定為溫度725℃和退火時間120秒，對于另一電容器，將退火條件設定為溫度750℃和退火時間20秒。在步驟S5中，將具有337μΩ·cm的平面內平均電阻率的IrO2膜形成為頂部電極膜。鐵電電容器的平面幾何形狀是1.15μm×1.8μm的矩形。測量反向極化電荷的平面內分布3σ。分別依序在圖8和圖9中示出結果。
如圖8所示，與圖6所示結果相比，溫度為725℃、退火時間為120秒的退火條件造成反向極化電荷在晶片中央部分中增加，在外圍部分中下降。這造成反向極化電荷的平面內分布均勻性的改善。更具體地，最大值(520fC/單元)和最小值(435fC/單元)之差被減少到與85fC/單元一樣低，分布3σ也被降低到與75fC/單元一樣低。
類似地，如圖9所示，與圖6所示結果相比，溫度為750℃、退火時間為20秒的退火條件還造成反向極化電荷在晶片中央部分中增加，在外圍部分中下降。這造成反向極化電荷的平面內分布均勻性的改善。更具體地，最大值(515fC/單元)和最小值(407fC/單元)之差被減少到與108fC/單元一樣低，分布3σ也被降低到與81fC/單元一樣低。
(第六實驗)在第六實驗中，在改變步驟S6中的退火條件同時，依照圖4A所示的方法，制造出六類鐵電電容器。退火溫度被設定為725℃或750℃，退火時間被設定為20秒、60秒或120秒。在步驟S5中，將具有337μΩ·cm的平面內平均電阻率的IrO2膜形成為頂部電極膜。鐵電電容器的平面幾何形狀是1.15μm×1.8μm的矩形。測量反向極化電荷的平面內分布3σ。結果如圖10所示。
如圖10所示，725℃的退火溫度造成分布3σ隨著退火時間變化很大，可推想該退火不得不繼續120秒或更多，以便將分布3σ抑制為期望值100fC/單元或以下。另一方面，750℃的退火溫度成功地將分布3σ抑制為100fC/單元或以下，而與退火時間為20秒或更多均無關。
因此，在步驟S6的退火中可以說，如果退火時間在退火溫度被設定為725℃時被設定為120秒或更多，以及如果退火時間在退火溫度被設定為750℃時被設定為20秒或更多，則能夠將充足的熱能提供給鐵電電容器，反向極化電荷的平面內分布均勻性能夠被進一步改善。
(第七實驗)在第七實驗中，為了歸納第六實驗中所獲得的溫度和退火時間的范圍，進行了實驗和討論。
首先，獲得Si晶片，該Si晶片具有N型的導電類型、(100)的表面晶體取向和4±1Ω·cm的電阻率。接著，在50keV的加速電壓和1×1014原子/平方厘米的劑量下，從0°的扭轉角和7°的傾斜角所表示的方向上，將B+離子注入到Si晶片中。接著，在Si晶片的后表面上，依次形成20nm厚度的Ti膜和180nm厚度的Pt膜。由此制造出參考晶片。然后，在Ar氣氛中，以正面向下的方式，或者將其上形成有Pt膜的正后面(front back)保持向上，對參考晶片進行快速熱退火。與第六實驗中所述相似，在725℃或750℃的退火溫度和20秒、60秒或120秒的退火時間的條件下，進行快速熱退火。測量每個樣本的薄層電阻。每個樣本的最大薄層電阻如圖11所示。
如圖11所示，退火的較低能量造成更高的薄層電阻。換而言之，退火溫度和退火時間變得越低和越短，提供給晶片的能量變得越小，薄層電阻變得越高。
圖12示出了參考晶片的薄層電阻和反向極化電荷的平面內分布3σ之間的關系。應當注意，通過在Ar中退火之后進行測量，獲得參考晶片的薄層電阻，通過在Ar氣體和O2氣體的混合氣體中退火之后進行測量，獲得反向極化電荷的平面內分布3σ。因此，這些氣氛相互不同。然而，這樣的差異并不影響熱能。
如圖12所示，反向極化電荷的平面內分布3σ在1218Ω/□或以下的薄層電阻變為最小和恒定。因此可以說通過在形成頂部電極膜的退火之后，向鐵電電容器提供能夠將參考晶片的表面的薄層電阻調節為1218Ω/□或以下的熱能，能夠成功獲得100fC/單元或以下的反向極化電荷的平面內分布3σ。
(第八實驗)在第八實驗中，也依照圖4A所示的方法，制造出鐵電電容器。在步驟S5中，與第四實驗中所述相似，將具有409μΩ·cm的平面內平均電阻率的IrO2膜形成為頂部電極膜。在步驟S6中，與第五實驗所述相似，在725℃下進行退火120秒。鐵電電容器的平面幾何形狀是1.15μm×1.8μm的矩形。測量反向極化電荷的平面內分布。結果如圖13所示。
如圖13所示，發現在晶片中央部分中僅具有小的反向極化電荷的區域幾乎消失，還發現反向極化電荷的平面內均勻性大大地增加。更具體地，反向極化電荷的最大值(580.5fC/單元)和最小值(535.8fC/單元)之差在最大限度上被減少為與近似45fC/單元一樣小，還發現分布3σ減少到與33fC/單元一樣小。從上面可以很清楚，不僅與圖6所示結果相比，而且與圖7和圖8所示結果相比，第八實驗在進一步改善分布均勻性上是成功的。還發現反向極化電荷的絕對值本質上也有所增加。
(第九實驗)在第九實驗中，在改變頂部電極膜(IrO2膜)的平面內平均電阻率同時，也依照圖4A所示方法，制造出鐵電電容器。在步驟S6中，與第五實驗中所述相似，在725℃下進行退火120秒。鐵電電容器的平面幾何形狀是1.15μm×1.8μm的矩形。確定頂部電極膜的平面內平均電阻率和反向極化電荷的平面內分布3σ之間的關系。結果如圖14所示。
如圖14所示，發現平均電阻率落入從350到410μΩ·cm的范圍中，發現反向極化電荷的分布3σ被抑制為與80fC/單元或以下一樣小，證明了良好的分布。在該實驗中發現電阻率的晶片內變化為±5％。考慮到晶片內變化，優選地，對于晶片平面中的每個點，將頂部電極膜的電阻率調整為落入從331到431μΩ·cm的范圍中。
本發明使得能夠減少漏電流而不造成反向極化電荷的下降。
權利要求
1.一種制造半導體器件的方法，包括形成底部電極膜；在所述底部電極膜上形成非晶態第一鐵電膜；使所述第一鐵電膜結晶；在所述第一鐵電膜上形成非晶態第二鐵電膜；在所述第二鐵電膜上形成不含Pt的頂部電極膜；以及使所述第二鐵電膜結晶。
2.如權利要求1所述的制造半導體器件的方法，其中所述第一鐵電膜和所述第二鐵電膜是利用相同材料形成的。
3.如權利要求1所述的制造半導體器件的方法，其中由Pb(Zrx，Ti1-x)O3膜(0≤x≤1)組成的膜，或者由Pb(Zrx，Ti1-x)O3膜組成的、并且摻雜有選自于Ca、Sr、La、Nb、Ta、Ir、W構成的集合中至少任一元素的膜，被形成為所述第一和第二鐵電膜。
4.如權利要求1所述的制造半導體器件的方法，其中所述第二鐵電膜的厚度被設定為所述第一鐵電膜的厚度的50％或更少。
5.如權利要求1所述的制造半導體器件的方法，其中所述第一和第二鐵電膜通過濺射方法來形成。
6.如權利要求1所述的制造半導體器件的方法，其中氧化銥膜被形成為所述頂部電極膜。
7.如權利要求1所述的制造半導體器件的方法，其中在結晶之后具有鈣鈦礦結構的膜被形成為所述第一和第二鐵電膜。
8.如權利要求1所述的制造半導體器件的方法，其中具有350μΩ·cm到410μΩ·cm的平均電阻率的膜被形成為所述頂部電極膜。
9.如權利要求8所述的制造半導體器件的方法，其中在每個點具有331μΩ·cm到431μΩ·cm的電阻率值的膜被形成為所述頂部電極膜。
10.如權利要求1所述的制造半導體器件的方法，其中使所述第二鐵電膜結晶的所述步驟具有如下步驟在725℃下將所述第二鐵電膜退火120秒或更長時間。
11.如權利要求1所述的制造半導體器件的方法，其中使所述第二鐵電膜結晶的所述步驟具有如下步驟在750℃下將所述第二鐵電膜退火20秒或更長時間。
12.如權利要求1所述的制造半導體器件的方法，其中使所述第二鐵電膜結晶的所述步驟具有如下步驟在Ar氣氛中以正面向下的方式進行快速熱退火之后，在實現能夠將參考晶片表面的薄層電阻調整為1218Ω/□或以下的熱能的條件下，將所述第二鐵電膜退火，所述參考晶片是這樣獲得的在50keV的加速電壓和1×1014原子/平方厘米的劑量下，從0°的扭轉角和7°的傾斜角所表示的方向上，將B+離子注入到Si晶片中，然后在該Si晶片的后表面上依次形成20nm厚度的Ti膜和180nm厚度的Pt膜，所述Si晶片具有N型導電性、(100)的表面晶體取向和4±1Ω·cm的電阻率。
13.一種半導體器件，包括底部電極；第一鐵電膜，形成于所述底部電極上；第二鐵電膜，形成于所述第一鐵電膜上，以填充所述第一鐵電膜的表面上存在的任何空隙，所述第二鐵電膜基本沒有如所述第一鐵電膜的表面上存在的那種空隙；以及頂部電極，形成于所述第二鐵電膜上。
14.如權利要求13所述的半導體器件，其中所述第一和第二鐵電膜是由Pb(Zrx，Ti1-x)O3膜(0≤x≤1)組成的膜，或者是由Pb(Zrx，Ti1-x)O3膜組成并且摻雜有選自于Ca、Sr、La、Nb、Ta、Ir、W構成的集合中至少任一元素的膜。
15.如權利要求13所述的半導體器件，其中所述第二鐵電膜的厚度是所述第一鐵電膜的厚度的50％或更少。
16.如權利要求13所述的半導體器件，其中所述頂部電極不含Pt。
17.如權利要求13所述的半導體器件，其中所述頂部電極含有氧化銥。
18.如權利要求13所述的半導體器件，其中所述頂部電極膜具有350μΩ·cm到410μΩ·cm的平均電阻率。
19.如權利要求13所述的半導體器件，其中所述頂部電極膜在每個點具有331μΩ·cm到431μΩ·cm的電阻率值。
20.如權利要求13所述的半導體器件，其中所述第一和第二鐵電膜在結晶之后具有鈣鈦礦結構。
全文摘要
本發明提供半導體器件及其制造方法。在形成底部電極之后，在其上形成第一鐵電膜。然后，使第一鐵電膜結晶。隨后，在第一鐵電膜上形成第二鐵電膜。接著，在第二鐵電膜上形成頂部電極膜，并且使第二鐵電膜結晶，使得能夠在保持反向極化電荷在較高水平下的同時減少漏電流。
文檔編號H01L21/314GK1649159SQ20051000684
公開日2005年8月3日 申請日期2005年1月28日 優先權日2004年1月28日
發明者中村亙, 高井一章 申請人:富士通株式會社