專利名稱：半導體晶片及其制造方法
技術領域：
本發明涉及半導體晶片及其制造方法，其中在半導體晶片上形成集成電路，并且沿劃片線將半導體晶片切割為單個芯片。本發明還涉及形成在半導體晶片上的具有薄膜元件的半導體器件及其制造方法。本發明還涉及半導體襯底，其具有形成在劃片線中用于測試IC的監測元件。
背景技術：
通常，使用半導體晶片如硅晶片來制造例如IC芯片和LSI芯片的半導體器件。根據關于薄膜成長、光刻和蝕刻的工藝，在同一半導體晶片上形成多個集成電路(IC)，該半導體晶片經過使用劃片機等沿劃片線的切割而被分成單個IC芯片(或半導體芯片)，其中半導體芯片均經受與引線框的鍵合然后受到樹脂模塑處理。
近來，制造和發展了多種電子器件以實現高度復雜的功能，其中它們的尺寸減小，實現了較小的厚度，由此可以制造出具有多功能的復合半導體器件，其可以實現投入實際應用的磁傳感器、溫度傳感器和壓力傳感器的功能。例如，復合半導體器件配備有磁傳感器，在日本專利申請公開No.H05-121793中公開了一個實例，其中IC芯片配備有具磁阻效應元件(稱為GMR元件)。
圖5是其上形成有多個半導體器件(即具有磁傳感器的半導體芯片)的硅晶片(或半導體晶片)的平面圖；圖6是一半導體器件(即具有磁傳感器的半導體芯片)和其外圍的放大平面圖；圖7是沿圖6的A-A線得到的剖面圖。
在圖5中，附圖標記1表示硅晶片，在該硅晶片中劃片線3以網格形式形成在硅襯底(或半導體襯底)上從而以矩陣形式形成多個IC區域，其中IC區域包括IC元件4。
每個IC元件4具有疊層結構，其中包括電路的連線層和絕緣層交替疊置在一起。具體地，如圖6所示，具有正方形形狀的IC元件4包括IC 5，其實現各種電路功能、如模擬數字轉換器(ADC)、存儲器(M)和模擬電路(AnC)，其中GMR元件6至9分別排布在IC 5的指定邊的外部，靠近指定邊(例如，圖6中的四條邊)，并且與IC 5電連接。即，通過GMR元件6至9實現磁傳感器。
形成密封環(seal rings)11以包圍IC元件4。在相鄰IC區域之間的邊界中密封環11的外部形成劃片線3，其是具有指定寬度的帶狀區域。在劃片線3的中心形成用于分離單個半導體芯片的槽13。
圖7表示了關于IC元件4、密封環11和劃片線3的剖面結構，其中在p型硅襯底(稱作p-Si襯底)21上形成實現模擬數字轉換器(ADC)、存儲器(M)和模擬電路(AnC)功能的集成電路(IC)和由氧化硅構成的絕緣層22；形成絕緣層23以覆蓋IC和絕緣層22使得其一端延伸到密封環11；具有指定連線圖案的連線層24a、絕緣層25a、具有指定連線圖案的連線層24b和絕緣層25b依次形成并一起疊置在絕緣層23上。三個絕緣層23、25a和25b設置在垂直的不同位置上，其中絕緣層25a和25b均為傾斜的并且在密封環11中延伸使得絕緣層25a覆蓋絕緣層23，并且絕緣層25b覆蓋絕緣層25a。
GMR元件6至9和連線層24c形成在絕緣層25b的平坦表面上，并且在與連線層24c同一層次上形成的金屬層26形成在于密封環(seal rings)11中延伸的絕緣層25b的傾斜表面上，使得其低端與p型硅襯底21接觸。此外，形成由氮化硅構成的鈍化膜(或保護絕緣層)28以覆蓋GMR元件6至9、連線層24c和金屬層26。通過填充到通孔中的金屬，連線層24a至24c彼此電連接。
鈍化膜28經受構圖處理使得其低端局限在密封環11的范圍內，從而使沒有被鈍化膜28覆蓋的p型硅襯底21的暴露部分用于劃片線3。
圖8是硅晶片第二實例的剖面圖，其中構建IC元件31，使得形成平面絕緣層32以覆蓋GMR元件6至9和連線層24c以及金屬層26的上端，并且形成鈍化膜33以覆蓋平面絕緣層32和金屬層26。
圖9是硅晶片第三實例的剖面圖，其中構圖密封環41以實現一疊層結構，該結構包括絕緣層23、形成在與連線層24a相同層次上的金屬層42a、絕緣層25a、形成在與連線層24b相同層次上的金屬層42b、絕緣層25b、以及在形成與連線層24c相同層次上的金屬層42c。金屬層42a、42b和42c通過填充到通孔中的金屬彼此電連接。此外，形成平面絕緣層32以覆蓋GMR元件6至9和連線層24c以及金屬層42c的一端；形成鈍化膜33以覆蓋平面絕緣層32和金屬層42c的上部以及絕緣層23、25a和25b的端部，由此使鈍化膜33的低端被限制在密封環41的范圍內。
如上所述，構成具有磁傳感器的半導體芯片使得磁阻元件合并到IC中；因此，能夠應對在尺寸上減小、實現較小厚度的電子器件的新近趨勢。
對應于具有薄膜元件的半導體芯片的芯片區域具有多層結構，其中包括電路的連線層和絕緣層關于IC元件4和31分別層疊在一起。通常使用薄膜形成如磁傳感器的薄膜元件以避免其特性劣化，其中在多層結構上形成鈍化層以實現平面性。
在劃分芯片區域的劃片線3中，暴露p型硅襯底21的表面以造成相對大的高度差；因此，在用來于IC元件4和31上形成薄膜元件的抗蝕劑形成區域中，會出現抗蝕劑涂覆的不均勻性(即條紋)。這會引起薄膜元件形狀和尺寸的不需要的偏離。此外，由薄膜元件產生的污染物質可能會對IC區域“暴露”的硅相關部分造成不利影響。
正如在上述公開物中所公開的，已發展了如IC器件和LSI器件的半導體器件，使得例如磁阻元件的薄膜元件經由絕緣層形成在IC上，其中最上面的連線層經由其中形成的開口與薄膜元件連接。
圖15是帶有薄膜元件的半導體器件一個實例的剖面圖。即，制造圖15的半導體器件101使得由氧化硅或氮化硅構成的絕緣層102形成在于硅襯底(未示出)上形成的IC的上部；具有指定圖案的連線層103形成在絕緣層102上并且經由形成在絕緣層102中的通孔(未示出)與IC電連接。
由氧化硅構成的絕緣層104形成在連線層103上；開口105形成在絕緣層104中以暴露連線層103的表面。此外，經由連線層106、與絕緣層104的開口105結合形成薄膜元件107。而且，形成由氮化硅構成的絕緣膜108以包圍薄膜元件107的外圍端部。
接下來，將描述用于形成開口105的方法。如圖16A所示，進行真空蒸鍍或濺射以在絕緣層102上形成具有指定圖案的連線層103；然后，進行CVD(即化學汽相淀積)工藝以形成絕緣層104，其完全覆蓋絕緣層102和連線層103。執行旋涂工藝以將光致抗蝕劑109涂覆到絕緣層104上。光致抗蝕劑109經由掩模(未示出)曝光于紫外線輻射然后經受顯影處理；由此，可在光致抗蝕劑109上形成其圖案與掩模的圖案相匹配的開口109a。
然后，通過使用光致抗蝕劑109作為掩模在絕緣層104上執行等離子蝕刻或反應離子蝕刻，從而如圖16B所示暴露連線層103的上表面，其中在絕緣層104中形成其圖案與開口109a的圖案相匹配的開口。
如圖16C所示，去除光致抗蝕劑109，執行真空蒸鍍或濺射以使用連線材料11和薄膜元件材料12順序形成薄膜，其與連線層103和絕緣層104相結合。
此后，在連線材料11和薄膜元件材料12上進行構圖，由此形成圖15所示的連線106和薄膜元件107。絕緣膜進一步形成在絕緣層104和薄膜元件107上并經受構圖處理，從而形成與薄膜元件107的外圍端部相連的絕緣膜108。
為了實現形成在半導體器件中IC上的薄膜元件的預期特性，優選減小薄膜元件的尺寸并減小用于其的連線層的厚度；優選薄膜元件的連線層具有平坦的表面。形成這種“薄”連線層以跨過在IC上截面為矩形的開口。這造成了以下問題，即，連線層在開口的邊緣附近變得非常薄，因此與形成在半導體器件中的正常連線層相比，易于斷裂。
可通過在薄膜元件形成前降低高度差來解決上述問題，其中絕緣層覆蓋有平面絕緣層。然而，在開口的邊緣附近，很難消除IC和薄膜元件之間的高度差。也就是說，在半導體器件101中，開口105在其兩側具有陡峭的壁；因此，在開口105的附近，連線層106易于斷裂。這降低了半導體器件制造中的可靠性。
通過大致以半球形或錐形來形成開口的壁的上部，可以解決上述缺陷。這會降低連線層斷裂的可能性；但是，由于開口的壁的下部的尖銳度，仍然存在連線層在開口的附近易于斷裂并且在開口的內部厚度減小的可能性，這引起了半導體器件制造中可靠性的降低。
多個IC同時形成在單個半導體襯底(或單個半導體晶片)的表面上，在制造的最后步驟中使用劃片機沿劃片線切割半導體襯底，由此分離用于半導體器件的單個芯片。
在半導體襯底的表面上分布著在IC形成工藝中出現的例如薄膜缺陷和晶體缺陷的各種缺陷，由此引起了IC中的缺陷；因此，優選在切割成芯片之前，通過檢查排除這種在半導體襯底上的缺陷芯片。由于這個原因，在芯片區域的外部形成監測元件，以監測半導體元件的特性以及和加工中半導體元件的形成工藝相關的各種值，其中在半導體襯底分割成芯片之前，使用監測元件執行特性檢查。這可以在其安裝于單個半導體器件之前，確定IC芯片的質量和缺陷。通常，在劃片線中形成監測元件，由此，在完成特性檢查之后，監測元件在半導體襯底被劃分成芯片時，被劃片機所毀壞。
劃片線是線性區域，其形成在IC區域之間并且每個劃片線具有指定的寬度，以允許用于分離芯片的槽的形成。已開發了通過利用劃片線來形成用于測試的監測元件的各種方法。例如，日本專利申請公開No.S57-113241公開了在劃片線上或劃片線的外圍形成用于監測基本電路特性或制造參數的監測元件。
日本專利申請公開No.S59-14663公開了為改善晶體缺陷所致的壓力缺陷的監測精度，監測元件的面積增大并且沿劃片線形成。
圖26表示了用于將監測元件排布在劃片線內部的布局的平面圖，其中在鄰接在一起的四個IC區域201之間形成兩條劃片線202，并且在劃片線202中形成具有用于特性測量的連接墊(connection pad)的多個監測元件203。附圖標記204表示鈍化開口，其中去除了鈍化層以助于劃片。
如上所述，使用劃片線202形成監測元件203，劃片線是半導體襯底上的空白區域，其中在完成IC的形成之后，沿劃片線202切割半導體襯底，由此分離IC芯片。
日本專利申請公開No.H07-37839公開了一種具有通過密封環圍繞IC外圍的保護結構的半導體器件，以防止當半導體襯底被切割為芯片時，引起特性缺陷的水分或雜質滲入切割表面。
圖27是用于保護形成在IC區域201中的IC的密封環結構的剖面圖。多個IC區域201形成在硅襯底201的表面上并且每個由集成電路和多層連線構成，其中密封環結構形成在IC區域的外圍以防止水分和雜質滲入其中。
在密封環結構中，依次形成第一層間絕緣膜214、第一連線層216、第二層間絕緣膜218、第二連線層220以及鈍化膜222，以覆蓋場氧化膜的端部并圍繞形成在硅襯底211的表面上的IC區域201。常常使用通過硅石溶液(silica solution)的旋涂形成的CVD氧化膜和SOG(玻璃上旋轉)膜來作為層間絕緣膜214和218。此外，通過等離子CVD制成的氮化硅膜常常用作鈍化膜222。
圖28是形成于相鄰IC區域201之間的邊界處的劃片線202中的監測元件203的放大平面圖，其中形成密封環205以圍繞IC區域201，而在形成于劃片線202中監測元件區域231中的監測元件203的外圍，不形成密封環。
圖29是沿圖28的E-E’線得到的剖面圖。劃片線202的最上層表面覆蓋有“固態”鈍化膜222，其在鈍化開口204中被部分地去除，在鈍化開口204中，部分地暴露例如CVD氧化膜或SOG膜的層間絕緣膜15-2。CVD氧化膜和SOG膜具有較低的阻擋水分的能力，因為它們傳輸穿過的水分，因此它們不足以保護監測元件203。
如上所述，用于阻擋水分滲入的各種方法通常適用于IC芯片中IC的外圍；然而，沒有適用于監測元件的阻擋水分滲入的方法。由此這個原因，在具有監測元件的IC芯片中，滲入劃片線鈍化開口中的水分在層間絕緣層中造成固定電荷，使監測元件的特性不穩定。這使監測元件實現精確監測IC芯片內部條件的目的變得困難。
發明內容
本發明的一個目的是提供一種半導體晶片及其制造方法，其通過減小IC區域和形成在半導體襯底上的劃片線之間的高度差來降低IC區域中抗蝕劑涂覆的不均勻性，其中能夠改善在IC中薄膜元件形成的尺寸精確度，由此改善薄膜元件的特性。
本發明的另一目的是提供一種半導體器件及其制造方法，其中能夠防止在薄膜元件和IC之間建立電連接的連線層中出現斷裂，由此改善半導體器件制造的可靠性。
本發明的又一目的是提供一種半導體襯底，其中形成在劃片線中的監測元件被密封環所圍繞從而阻擋水分和雜質滲入IC，由此穩定監測元件的特性。
在本發明的第一方面中，通過劃片區域劃分的多個IC區域形成在半導體晶片上以實現具有多層結構的IC，并且在IC的外圍區域中形成多個密封環，其中對于每個IC區域，最上層連線層與形成在密封環中的金屬層一起形成；形成平面絕緣層以覆蓋金屬層、IC和劃片區域；并且在平面絕緣層上形成鈍化膜。這相對于IC、密封環和劃片區域的全體建立了某種程度的平面性；因此，可消除IC和劃片區域之間的高度差。由此，可降低相對于IC的抗蝕劑涂覆的不均勻性；因此，可以改善形成在IC上的薄膜元件尺寸和特性的精度。
以上，執行蝕刻以選擇性地去除平面絕緣層的指定區域，從而暴露與金屬層的凹陷形狀基本匹配的空腔，并且形成鈍化膜以覆蓋金屬層和平面絕緣層。這使得密封環部分地中斷可作為水分滲透路徑的平面絕緣層，由此可防止水分滲入IC。
此外，執行蝕刻以選擇性地去除平面絕緣層的指定區域，從而暴露金屬層的平面部分，并且形成鈍化膜以覆蓋金屬層和平面絕緣層。由此，可顯著降低IC、密封環和劃片區域之間的高度差。
此外，執行蝕刻以基本去除平面絕緣層，從而實現由金屬層和平面絕緣層的剩余部分構成的平坦表面，并在該平坦表面上形成鈍化膜。這在IC、密封環和劃片區域上建立了完全的平面性；因此，可消除IC和劃片區域之間的高度差。由于基本上完全去除了平面絕緣層，可防止水分滲入IC。
在平面絕緣層或鈍化膜上直接形成例如磁阻元件的至少一個薄膜元件。這改善了IC和薄膜元件之間的集成度。
可進一步形成第二保護絕緣層以覆蓋薄膜元件，由此保護薄膜元件受外部環境影響。此外，可在平面絕緣層的表面上進行化學機械拋光(CMP)，由此在納米的量級上改善平面絕緣層的光學平面度。
在本發明的第二方面中，設計半導體器件，使得在形成于半導體襯底上的IC區域的連線層上經由絕緣層形成薄膜元件，其中形成開口以暴露部分連線層，并且在開口中形成第二連線層以建立連線層和薄膜元件之間的電連接，其中以階梯狀的方式形成開口使得該開口的壁從其底部到上端逐漸擴展。這防止了第二連線層輕易地斷裂；因此，可避免例如斷開故障的初始特性故障的發生，并可改善半導體器件的可靠性。
以上，優選通過層疊多個絕緣層來實現所述絕緣層。此處，與下部絕緣層的開口相比，上部絕緣層的開口在尺寸上擴大。這防止了第二連線層斷裂，即使擋第二連線層的厚度減小時。
此外，可改變半導體器件使得與下部絕緣層的開口相比，上部絕緣層的開口在尺寸上減小，并且上部絕緣層向內延伸到下部絕緣層的開口中。
此外，可改變半導體器件使得通過層疊三個絕緣層來實現所述絕緣層，其中與最下層絕緣層的開口相比，中間絕緣層的開口在尺寸上減小，并且中間絕緣層向內擴展到最下層絕緣層的開口中，其中與中間絕緣層的開口相比，最上層絕緣層的開口在尺寸上擴大。
在制造中，在絕緣層上形成具有開口的抗蝕劑膜，所述開口的壁是傾斜的并且從其底部到上端逐漸擴大，然后使用抗蝕劑膜作為掩模，選擇性地去除絕緣層，由此在絕緣層中形成開口，所述開口是傾斜的并且從其底部到其上端逐漸擴大。此處，抗蝕劑膜開口的壁關于位于抗蝕劑膜厚度方向的軸以20°至80°的指定角度傾斜。此外，包括氟利昂氣體和氧氣的混合氣體用于選擇性地去除絕緣層并用于蝕刻具有預定形狀的開口。
在本發明的第三方面中，沿劃片線劃分半導體襯底以形成多個被密封環圍繞的IC區域，其中在劃片線中形成鈍化開口，在劃片線中被二級密封環圍繞的監測元件區域內形成監測元件。第二密封元件特別形成為圍繞監測元件的外圍，由此使監測元件能夠精確監測集成電路的特性，因為可防止水分和其他雜質滲入監測元件區域，因此監測元件區域在特性上穩定。
以上，二級密封環均與硅襯底連接，由此可穩定阱勢能(well potential)并改善監測精度。此外，部分二級密封環與用于形成IC區域的密封環具有相同的功能，由此能夠有效利用用于形成劃片線的區域，使劃片線寬度減小。此外，去除位于監測元件區域和劃片線中鈍化開口之間的部分二級密封環，由此可易于估計到監測元件區域中層間絕緣層中的水分的擴散速度。優選密封環的寬度大于二級密封環的寬度。
此外，密封環具有包含多個金屬層的疊層結構，多個金屬層經由絕緣層層疊在一起并經由接觸孔相互連接在一起。此外，二級密封環具有包含多個金屬層的疊層結構，多個金屬層經由絕緣層層疊在一起并經由通孔相互絕緣。因此，對于用于形成IC區域的密封環，可確保長期的可靠性；可減小用于形成二級密封環的整個區域；還可以改善每襯底芯片的產率。
現將參考附圖對本發明的這些和其他目的、方面以及實施例進行更詳細的描述，附圖中圖1是根據本發明第一實施例的硅晶片基本部分的剖面圖；圖2是根據本發明第一實施例第二改進實例的硅晶片基本部分的剖面圖；圖3是根據本發明第一實施例第三改進實例的硅晶片基本部分的剖面圖；圖4是根據本發明第一實施例第四改進實例的硅晶片基本部分的剖面圖；圖5是硅晶片一實例的平面圖；圖6是具有磁傳感器的半導體芯片及其外圍的放大平面圖；圖7是沿圖6的A-A線得到的剖面圖；圖8是硅晶片第二實例的剖面圖；圖9是硅晶片第三實例的剖面圖；圖10是根據本發明第二實施例的具有薄膜元件的半導體器件基本部分的剖面圖；圖11A是制造圖10所示的半導體器件的第一步驟的剖面圖；圖11B是制造圖10所示的半導體器件的第二步驟的剖面圖；圖11C是制造圖10所示的半導體器件的第三步驟的剖面圖；圖11D是制造圖10所示的半導體器件的第四步驟的剖面圖；圖12是根據本發明第二實施例第一改進實例的半導體器件基本部分的剖面圖；圖13是根據本發明第二實施例第二改進實例的半導體器件基本部分的剖面圖；圖14是根據本發明第二實施例第三改進實例的半導體器件基本部分的剖面圖；圖15是具有薄膜元件的半導體器件一實例的剖面圖；圖16A是制造圖15所示的半導體器件的第一步驟的剖面圖；圖16B是制造圖15所示的半導體器件的第二步驟的剖面圖；圖16C是制造圖15所示的半導體器件的第三步驟的剖面圖；圖17是根據本發明第三實施例形成在半導體襯底上的監測元件、密封環和IC區域的布局平面圖；
圖18是沿圖17的A-A’線得到的剖面圖，表示了與用于保護監測元件的二級密封環有關的基本部分；圖19是沿圖17的B-B’線得到的剖面圖，表示了與用于形成IC區域的密封環有關的基本部分；圖20是根據本發明第三實施例第一改進實例，在半導體襯底表面上的劃片線中排布監測元件的布局平面圖；圖21是沿圖20的C-C’線得到的剖面圖，表示了與用于保護監測元件的二級密封環有關的基本部分；圖22是沿圖20的D-D’線得到的剖面圖，表示了與用于形成IC區域的密封環有關的基本部分；圖23是根據本發明第三實施例第二改進實例，在半導體襯底上的劃片線中排布監測元件的布局平面圖；圖24是根據本發明第三實施例第三改進實例，在半導體襯底上的劃片線中排布監測元件的布局平面圖；圖25是根據本發明第三實施例第四改進實例，在半導體襯底上的劃片線中排布監測元件的布局平面圖；圖26是在其上形成有多個IC區域的半導體襯底表面上的劃片線中排布監測元件的布局平面圖；圖27是適合于IC區域的密封環結構的剖面圖；圖28是在劃片線中的監測元件區域中形成的監測元件的放大平面圖；以及圖29是沿圖28的E-E’線得到的剖面圖。
具體實施例方式
現將參考附圖通過實例更詳細地描述本發明。
第一實施例圖1是根據本發明第一實施例，其中形成有多個半導體器件(即具有磁傳感器的半導體芯片)的硅晶片(或半導體晶片)基本部分的剖面圖，其中用相同的附圖標記表示與圖7所示的部分相同的部分。
在圖1中，附圖標記51表示形成在p型硅襯底21的IC區域中的IC；附圖標記52表示形成在IC 51外圍的密封環；附圖標記53表示在相鄰IC區域之間的邊界中形成在密封環52外部的劃片線(或劃片區域)。
形成由二氧化硅(SiO2)構成的絕緣層23以覆蓋p型硅襯底21上的IC 51和劃片線53；在絕緣層23上形成具有指定連線圖案的連線層24a，連線層24a由指定金屬構成，如金(Au)和鋁(Al)；形成由與連線層24a相同的材料構成的金屬層54a以覆蓋密封環52的中心部分；并且形成由SiO2構成的絕緣層25a以覆蓋金屬層54a的兩端，并與絕緣層23以及連線層24a相連。
此外，在絕緣層25a上形成具有指定連線圖案的連線層24b，連線層24b由指定金屬構成，如Au和Al；形成由與連線層24b相同的材料構成的金屬層54b使得其下部與金屬層54a接觸；形成絕緣層25b以覆蓋連線層24b和絕緣層25a以及金屬層54b的兩端；在“最上層”絕緣層25b的平坦表面的上方形成GMR 6-9以及連線層24c；并且形成由與“最上層”連線層24c相同的材料制成的金屬層54c以覆蓋密封環52的中心部分，使得其下部與金屬層54b接觸。
此外，形成由SiO2構成的平面絕緣層55以覆蓋連線層24c和金屬層54c；在平面絕緣層55上形成由氮化硅(即Si3N4)構成的鈍化膜(或保護絕緣層)56；并且在鈍化膜56上形成GMR元件6-9。
如上所述，平面絕緣層55設置為覆蓋IC 51、密封環52和劃片線53的全體并且形成為具有平坦的表面，通過該平坦表面可消除IC 51和劃片線53之間的高度差。這消除了抗蝕劑涂覆的不均勻性，即使當抗蝕劑被涂覆到IC 51上以進一步形成薄膜元件時；并且可改善進一步形成于IC 51上的薄膜元件的形成中的尺寸精度。
接下來，將詳細描述硅晶片的制造方法。
根據通常的薄膜形成工藝，在p型硅襯底21上依次形成絕緣層23、連線層24a、金屬層54a、絕緣層25a、連線層24b、金屬層54b、絕緣層25b、GMR元件6-9、連線層24c以及金屬層54c。
根據SOG(即旋涂玻璃)方法，將主要由全氫化聚硅氨烷(perhydropolysilazane)構成的液體涂覆到連線層24c和金屬層54c上；然后，將半導體芯片獨自放置指定時間以實現均勻化，由此形成平坦的薄膜。將涂覆到半導體芯片的該平坦薄膜在大氣中約450℃下烘燒，以形成由高純度SiO2構成的平面絕緣層55。平面絕緣層55的表面具有極佳的平面度。
根據化學汽相淀積(CVD)方法，形成由Si3N4構成的鈍化膜56以覆蓋平面絕緣層55。
例如，在等離子CVD方法中，使用如SiH4-NH3(N2)或SiH4-N2O的指定材料，從而在約300℃的薄膜生長溫度下實現薄膜的形成。
接下來，在鈍化膜56上形成GMR元件6-9。
此后，形成第二保護絕緣層(未示出)以覆蓋GMR元件6-9。
在上述制造方法中，形成平面絕緣層55以完全覆蓋連線層24c和金屬層54c；由此，能夠消除IC 51和劃片線53之間的高度差。這有助于制造在IC 51和劃片線53之間沒有高度差的硅晶片。
此外，將上述主要由全氫化聚硅氨烷構成的液體涂覆到連線層24c和金屬層54c上；然后，將半導體芯片在大氣中約450℃下烘燒，由此形成由高純度SiO2構成的平面絕緣層55。因此，可制造其表面具有極佳平面度的平面絕緣層55。
根據本實施例的硅晶片，形成具有平坦表面的平面絕緣層55以完全覆蓋IC 51、密封環52和劃片線53；由此能夠消除IC 51和劃片線53之間的高度差。這減小了抗蝕劑涂覆的不均勻性，即使當抗蝕劑被涂覆到IC 51上以進一步形成薄膜元件時；因此，可改善IC 51上的薄膜元件形成中的尺寸精度。
根據本實施例的硅晶片的制造方法，形成平面絕緣層55以完全覆蓋IC51、密封環52和劃片線53；因此，能夠制造在IC 51和劃片線53之間沒有高度差的硅晶片。
此外，將主要由全氫化聚硅氨烷構成的液體涂覆到IC 51、密封環52和劃片線53上；然后，將半導體芯片在大氣中約450℃下烘燒，以形成由高純度SiO2構成的平面絕緣層55，由此易于制造其表面具有極佳平面度的平面絕緣層55。
接下來，將詳細描述本實施例的改進實例。
現將參照圖1關于硅晶片的制造方法描述第一改進實例。
根據通常的薄膜形成工藝，在p型硅襯底21上依次形成絕緣層23、連線層24a、金屬層54a、絕緣層25a、連線層24b、金屬層54b、絕緣層25b、連線層24c以及金屬層54c。
根據CVD方法，處理SiH4-O2的指定材料以形成由SiO2構成的平面絕緣層55，其覆蓋連線層24c和金屬層54c。
對應于形成在絕緣層25b、連線層24c和金屬層54c上的突起和凹陷，不規則物(irregularity)形成在平面絕緣層55的表面上。在平面絕緣層55的整個表面上執行化學機械拋光(CMP)，由此使平面絕緣層55完全平坦。
CMP按以下方式執行，即在拋光頭生布置硅晶片(硅晶片為拋光主體)；漿體滴落到配備有銑刀的拋光盤上，漿體中由SiO2和二氧化鈰(CeO2)構成的細微顆粒散布在如氫氧化鉀(KOH)和氨水(NH4OH)的堿性溶液中；硅晶片在指定壓力下以指定的角速度旋轉，從而使其在以不同角速度旋轉的銑刀上旋轉。
由此，可拋光平面絕緣層55的表面，其由此具有納米量級的很高的光學平面度。
根據CVD方法，形成由Si3N4構成的鈍化膜56以覆蓋平面絕緣層55。例如，在等離子CVD工藝中，SiH4-NH3(N2)或SiH4-N2O的指定材料用于在300℃的薄膜生長溫度下形成薄膜。
如上所述，可制造在IC 51和劃片線53之間不形成高度差的硅晶片。
根據上述制造方法，形成平面絕緣層55以覆蓋IC 51、密封環52和劃片線53；然后，平面絕緣層55的表面受到平面化處理；因此，能夠很容易地制造在IC 51和劃片線53之間沒有高度差的硅晶片。
執行CMP以拋光平面絕緣層55的整個表面，由此易于將平面絕緣層55加工為具有納米量級的很高的光學平面度。這使得可以容易地制造在IC51和劃片線53之間沒有高度差的硅晶片。
代替在平面絕緣層55的整個表面上執行CMP，可在鈍化膜56的表面上執行CMP。在這種情況下，可以很容易地制造在IC 51和劃片線53之間沒有高度差的硅晶片。
接下來，將參照圖2描述第二改進實例，圖2是其上形成由多個半導體器件(即具有磁傳感器的半導體芯片)的硅晶片基本部分的剖面圖。與其中形成平面絕緣層55以完全覆蓋金屬層54c、并且在平面絕緣層55的整個表面上形成鈍化膜56的圖1的硅晶片相比，在圖2的硅晶片中，執行干蝕刻以選擇性地去除在金屬層54c上方的平面絕緣層55的指定區域，從而形成窗口57，通過該窗口暴露對應于金屬層54c的劃片區域的空腔，從而形成鈍化膜56以覆蓋“剩余的”平面絕緣層55和“暴露”的金屬層54c。
現將詳細描述圖2的硅晶片的制造方法。
根據用于本實施例的上述步驟(見圖1)，形成平面絕緣層55以完全覆蓋金屬層54c。然后，執行干蝕刻以選擇性地去除在金屬層54c上方的平面絕緣層55的指定區域，由此暴露對應于金屬層54c的劃片區域的空腔。此后，執行等離子CVD方法以形成絕緣膜56，從而覆蓋平面絕緣層55和暴露的金屬層54c。因此，可制造在IC 51和劃片線53之間沒有高度差的圖2的硅晶片。
根據其中平面絕緣層55完全覆蓋IC 51和劃片線53的硅晶片的第二改進實例，可消除IC 51和劃片線53之間的高度差。
此外，在第二改進實例中，執行干蝕刻以選擇性地去除在金屬層54c上方的平面絕緣層55的指定區域，并且形成鈍化膜56以直接覆蓋暴露的金屬層54c。這造成密封環52部分地中斷了可作為水分滲透路徑的平面絕緣層55；因此，可防止水分滲入到IC 51。
此外，根據第二改進實例的硅晶片的制造方法，平面絕緣層55經受蝕刻以暴露對應于金屬層54c的劃片區域的空腔，其中形成鈍化膜56從而覆蓋暴露的金屬層54c。因此，可以很容易地制造在IC 51和劃片線53之間沒有高度差的硅晶片，同時也消除了水分滲入IC 51的可能性。
接下來，將參照圖3描述第三改進實例，圖3是其上形成由多個半導體器件(即具有磁傳感器的半導體芯片)的硅晶片基本部分的剖面圖。與其中形成平面絕緣層55以完全覆蓋金屬層54c、并且在平面絕緣層55的整個表面上形成鈍化膜56的圖1的硅晶片相比，在圖3的硅晶片中，執行干蝕刻以選擇性地去除在金屬層54c相對平坦的部分上方的平面絕緣層55的指定區域，從而形成窗口58，通過該窗口暴露金屬層54c相對平坦的部分，然后，形成鈍化膜56以覆蓋平面絕緣層55和金屬層54c的暴露部分。
以上，金屬層54c相對平坦的部分對應于相對于金屬層54c的劃片區域和IC區域之間的邊界，其中使金屬層54部分地平坦。
在圖3的硅晶片中，平面絕緣層55完全覆蓋IC 51；它覆蓋大部分密封環52；并且它完全覆蓋劃片線53；因此，可以極大地降低IC 51和密封環52之間的高度差。
此外，執行蝕刻以選擇性地去除在金屬層54c相對平坦的部分上方的平面絕緣層55的指定區域，并且形成鈍化膜56以直接覆蓋金屬層54c的暴露部分。這造成密封環52部分地中斷了可作為水分滲透路徑的平面絕緣層55；因此，可防止水分滲入到IC 51。
接下來，將參照圖4描述第四改進實例，圖4是其上形成由多個半導體器件(即具有磁傳感器的半導體芯片)的硅晶片基本部分的剖面圖。與其中平面絕緣層55完全覆蓋金屬層54c、并且在平面絕緣層55的整個表面上形成鈍化膜56的圖1的硅晶片相比，在圖4的硅晶片中，在平面絕緣層55上其某個深度中執行干蝕刻以暴露與平面絕緣層55的表面在相同層次上的金屬層54c的表面，并且在整個平坦表面上形成鈍化膜56以覆蓋平面絕緣層55的剩余部分和金屬層54c。
在圖4的硅晶片中，平面絕緣層55完全覆蓋IC 51、密封環52和劃片線53；因此，可以消除IC 51和密封環52之間的高度差。
這造成密封環52通過金屬層54c部分地中斷了可作為水分滲透路徑的平面絕緣層55；因此，可防止水分滲入到IC 51。
第二實施例圖10是根據本發明第二實施例的具有薄膜元件的半導體器件基本部分的剖面圖，其中附圖標記121表示p型硅襯底(或半導體襯底)；附圖標記122表示形成在硅襯底上的晶體管；附圖標記123表示形成在晶體管122之間的由氧化硅構成的場絕緣膜。此處，IC區域124包括晶體管122、場絕緣膜123、以及形成在硅襯底121上的外圍電路和其他元件(未示出)。
每個晶體管122均由源極131a和漏極131b以及柵極131d構成，源極131a和漏極131b形成在形成于硅襯底121上的n+嵌入層130的上端，柵極131d經由SiO2膜(或絕緣膜)131c形成在源極131a和漏極131b的上方。
在IC區域124上，依次形成由氧化硅構成的絕緣層132，具有指定圖案、由Al、Ti、TiN、W和Cu構成的第一連線層133，由氧化硅構成、覆蓋絕緣層132和第一連線層133的絕緣層134，具有指定圖案、由Al、Ti、TiN、W和Cu構成的第二連線層135，以及由氧化硅、氮化硅或層疊在一起的氧化硅和氮化硅的疊層構成以覆蓋絕緣層134和第二連線層135的絕緣層136、137和138。此外，由Al、Ti、TiN、W和Cu構成、用于在n+嵌入層130和第一連線層133之間建立電連接的接觸插塞(contact)141，嵌入在絕緣層132中。另外，由Al、Ti、TiN、W和Cu構成、用于在第一連線層133和第二連線層135之間建立電連接的通過插塞(via)141，嵌入在絕緣層134中。
在絕緣層136、137和138中分別形成開口136a、137a和138a，從而部分暴露第二連線層135的上表面。開口136a的壁以這樣的方式傾斜，即，使得開口136a的敞開區域從底部到上端逐漸擴大，其中開口136a傾斜的壁具有相對于絕緣層136底部的20°至80°的傾角θ。
開口137a的敞開區域是擴大的從而在開口136a的上方形成臺階狀部分，其中開口137a的壁以這樣的方式傾斜，即，使得敞開區域從底部到上端逐漸擴大，其中開口137a傾斜的壁相對于絕緣層137底部的傾角在20°至80°的范圍內。
類似地，開口138a的敞開區域是擴大的從而在開口136a和137a的上方形成臺階狀部分，其中開口138a的壁以這樣的方式傾斜，即，使得敞開區域從底部到上端逐漸擴大，其中開口138a傾斜的壁相對于絕緣層138底部的傾角在20°至80°的范圍內。
用于在形成于絕緣層138上的薄膜元件(未示出)和第二連線層135之間建立電連接的連線層139形成在開口136a至138a的壁上以及第二連線層135的上表面上。
在上述具有薄膜元件的半導體器件中，暴露第二連線層135的上表面的開口136a至138a的壁以階梯狀的方式形成并且每個都相對于絕緣層136至138的底部以20°至80°的指定傾角傾斜。這增大了形成在開口136a至138a的壁上的連線層139的厚度；因此，能夠可靠地防止用于薄膜元件的連線層139的斷裂。此外，可以避免出現連線層139的故障所致的例如斷開故障的初始特性故障；因此，可以改善具有薄膜元件的半導體器件的可靠性。
接下來，將詳細描述用于形成開口136a至138a的方法。
如圖11A所示，形成絕緣層136以完全覆蓋絕緣層134和第二連線層135；在絕緣層136上形成抗蝕劑膜151；然后，使用掩模構圖抗蝕劑膜151，由此在抗蝕劑膜151的指定位置形成開口151a。
將抗蝕劑膜151曝光100msec至2000msec的指定時限，其中光的波長從100nm至500nm，優選140nm至450nm；然后，使用加熱裝置(例如熱板或烤爐)將半導體器件在120℃至200℃的指定溫度范圍下加熱1分鐘至60分鐘的指定時間。
由此，可制造如圖11B所示的抗蝕劑膜151，其中厚度t在500nm至3000nm的范圍；開口151a的寬度Wa從1nm至100nm，優選10nm至50nm，最佳為20nm；開口151a的壁相對于抗蝕劑膜151底部的傾角θ在20°至80°的范圍內。
如圖11C所示，使用抗蝕劑膜151作為掩模，在絕緣層136上執行蝕刻，其中絕緣層136暴露于包括氟利昂氣體和氧氣的蝕刻氣體(或選擇性去除氣體)g。
具體地，蝕刻氣體g實現為具有指定成分地混和氣體，其包括20sccm至80sccm的CF4、60sccm至20sccm的CHF3、以及80sccm至120sccm的O2。
優選地，混和氣體具有包括60sccm的CF4、180sccm的CHF3、以及100sccm的O2的成分，或者具有包括30sccm的CF4、180sccm的CHF3、以及100sccm的O2的成分。
以上，抗蝕劑膜151的開口151a的壁是傾斜的，從而在蝕刻氣體g從抗蝕劑膜151的上部位置向絕緣層136噴射時，其在開口151a的外圍引起抗蝕劑的腐蝕，由此使開口151a從Wa到Wb的寬度逐漸擴大。也就是說，通過蝕刻擴大抗蝕劑膜151的開口151a，由此使開口136a的敞開區域隨著其尺寸減小的抗蝕劑膜151的開口151a而逐漸擴大。因此，開口136a的壁相對于絕緣層136的底部以20°至80°的傾角θ傾斜。
此后，完全去除抗蝕劑膜151。由此，如圖11D所示，可以形成具有開口136a的絕緣層136，開口136a的壁相對于絕緣層136的底部以20°至80°的傾角θ傾斜。
通過重復上述步驟，可在具有開口136a的絕緣層136的上方依次形成具有開口137a的絕緣層137和具有開口138a的絕緣層138。此處，有必要使用分別與開口137a和138a的尺寸相匹配的不同掩模(通過抗蝕劑膜實現)。
如上所述，在根據本實施例的具有薄膜元件的半導體器件中，暴露第二連線層135的上表面的開口136a至138a的壁以階梯狀的方式形成并且每個壁分別相對于絕緣層136至138的底部以20°至80°的傾角傾斜。這增大了形成在開口136a至138a的壁上的連線層139的厚度；因此，能夠防止連線層139的斷裂，并且可以避免出現連線層139的故障所致的例如斷開故障的初始特性故障。因此，可以改善關于半導體器件中薄膜元件的連線的可靠性，由此改善半導體器件的可靠性。
根據圖11A至11D所示的制造方法，使用對應于具有開口151a的抗蝕劑膜151的掩模，在絕緣層136上執行蝕刻，其中開口151a的壁相對于絕緣層136的底部以20°至80°的傾角θ傾斜；因此，易于將絕緣層136加工為具有開口136a，開口136a的壁相對于絕緣層136的底部以20°至80°的傾角θ傾斜。
因此，可防止用于薄膜元件的連線層139的斷裂；并且可以很容易地制造具有薄膜元件地半導體器件，其中半導體器件在連線方面的可靠性得到改善。
接下來，將詳細描述第二實施例的改進實例。
圖12是根據本發明第二實施例第一改進實例的半導體器件基本部分的剖面圖。與圖10所示的開口136a至138a以階梯狀的方式向外逐漸擴大、使得中間絕緣層137的開口137a在最下層絕緣層136的開口136a的外部敞開并且最上層絕緣層138的開口138a在中間絕緣層137的開口137a的外部敞開的第二實施例的半導體器件相比，在圖12的半導體器件中，開口136a至138a以階梯狀的方式向內減小，其中中間絕緣層137的開口137a在最下層絕緣層136的開口136a的內部敞開，并且最上層絕緣層138的開口138a在中間絕緣層137的開口137a的內部敞開。
可按照與用于形成圖10所示的開口136a至138a的上述步驟類似的步驟，來形成圖12所述的上述開口136a至138a。此處，有必要使用具有實現圖12所示開口136a、137a和138a的圖案的掩模。
根據圖12所示的第一改進實例，與圖10所示的第二實施例類似，可增大形成在開口136a至138a的壁上的連線層139的厚度；因此，可防止用于薄膜元件的連線層139的斷裂；由此，可以避免出現連線層139的故障所致的例如斷開故障的初始特性故障。結果，可以改善連線的可靠性；并且可以改善具有薄膜元件的半導體器件制造中的可靠性。
圖13是根據本發明第二實施例第二改進實例的具有薄膜元件的半導體器件基本部分的剖面圖。與開口136a至138a以階梯狀的方式向外逐漸擴大、中間絕緣層137的開口137a在最下層絕緣層136的開口136a的外部敞開并且最上層絕緣層138的開口138a在中間絕緣層137的開口137a的外部敞開的圖10所示的半導體器件相比，在圖13的半導體器件中，中間絕緣層137的開口137a在最下層絕緣層136的開口136a的內部敞開，并且最上層絕緣層138的開口138a在中間絕緣層137的開口137a的外部以及最下層絕緣層136的開口136a的內部敞開。
可按照與用于形成圖10所示的開口136a至138a的上述步驟類似的步驟，來形成圖13所述的上述開口136a至138a。此處，有必要使用具有實現圖13所示開口136a、137a和138a的圖案的掩模。
根據圖13所示的第二改進實例，與圖10所示的第二實施例類似，可增大形成在開口136a至138a的壁上的連線層139的厚度；因此，可防止用于薄膜元件的連線層139的斷裂；由此，可以避免出現連線層139的故障所致的例如斷開故障的初始特性故障。結果，可以改善連線的可靠性；并且可以改善具有薄膜元件的半導體器件制造中的可靠性。
圖14是根據本發明第二實施例第三改進實例的半導體器件基本部分的剖面圖。與開口136a至138a以階梯狀的方式向外擴大、中間絕緣層137的開口137a在最下層絕緣層136的開口136a的外部敞開并且最上層絕緣層138的開口138a在中間絕緣層137的開口137a的外部敞開的圖10所示的半導體器件相比，在圖14的半導體器件中，中間絕緣層137的開口137a在最下層絕緣層136的開口136a的內部敞開，并且最上層絕緣層138的開口138a分別在中間絕緣層137的開口137a以及最下層絕緣層136的開口136a的內部敞開。
可按照與用于形成圖10所示的開口136a至138a的上述步驟類似的步驟，來形成圖14所述的上述開口136a至138a。此處，有必要使用具有實現圖14所示開口136a、137a和138a的圖案的掩模。
根據圖14所示的第三改進實例，與圖10所示的第二實施例類似，可增大形成在開口136a至138a的壁上的連線層139的厚度；因此，可防止用于薄膜元件的連線層139的斷裂；由此，可以避免出現連線層139的故障所致的例如斷開故障的初始特性故障。結果，可以改善連線的可靠性；并且可以改善具有薄膜元件的半導體器件制造中的可靠性。
第三實施例現將參照圖17至19根據本發明第三實施例描述具有監測元件的半導體襯底，其中用相同的附圖標記表示與圖26至29所示的部分相同的部分，其中，為了簡單解釋的目的，圖17至19并未在比例上精確表示。
圖17是形成在劃片線202中的監測元件203外圍的平面圖，其中劃片線202形成在圍繞IC區域201(未具體表示)的密封環205之間。大量IC區域201以矩陣形式形成在半導體襯底(未示出)上，其中圖17表示了用于保護監測元件203的密封環的基本部分。
在圖17的左側，通過去除會妨礙劃片的固態鈍化膜來形成鈍化開口204。在圖17的右側，監測元件區域231被形成并且被用于保護監測元件203的二級密封環206所圍繞。在本實施例中，用于保護監測元件203的二級密封環206形成在監測元件區域231的外圍，并且與用于形成IC區域201的前述密封環205的寬度相比，其寬度減小。
圖18是沿圖17的A-A’線得到的剖面圖，其表示了與二級密封環206相關的基本部分。用于保護監測元件203的二級密封環206由三個金屬層1M、2M和3M構成，其間夾有層間絕緣膜215-1和215-2。通孔219連續形成在與層間絕緣膜相關的金屬層1M-3M之間，從而在平面圖中產生用于圍繞監測元件203的圖案，由此可部分地中斷層間絕緣膜。更具體而言，場氧化膜212形成在硅襯底上(未示出)；用作第一層間絕緣膜的CVD氧化膜214-1形成在場氧化膜212上；并且第一金屬層1M形成在CVD氧化膜上。由CVD氧化膜214-2、SOG膜215-1和CVD氧化膜214-3構成的第二層間絕緣膜213形成在金屬層1M上。由CVD氧化膜214-4、SOG膜215-2和CVD氧化膜214-5構成的第三層間絕緣膜217形成在第二金屬層2M上，第二金屬層2M形成在第二層間絕緣膜213上。此外，鈍化膜222形成在第三金屬層3M的最上層表面上，第三金屬層3M形成在CVD氧化膜214-5上。也就是說，具有上述剖面結構的二級密封環206形成在監測元件區域231的外圍中。
如上所述，用于保護監測元件203的二級密封環206提供了與層間絕緣膜213和217相關的通孔219，其中絕緣膜213和217每個都由三個層構成，即CVD氧化膜、SOG薄膜和CVD氧化膜，由此能夠部分地中斷層間絕緣膜213和217。形成具有上述剖面結構的二級密封環206以圍繞監測元件區域231。在二級密封環206中，在每個層間絕緣膜213和217中，在水分滲透方面易攻破的SOG膜被部分地中斷；因此，能夠可靠地阻擋水分滲入到監測元件203中。二級密封環206設計為使得三個金屬層1M-3M垂直排布，與通孔219相連；因此，與前述密封環205相比，可降低二級密封環206的厚度，密封環205的細節表示在圖19中。
圖19是沿圖17的線B-B’的剖面圖，其表示了與用于形成IC區域201的密封環205相關的基本部分。此處，密封環205適應于具有四個連線層，即金屬層1M、2M、3M和4M的IC區域201。更具體而言，用作第一層間絕緣膜的CVD氧化膜214-1形成在場氧化膜(未示出)上；第一金屬層1M形成在第一層間絕緣膜上；由CVD氧化膜214-2、SOG膜215-1和CVD氧化膜214-3構成的第二層間絕緣膜213形成在第一金屬層1M上；由CVD氧化膜214-4、SOG膜215-2和CVD氧化膜214-5構成的第三層間絕緣膜217經由第二金屬層2M上形成在第二層間絕緣膜213上，第二金屬層2M形成在第二層間絕緣膜213上。第一金屬層1M和第二金屬層2M經由接觸孔223直接連接在一起，其中形成側壁221以確保金屬層1M和2M之間的連接。類似地，第三金屬層3M和第四金屬層4M形成在第三層間絕緣膜217的上方，略去其細節。此外，鈍化膜222形成在最上層的表面上。上述密封環205需要符合要求的寬度以確保可靠性得到長期的保證。相反，監測元件203僅需要二級密封環206的短期保護。例如，與密封環205相比，通過相對于通孔219的尺寸和金屬層1M-3M的寬度的較小連線規則而形成二級密封環206已足夠。因此，可以減小由密封環206所占據的總面積。
接下來，將描述半導體襯底制造方法的要點，其中通過傳統的已知方法來形成IC，為了避免解釋的繁復性，略去對傳統已知方法的描述。下文中，主要關于用于保護監測元件的二級密封環的形成來給出解釋。
二級密封環與相應的監測元件、電極、連線、絕緣膜和其他必要元件一起同時形成。
例如，在p型襯底的情況下，形成p型雜質摻雜區域(即p阱)，為在硅襯底的表面上形成元件做好準備。然后，形成用于分隔元件的場氧化膜。在場氧化膜上形成用于形成監測元件的柵電極。形成具有輕摻雜漏極(LDD)結構的元件以界定SD區域。在襯底的整個表面上形成CVD氧化膜，作為第一層間絕緣膜。在CVD氧化膜中形成接觸孔。
接下來，在劃片線的密封環區域中形成第一金屬層。通過順序層疊三個層，即CVD氧化膜、SOG膜和CVD氧化膜，形成第二層間絕緣膜。第二層間絕緣膜經受蝕刻處理以形成第一通孔，通過該第一通孔部分地中斷第二層間絕緣膜。
類似地，依次形成第二金屬層、第二層間絕緣膜、第二通孔和第三金屬層。最后，在其中形成監測元件的監測元件區域的整個區域上形成“固態”鈍化膜(例如氮化硅膜)。
接下來，將參照圖20至25描述本發明第三實施例的改進實例。
圖20是根據本發明第三實施例第一改進實例，在半導體襯底表面上的劃片線中排布監測元件的布局平面圖。
與圖17所示的半導體襯底相比，在圖20所示的半導體襯底中，用于保護監測元件203的二級密封環206與硅襯底的阱區相連，其中二級密封環206與用于測量的阱焊盤(well pad)207相連。
根據圖20所示的結構，可以穩定監測元件203的阱勢能，由此改善測量精度。
此外，上述結構的優點在于，在干蝕刻和此后的濕蝕刻之后，很難發生由劃片線的處理所致的蝕刻表面的腐蝕和粗糙。
圖21是沿圖20的C-C’線得到的剖面圖，其表示了關于用于保護監測元件203的二級密封環206的基本部分。圖21所示的關于二級密封環206的基本結構與圖18所示的類似；因此，省略對其的詳細描述。與圖18所示的結構相比，在圖21所示的結構中，二級密封環206連接到在襯底的p阱區中的p+阱引出部分208。
圖22沿圖20的D-D’線得到的剖面圖，其表示了關于用于形成IC區域201的密封環205的基本部分。圖22所示的關于密封環205的基本結構與圖19所示的類似；因此，省略對其的詳細描述。與圖19所示的結構相比，在圖22所示的結構中，密封環205連接到襯底的p+阱引出部分208上。
根據第一改進實例的圖21所示的二級密封環206的制造方法與圖18所示的二級密封環206的制造方法類似；因此，省略對其的描述。
接下來，圖23是根據本發明第三實施例第二改進實例，在半導體襯底表面上的劃片線中排布監測元件的布局平面圖。
在這一實例中，二級密封環206-1和206-2共享用于形成IC區域的密封環205的功能，并且基本上以和密封環205相同的結構形成，其中二級密封環206-1和密封環205一起連續地形成，而其他二級密封環206-2獨立于密封環205形成，因為它們用于保護監測元件203。密封環205、206-1和206-2的基本結構與結合第三實施例及其第一改進實例所描述的類似；因此，省略對其的詳細描述。
在圖23的第二改進實例中，密封環205、206-1和206-2享有相同的功能并基本具有相同的結構，由此可顯著減小密封環的整體面積，有助于劃片線寬度的全面或局部減小。
接下來，圖24是根據第三實施例第三改進實例，在半導體襯底表面上的劃片線中排布監測元件的布局平面圖。
與圖23所示的半導體襯底相比，在圖24所示的半導體襯底中，監測元件203不形成在劃片線202的中心區域，而是于劃片線202的內部在位置上輕微地偏移；具體地，監測元件203在劃片線202中向上移動。這可靠地避免了破裂的出現。第三改進實例的其他結構與上述第三實施例及其第二改進實例的結構類似；因此，省略對其的詳細描述。
接下來，圖25是根據第三實施例第四改進實例，在半導體襯底表面上的劃片線中排布監測元件的布局平面圖。
在這個實例中，去除部分二級密封環206-2以形成密封開口261，其中二級密封環206-2形成在鈍化開口204和監測元件區域231之間以圍繞監測元件區域231。
在上述結構中，在密封開口261中沒有用于阻擋水分的通孔，存在于鈍化開口204中的水分可能通過SOG膜(未示出)滲入到監測元件區域231。通過監測監測元件203的特性變化，可以估計水分到監測元件區域231的層間膜(未示出)中的擴散速度，這能夠應用到例如包含在集成電路中的元件電阻的估算以及集成電路缺陷出現的仿真。
由于本發明可以在不背離其主旨和基本特性的前提下以數種形式實現，因此上述實施例是示例性的而非限制性的。因為本發明的范圍由所附權利要求而不是由其說明書限定，所以落入權利要求的邊界和界限內的所有變化或者這些邊界和界限的等同物都將被權利要求所包含。
權利要求
1.一種半導體晶片，在該半導體晶片上形成有通過劃片區域劃分的多個IC區域以實現具有多層結構的IC，并且在所述IC的外圍區域中形成有多個密封環，其中對于每個所述IC區域，最上層連線層是與形成在所述密封環中的金屬層一起形成的，平面絕緣層形成為用以覆蓋所述金屬層、所述IC和所述劃片區域，并且鈍化膜形成在所述平面絕緣層上。
2.根據權利要求1所述的半導體晶片，其中執行蝕刻以選擇性地去除所述平面絕緣層的指定區域，從而暴露與所述金屬層的凹陷形狀基本匹配的空腔，并且所述鈍化膜形成為用以覆蓋所述金屬層和所述平面絕緣層。
3.根據權利要求1所述的半導體晶片，其中執行蝕刻以選擇性地去除所述平面絕緣層的指定區域，從而暴露所述金屬層的平面部分，并且所述鈍化膜形成為用以覆蓋所述金屬層和所述平面絕緣層。
4.根據權利要求1所述的半導體晶片，其中執行蝕刻以基本去除所述平面絕緣層，從而實現由所述金屬層和所述平面絕緣層的剩余部分構成的平坦表面，并在該平坦表面上形成所述鈍化膜。
5.根據權利要求1所述的半導體晶片，其中在所述平面絕緣層或所述鈍化膜上形成有至少一個薄膜元件。
6.根據權利要求5所述的半導體晶片，其中通過磁阻元件配置所述薄膜元件。
7.一種半導體晶片的制造方法，在該半導體晶片上形成有通過劃片區域劃分的多個IC區域以實現具有多層結構的IC，并且在所述IC的外圍區域中形成有多個密封環，所述制造方法包括以下步驟與金屬層一起形成最上層連線層，所述金屬層形成在所述密封環中；形成平面絕緣層以覆蓋所述IC、所述金屬層和所述劃片區域；以及形成鈍化膜以完全覆蓋所述平面絕緣層。
8.根據權利要求7所述的半導體晶片的制造方法，其中在所述平面絕緣層或所述鈍化膜上形成至少一個薄膜元件。
9.一種半導體晶片的制造方法，在該半導體晶片上形成有通過劃片區域劃分的多個IC區域以實現具有多層結構的IC，并且在所述IC的外圍區域中形成有多個密封環，所述制造方法包括以下步驟與金屬層一起形成最上層連線層，所述金屬層形成在所述密封環中；形成平面絕緣層以覆蓋所述IC、所述金屬層和所述劃片區域；選擇性去除在所述金屬層上方的所述平面絕緣層的指定區域；以及形成鈍化膜以覆蓋所述平面絕緣層和所述金屬層。
10.根據權利要求9所述的半導體晶片的制造方法，其中在所述平面絕緣層或所述鈍化膜上形成至少一個薄膜元件。
11.根據權利要求8所述的半導體晶片的制造方法，其中形成第二保護絕緣層以覆蓋所述薄膜元件。
12.根據權利要求10所述的半導體晶片的制造方法，其中形成第二保護絕緣層以覆蓋所述薄膜元件。
13.根據權利要求7所述的半導體晶片的制造方法，其中所述平面絕緣層的表面經受化學機械拋光。
14.根據權利要求9所述的半導體晶片的制造方法，其中所述平面絕緣層的表面經受化學機械拋光。
15.一種半導體器件，在該半導體器件中，在形成于半導體襯底上的IC區域的連線層上經由絕緣層形成有薄膜元件，其中形成有開口以暴露一部分所述連線層，并且在所述開口中形成有第二連線層以建立所述連線層和所述薄膜元件之間的電連接，其中所述開口形成為階梯狀的方式使得所述開口的壁從其底部到其上端逐漸擴展。
16.根據權利要求15所述的半導體器件，其中所述絕緣層是通過層疊多個絕緣層來實現的。
17.根據權利要求15所述的半導體器件，其中所述絕緣層由至少兩個絕緣層構成，在所述至少兩個絕緣層中，與下部絕緣層的開口相比，上部絕緣層的開口在尺寸上擴大。
18.根據權利要求15所述的半導體器件，其中所述絕緣層由至少兩個絕緣層構成，在所述至少兩個絕緣層中，與下部絕緣層的開口相比，上部絕緣層的開口在尺寸上減小，并且所述上部絕緣層向內擴展到所述下部絕緣層的開口中。
19.根據權利要求15所述的半導體器件，其中所述絕緣層由三個絕緣層構成，在所述三個絕緣層中，與最下層絕緣層的開口相比，中間絕緣層的開口在尺寸上減小，所述中間絕緣層向內擴展到所述最下層絕緣層的開口中，并且與所述中間絕緣層的開口相比，最上層絕緣層的開口在尺寸上擴大。
20.一種半導體器件的制造方法，在該半導體器件中，在形成于半導體襯底上的IC區域的連線層上經由絕緣層形成薄膜元件，在暴露一部分所述連線層的所述絕緣層的開口中形成第二連線層，以建立所述連線層和所述薄膜元件之間的電連接，所述制造方法包括以下步驟形成具有開口的抗蝕劑膜，所述開口的壁是傾斜的并且從其底部到上端逐漸擴大；以及通過使用所述抗蝕劑膜作為掩模，選擇性地去除所述絕緣層，由此形成所述絕緣層的所述開口，所述開口是傾斜的并且從其底部到其上端逐漸擴大。
21.根據權利要求20的半導體器件的制造方法，其中所述抗蝕劑膜的所述開口的壁關于位于所述抗蝕劑膜厚度方向的軸以20°至80°的指定角度傾斜。
22.根據權利要求20的半導體器件的制造方法，其中使用包括氟利昂氣體和氧氣的混合氣體以選擇性地去除所述絕緣層。
23.根據權利要求20的半導體器件的制造方法，其中通過層疊具有不同開口的多個絕緣層來實現所述絕緣層，使用多個抗蝕劑膜作為具有不同尺寸的開口的掩模來分別形成所述多個絕緣層。
24.一種半導體襯底，所述半導體襯底沿劃片線被劃分以形成被密封環圍繞的多個IC區域，其中在所述劃片線中形成有鈍化開口，在所述劃片線中監測元件區域之內形成監測元件，所述監測元件區域被二級密封環圍繞。
25.根據權利要求24所述的半導體襯底，其中每個所述二級密封環均與硅襯底連接。
26.根據權利要求24所述的半導體襯底，其中部分所述二級密封環與用于形成所述IC區域的所述密封環共有相同的功能。
27.根據權利要求24所述的半導體襯底，其中位于所述監測元件區域和所述劃片線中的所述鈍化開口之間的部分所述二級密封環被去除。
28.根據權利要求24所述的半導體襯底，其中所述密封環的寬度大于所述二級密封環的寬度。
29.根據權利要求24所述的半導體襯底，其中所述密封環具有包含多個金屬層的疊層結構，所述多個金屬層經由絕緣層層疊在一起并經由接觸孔相互連接在一起。
30.根據權利要求24所述的半導體襯底，其中所述二級密封環具有包含多個金屬層的疊層結構，所述多個金屬層經由絕緣層層疊在一起并經由通孔彼此相互絕緣。
全文摘要
在半導體晶片上形成多個IC區域，該半導體晶片被分割為包含IC的單個芯片，其中在硅襯底上依次形成連線層和絕緣層。為了降低IC和劃片線之間的高度差，形成平面絕緣層以覆蓋關于IC、密封環和劃片線的整個表面。為了避免在IC中出現斷裂和故障，以階梯狀的方式形成開口從而部分地蝕刻絕緣層，使得每個所述開口的壁均以20°至80°的指定角度傾斜。為了防止水分和其他雜質滲入用于測試IC的監測元件中，用二級密封環圍繞監測元件，二級密封環通過順序形成金屬層和氧化層以及通孔來構成，通過所述通孔，氧化層被部分地中斷。
文檔編號H01L23/00GK1649154SQ20051000568
公開日2005年8月3日 申請日期2005年1月24日 優先權日2004年1月26日
發明者內藤寬, 藤田晴光 申請人:雅馬哈株式會社