專利名稱：具有下置引腳的電子封裝和方法
技術領域：
本發明一般涉及電子器件，尤其涉及外形薄且占有面積小的封裝和組裝方法。
背景技術：
在便攜式電子產品的小型化方面，手持消費類產品市場蓬勃發展。主要由手機和數字助理市場推動，這些器件的制造商因日益縮小的數據儲存格式和對類似PC功能的需求而受到挑戰。這種挑戰對表面貼裝部件制造商設計他們的產品以控制最可能小的面積施加了壓力。采用這樣的做法允許了便攜式電子產品設計者在不增大產品的總體尺寸的情況下向器件內引入額外的功能。具有一個或多個暴露的集成電路焊端的無引腳封裝是一種類型的封裝結構，它能為半導體制造商提供能力以顯著減少表面貼裝器件的尺寸。這種封裝包括四側扁平無引腳(QEN)型設計，它具有暴露的焊端以及InternationalRectifier Corporation的DirectFETTM封裝。
目前具有暴露焊端的表面貼裝型封裝存在一些制造問題。例如，在焊料粘結和/或焊料回流步驟中，半導體管芯往往會移動，這樣會影響結合區的總方向(例如，源極、發射極、柵極、或基極電極結合區)。當表面貼裝器件連接到印刷電路板或組件的下一級時，這會使其不利于對準。
另外，典型的表面貼裝封裝制造方法利用單腔模制法。這種方法使用帶模具化合物的流槽和柵極區的模腔，這在制造過程中往往浪費模具化合物材料。而且，單腔模制法要求制造商使用具有過多引腳框架材料的引腳框架，此材料稍后將作為廢料去除和丟棄。這種廢棄材料增大了制造成本且可能損害環境。
申請人:Kim Hwee Tan等人的美國專利申請2004/0108580描述了一種封裝結構，其使用連接到凹陷的引腳框架的單次倒裝芯片凸焊點的半導體。Tan還進一步描述了完全封裝的結構以及具有用于熱增強的暴露管芯背面的結構。Tan使用研磨工藝來去除封裝材料以提供暴露的管芯背面。Tan結構的一個優勢是其使用了倒裝芯片(flip-chip)互連方案。這種方案要求凸塊下金屬層(UBM，Under Bump Metallurgy)和焊料凸塊電鍍法(solder bump platingprocesses)，其增大了制造芯片的成本。UBM指提供了位于芯片上的結合焊盤和焊料凸塊之間的界面的多層金屬層，且通常由三個分開的層組成。此外，焊料凸塊可以造成芯片和/或封裝結構的應力問題，這會導致質量和可靠性問題。另外，Tan的研磨工藝能損害半導體芯片和/或封裝，其也可以導致質量和可靠性問題。
因此，需要一種改進的電子封裝結構和方法，除了別的問題以外，其設法解決了減少材料浪費的管芯對準問題。另外，這是一種有優勢的結構和方法，其支持多芯片布置的設計、靈活的互連或路線方案、以及具有可焊接的、無凸塊的或非倒裝芯片的頂部金屬結構的芯片。
圖1A說明了根據本發明的封裝結構的截面圖； 圖1B說明了根據本發明另一個實施方案的封裝結構的截面圖； 圖2說明了根據本發明的采用優選的模制法制造的圖1A中的多個封裝結構的截面圖； 圖3說明了根據本發明的可替代的封裝結構的實施方案的截面圖； 圖4說明了根據圖1A和1B的封裝結構的引腳框架結構和芯片的一部分； 圖5說明了并入圖4的引腳框架結構的圖1A的封裝結構的仰視圖； 圖6說明了根據本發明的可替代的引腳框架結構和芯片的一部分； 圖7說明了并入圖6的引腳框架結構和芯片的封裝結構的仰視圖； 圖8說明了根據本發明的用于多芯片封裝結構的引腳框架結構和芯片； 圖9說明了并入圖8的引腳框架結構和芯片的封裝結構的仰視圖； 圖10說明了根據本發明的用于多芯片封裝結構的可替換的引腳框架結構和芯片； 圖11說明了并入圖10的引腳框架結構和芯片的封裝結構的仰視圖； 圖12說明了根據本發明另一個實施方案的封裝結構的截面圖； 圖13說明了根據本發明又一個實施方案的封裝結構的截面圖。
具體實施例方式為了便于理解，附圖中的元件并不必須按比例繪制，且同樣的元件編號適合于所有不同附圖中。雖然采用具有暴露焊端的QEN實施方案描述了本發明，但是本領域的那些技術人員應該認識到本發明還適合于其他封裝類型。
圖1A根據本發明的實施方案顯示了封裝結構、無引腳的封裝結構、下置封裝器件或者QEN封裝結構10的截面圖。封裝結構10包括引腳框架、下置引腳框架或導電基板11，其由諸如銅的金屬薄片模壓和成形。可替代地，引腳框架11包括銅合金(如，TOMAC4、TOMAC5、2ZFROFC或CDA194)、鍍銅的鐵/鎳合金(鍍銅的合金42)、電鍍的鋁、電鍍塑料或類似物。電鍍材料包括銅、銀、多層電鍍如鎳-鈀以及金。在一個典型的實施方案中，引腳框架11由厚度13在大約15到大約50(15-50)微米的銅形成。
引腳框架11還包括凹陷或下置部分或導電引腳14和16。下置引腳14和16分別包括焊底(foot)部分或焊盤(pad)部分18和19，其用于將封裝10連接到電路印刷板或組件的下一級。下置引腳14和16還分別包括中間的連接部分或焊腳部分22和23，并分別支撐頂部、基座或芯片連接部分26和27。焊底部分18與中間部分22形成角36。在一個示例性的實施方案中，角36大約是90度。可替換地，角36大于或小于90度。在一個示例性的實施方案中，焊底部分19與焊腳部分23具有類似的定位。基座部分26和27分別包括突出部分、隆起的支座、支架、芯片粘結部分、連接器件、或支柱31和32。支架31和32用于耦合、相連或結合到電子或半導體芯片34，并采用諸如常規的掩膜工藝(masking)和蝕刻技術形成。其他形成支架31和32的方法包括螺栓狀凸焊(stud bumping)、電鍍和模壓以形成凹紋特征。另外，引線鍵合結球(wire bond ball formation)和引線剪切(wiretrim)用于形成支架31和32。
半導體芯片34包括諸功率MOSFET器件、雙極晶體管、絕緣柵雙極型晶體管、可控硅整流器、二極管、模擬或數字集成電路、傳感器、無源元件或別的電子器件。半導體芯片34包括第一結合面43和與第一結合面相對的第二結合面或焊端44。在所示的實施方案中，半導體芯片34是功率晶體管，其包括控制電極或觸點28、以及形成在第一結合面43上的第一或主要載流電極或觸點29。各支架31和32具有對應于觸點28和29的區域的粘結區，這樣支架31和32可以具有不同的尺寸或表面積或形狀以便與觸點28和29合適地匹配或連接。
在優選的實施方案中，觸點28和29包括可焊接的金屬，如TiNiAg、CrNiAu或類似物。利用焊料管芯附著(solder die attach)和/或導電環氧樹脂管芯附著材料將觸點28和29連接到支架31和32。與現有技術中的接觸區平而更大的結構相比，根據本發明，支架31和32提供了更小或更優的接觸區，以及提供了自定心(self-centering)效應。這減少了芯片粘結法過程中半導體芯片34的旋轉，由此減少了偏移問題。
半導體芯片34還包括第二載流電極37，在此實施方案中，其形成在半導體芯片34的背面或底面。在封裝10中，載流電極37是適于直接結合或粘結到下一級組件上的結合焊盤的暴露焊端。在優選的實施方案中，載流電極37包括可焊接的金屬層，如TiNiAg、CrNiAu或用焊料或別的管芯粘結層粘結到組件下一級的類似物。
封裝10還包括任選的模制封裝層或保護層39，其覆蓋了至少一部分半導體芯片34和部分下置半導體引腳14和16。在所示的實施方案中，焊底部分18和19具有暴露的表面以耦合或連接到組件的下一級。這是可以實現的，如通過在模制過程中，將載流電極37和引腳框架11的焊底部分18和19靠在模腔表面以阻止模具化合物覆蓋這些表面。此方法比研磨工藝有優勢，這是因為其省略了額外的工藝步驟，同時避免了與此有關的可靠性問題。
封裝層39包括諸如可以從加利福尼亞圣克拉拉的Sumitomo Plastics America獲得的G770模具化合物的環氧樹脂模具化合物。可選擇的，封裝層39包括增強的導熱性模具化合物，如可以從加利福尼亞圣克拉拉的Hitachi Chemical獲得的CEL9000系列模具化合物。
圖1B顯示了根據本發明另一個實施方案的下置封裝結構20的截面圖。封裝結構20類似于封裝結構10，除了未使用封裝層39。封裝20適合于重量非常輕和外形薄的應用場合。在封裝20粘結到組件的下一級后，共形(conformal)的鈍化層(如環氧樹脂或聚氨脂涂層)可以涂覆到封裝之上用于額外的保護。
根據形成封裝10的優選的過成型(overmolding)工藝，圖2顯示了圖1中的多個100封裝10的截面圖。使用一列111下置引腳框架11和過成型工藝形成了多個100封裝10。在過成型工藝中，一列111引腳框架11用模制化合物的連續層139模制，并使用鋸、切割或其他分離技術將模制結構沿著諸如虛線1001分割成單體封裝10。與單腔模制法相比，此方法是優選的，因為這減少了模具化合物材料的使用，并減少了引腳框架材料的耗費量。
圖3顯示了根據本發明另一個實施方案的下置封裝30的放大的截面圖。在此實施方案中，導電塞或板41連接到電極37，其用于連接到組件的下一級。在示例性的實施方案中，板41包括銅、銅合金或與用于引腳框架11的材料類似的材料。此外，所示的波動形的或非平面的下置部分116連接到半導體芯片34的觸點29，以及具有多個支架32。在示例性的實施方案中，波動形的下置部分116包括波動形的中間部分123和波動形的底座部分127。在某些應用場合中，波動形的下置部分116是優選的，因為其將一部分下置導電引腳靠近封裝30的外表面設置，這有助于增強或改進由載流電極產生的熱的傳遞或消散。在可替代的實施方案中，只有下置部分116的中間部分或底座部分是波動形的。應該理解波動形的下置部分116和/或導電板41可以與圖1B的封裝20以及下述實施方案一起使用。
圖4顯示了在第一半導體芯片34粘結之后，根據本發明的一列1011下置引腳框架11的一部分，這適合于制造封裝10和20。半導體芯片34使用上述材料連接到支架31和32。雖然沒有顯示，但是在封裝步驟和/或分離步驟之前，第二或另外的半導體芯片34粘結到第二支架31和32。圖5顯示了在形成任選的封裝層39之后，圖1A的封裝10的仰視圖，以及顯示了焊盤18和19以及電極37的暴露部分。可替代地，根據圖3顯示的實施方案，元件37可以被板41的表面替代。
圖6顯示了下置封裝100的可替代實施方案的一部分，其包括引腳框架211，引腳框架211包括下置導電引腳14和16。在此實施方案中，引腳框架211包括額外的下置部分或導電引線214，其包括焊底或焊盤部分221，中間的連接部分或焊腳部分224，以及支撐頂部、結合部分、平臺部分或芯片連接部分228。而且，焊腳部分222具有高度或長度225，其小于焊腳部分23的高度或長度25，這允許了粘結結構、連接器件、帶片(clip)或條(strip)241用于將半導體芯片34連接到基座部分228，正如圖所示。帶片241利用諸如焊料管芯粘結(solder die attach)材料連接到半導體芯片34和基座部分228。帶片241包括諸如銅、銅合金、電鍍銅或類似的材料。在可替換的實施方案中，高度25和225是一樣的，且彎曲帶片(bent clip)用于將半導體芯片34連接到基座部分228。
在圖6的實施方案中，高度25大于支架31和32、半導體芯片34和芯片241的組合厚度，以便在模制后，封裝層39覆蓋帶片241。圖7顯示了在形成任選的封裝層39之后，并在分離步驟之后，封裝結構100A的仰視圖。封裝100A的焊底部分18、19和221包括如圖所示用于連接到組件下一級的暴露表面。如果電極37的平面化是個問題的話，那么圖6的實施方案是優選的。
圖8顯示了根據本發明的一部分下置多芯片封裝300。如圖4所示，引腳框架311包括引腳框架部分11和半導體芯片34，共有的焊盤部分319除外。引腳框架311還包括額外的凹陷或下置部分或導電引腳314和316，用于支撐相同或不同的半導體芯片34。例如，半導體芯片包括二極管、傳感器、無源元件、集成電路或類似物。下置導電引腳316包括支架332，其中采用諸如焊料管芯粘結層粘結半導體芯片34。在此實施方案中，如圖所示，下置半導體引腳314是部分下置，或高于其他基座部分以容納芯片341，其將半導體芯片34連接到基座部分326。下置導電引腳314還包括用于連接到組件下一級的焊底部分或焊盤部分321。焊腳部分322將焊盤部分321連接到基座部分326。在可替代的實施方案中，可以省去芯片341，另外，半導體芯片334的底面或背面336直接暴露，用于連接到組件的下一級。應該理解導電板41可以用于連接。
圖9顯示了在形成任選的封裝層39的模制步驟之后，并在顯示封裝輪廓和焊底部分18、319和321以及電極37的示例性位置的分離步驟之后，下置多芯片封裝300的仰視圖。
圖10顯示了根據本發明的包括引腳框架411的可替代的下置多芯片封裝400的一部分。圖10的實施方案類似于圖9，引腳框架包括額外的下置導電引腳414除外，其支持將半導體芯片34的電極37連接到基座部分426的導電芯片441。這類似于結合附圖6描述的實施方案。在此實施方案中，下置導電引腳414是部分下置，或高于其他基座部分以容納芯片441。在可替代的實施方案中，下置導電引腳414下置到與其他下置部分同樣的程度，且彎曲帶片用于將電極連接到下置導電引腳414。下置導電引腳414包括用于連接到組件下一級的焊底部分或焊盤部分421。
圖11顯示了在形成封裝層39的模制步驟之后，并在顯示封裝輪廓和焊盤部分18、319、321和421的暴露表面的示例性位置的分離步驟之后，下置多芯片封裝400A的仰視圖。應該理解顯示在圖5、7、9中的焊盤18、19、319、321和421的尺寸僅僅是示例性的，且此尺寸根據設計和應用的限制來增大或減小。
圖12顯示了根據本發明又一個實施方案的下置封裝結構40的截面圖。封裝40類似于封裝10、30、100A、300A和400A，除了封裝層139更薄以暴露基座部分127上部的、外部的或主要的表面。這是可以實現的，如通過在模制過程中將基座部分127靠住模腔的表面以阻止模具化合物覆蓋基座部分127。
在所示的實施方案中，還暴露了基座部分26的外表面，但是這并不是要求的。通過暴露基座部分127的外表面，改進了熱消散。而且，如圖12所示，基座部分127比基座部分27長以提供更多的表面來消散熱。任選地，散熱器用導電環氧樹脂直接連接到基座部分127。另外，導熱且電絕緣的層63用于將散熱器連接到封裝40。應該理解圖12的實施方案適用于封裝10、30、100A、300A和400A及其組合。
圖13顯示了根據本發明又一個實施方案的封裝結構500的截面圖。封裝結構類似于封裝結構10、30、100A、300A和400A，除了在此實施方案中，引腳框架511包括具有基座或平臺部分526的下置導電引腳514，其與導電芯片34的觸點528隔開。也就是說，形成的基座部分526無支架。這允許使用其他連接器件，如引線鍵合(wirebond)541來將觸點528連接到基座部分526。使用常規的引線鍵合技術形成引線鍵合541。在此實施方案中，觸點528包括適合于引線鍵合的導電材料，如鋁、鋁合金、或類似物。在可替代的實施方案中，引線鍵合541用帶結合或帶片替代。應該理解圖13的實施方案適合于封裝結構10、20、30、100A、300A或其組合。
因此，很明顯根據本發明，此處提供了一種結構和一種形成改進的電子封裝的方法。此封裝引入了具有芯片的下置引腳框架，芯片取向使得其主要載流電極連接到下置引腳框架上的支架。支架減少了焊料管芯粘結過程中的芯片旋轉。在一個實施方案中，芯片包括連接到下置引腳框架上的其他支架的控制電極。在優選的實施方案中，載流電極包括可焊接的金屬。與現有技術中利用倒裝芯片和UBM互連方案的器件相比，支架和可焊接的金屬提供了更可靠和更有成本效益的封裝結構。
在另一個實施方案中，引線鍵合用于將控制電極連接到引腳框架上。在又一個實施方案中，引腳框架包括一個下置導電引腳，其具有波動狀的輪廓以增加熱消散。在又一個實施方案中，封裝層變薄了以提供改進熱消散的暴露的基座部分。根據本發明的結構還適合于多芯片和多互連配置。過成型制法用在形成本發明的封裝的優選方法中，這減少了模具化合物的使用和引腳框架的廢棄量。
雖然已經參照其具體的實施方案描述和闡釋了本發明，但是并不意味著本發明限制于這些示例性的實施方案。
權利要求
1.一種封裝結構，包括一電子芯片，其具有帶第一電極的第一結合面和與所述第一結合面相對的第二結合面；以及第一下置導電引腳，其具有連接到所述第一電極的第一支架。
2.如權利要求1所述的封裝結構，其還包括封裝層，所述封裝層覆蓋了至少一部分所述第一下置導電引腳和至少一部分所述電子芯片。
3.如權利要求2所述的封裝結構，其中所述第一下置導電引腳包括第一基座部分，以及其中所述第一基座部分的表面是暴露的。
4.如權利要求2所述的封裝結構，其中所述第一下置導電引腳包括第一焊盤部分，以及其中一部分所述第一焊盤和所述第二結合面是暴露的。
5.如權利要求2所述的封裝結構，其中所述封裝層包括過成型的封裝材料。
6.如權利要求1所述的封裝結構，其中所述第一電極包括可焊接的金屬。
7.如權利要求1所述的封裝結構，其中至少一部分所述第一下置導電引腳是波動狀的。
8.如權利要求1所述的封裝結構，其還包括連接到所述第二結合面的導電板。
9.如權利要求1所述的封裝結構，其還包括第二下置導電引腳，其中所述第二下置導電引腳包括第二支架和第二焊盤，且其中所述電子芯片還包括所述第一結合表面上的第二電極，且其中所述第二電極連接到所述第二支架。
10.如權利要求9所述的封裝結構，其還包括第三下置導電引腳，其中所述第二結合面連接到具有粘結結構的所述第三下置導電引腳。
11.如權利要求10所述的封裝結構，其中所述粘結結構包括一帶片。
12.如權利要求1所述的封裝結構，其還包括與所述電子芯片分開的第二下置導電引腳，且其中連接器件將所述第二下置導電引腳連接到所述電子芯片上的第二電極。
13.如權利要求12所述的封裝結構，其中所述連接器件包括一引線鍵合。
14.一種電子封裝結構，包括第一下置導電引腳，其包括第一焊盤部分和具有第一隆起支座的第一基座部分；第二下置導電引腳，其包括第二焊盤部分和第二基座部分；第一電子芯片，其具有第一表面上的第一觸點和第二觸點，其中所述第一觸點連接到所述第一隆起支座；以及第一連接器件，其將所述第二基座部分連接到所述第二觸點。
15.如權利要求14所述的電子封裝結構，其還包括封裝層，所述封裝層覆蓋了至少一部分所述第一下置導電引腳和至少一部分所述第一電子芯片。
16.如權利要求15所述的電子封裝結構，其中所述第一基座的表面是暴露的。
17.如權利要求14所述的電子封裝結構，其中所述第一連接器件包括形成在所述第二基座部分上的第二隆起支座。
18.如權利要求14所述的電子封裝結構，其中所述第一連接器件包括引線鍵合。
19.如權利要求14所述的電子封裝結構，還包括第三下置導電引腳，其包括第三焊盤部分和具有第三隆起支座的第三基座部分；第四下置導電引腳，其包括第四焊盤部分和第四基座部分；第二電子芯片，其具有連接到所述第三隆起支座的第三觸點；以及第二連接器件，其將所述第二電子芯片連接到所述第四下置導電引腳。
20.如權利要求14所述的電子封裝結構，還包括第三下置導電引腳，其包括第三焊盤部分和第三基座部分；以及第二連接器件，其將所述第一電子芯片的第二表面連接到所述第三基座部分。
21.如權利要求20所述的電子封裝結構，其中所述第二連接器件包括一帶片。
22.如權利要求14所述的電子封裝結構，其中一部分所述第一下置導電引腳是波動狀的。
23.一種形成電子封裝的方法，包括步驟提供具有第一和第二下置導電引腳的引腳框架，其中所述第一和第二下置導電引腳包括基座部分，且其中所述第一下置導電引腳的所述基座部分具有第一隆起支座。將電子芯片粘結到所述引腳框架，其中所述電子芯片包括第一觸點和第二觸點，且其中所述第一觸點連接到所述第一隆起支座；以及將所述第二觸點連接到所述第二基座部分。
24.如權利要求23所述的方法，其還包括封裝至少一部分所述第一和第二下置導電引腳以及至少一部分所述電子芯片的步驟。
25.如權利要求23所述的方法，其中將所述第二觸點連接到所述第二基座部分的所述步驟包括將所述第二觸點連接到在所述第二基座部分上形成的第二隆起支座。
26.如權利要求23所述的方法，其中將所述第二觸點連接到所述第二基座部分的所述步驟包括用一引線鍵合將所述第二觸點連接到所述第二基座部分。
全文摘要
在一個實施方案中，無引腳封裝包括具有基座部分的下置導電引腳。基座部分包括支架，其采用諸如焊料管芯粘結材料粘結到電子芯片上的電極。任選的封裝層覆蓋部分下置導電引腳和部分電子芯片，同時露出下置導電引腳的焊盤部分和暴露的電子芯片的表面。焊盤部分和電子芯片的表面都被定向以粘結到組件的下一級。
文檔編號H01L23/31GK101073152SQ200480044530
公開日2007年11月14日 申請日期2004年12月20日 優先權日2004年12月20日
發明者小詹姆斯·P·萊特曼, 喬斯弗·K·弗蒂, 杰·A·尤德, 威廉·F·博格奧特 申請人:半導體元件工業有限責任公司