半導體存儲器件及其制造方法

專利名稱：半導體存儲器件及其制造方法
技術領域：
本發明涉及一種半導體存儲器件及其制造方法，特別是，涉及一種通過在納米點(nano-dot)或納米粒子等上聚集電荷而存儲信息的半導體存儲器件及制造方法。
背景技術：
近年來，所謂納米技術的技術領域被世人所關注。該技術領域是涉及一種利用納米級的物質或微粒，且利用宏觀狀態下未曾觀察到的現象、或者不可能發生的現象的技術領域。在這樣的背景下，提出了通過在納米點或納米粒子上聚集電荷來存儲信息的裝置。
作為采用納米點或納米粒子的主流的存儲器件，使用了硅納米晶體的存儲器件被人們所關注。使用了硅納米晶體的存儲器件，在硅基板上的絕緣膜中形成硅微粒，并通過在該微粒中聚集電荷的方法實現存儲工作。
例如，在專利文獻1～3中記載有使用納米點或納米粒子的存儲器件。
專利文獻1JP特開平11-040809號公報專利文獻2JP特開2000-022005號公報專利文獻3JP特開2004-111734號公報發明內容發明要解決的課題可是，硅納米晶體的微粒尺寸最小也有6～10nm左右，而且面密度也是1×1012cm-2左右為極限。若利用這種程度的大小及面密度，則每一個單元(1位)所對應的點(dot)數會減少，從而無法滿足今后對器件的微細化要求。例如在45nm代產品的器件中，若根據上述面密度來換算，則每一個單元所對應的點數為20個。此時，假如由于工藝上的偏差而點數例如變化了2個，那么聚集電荷量就會變化10％，從而就很快達到微細化的極限。
本發明的目的，涉及一種通過在納米點或納米粒子等電荷聚集體上聚集電荷而存儲信息的半導體存儲器件及其制造方法，而且提供一種作為電荷聚集體而具有微粒的半導體存儲器件以及制造這種半導體存儲器件的制造方法，其中，上述微粒以高的面密度形成得極其微細。
解決課題的方法根據本發明的一個觀點，則能夠提供一種半導體存儲器件，具有電荷聚集層，其形成在半導體基板上，而且在絕緣膜中具有作為電荷聚集體的多個微粒；柵電極，其形成在上述電荷聚集層上，其特征在于，上述微粒由金屬氧化物或者金屬氮化物構成。
另外，根據本發明的其他觀點，則能夠提供一種半導體存儲器件的制造方法，其特征在于，包括在半導體基板上，形成第一絕緣膜的工序；在上述第一絕緣膜上，形成金屬化合物膜的工序，其中，該金屬化合物膜由金屬氧化物或者金屬氮化物構成；通過熱處理使上述金屬化合物膜自身內聚，從而形成多個微粒的工序，其中，該多個微粒由上述金屬氧化物或者上述金屬氮化物構成；在形成有上述微粒的上述第一絕緣膜上，形成第二絕緣膜的工序；在上述第二絕緣膜上，形成柵電極的工序。
另外，根據本發明的另外的其它觀點，則提供一種半導體存儲器件的制造方法，其特征在于，包括在半導體基板上，形成第一絕緣膜的工序；在上述第一絕緣膜上，形成金屬化合物膜的工序，其中，該金屬化合物膜由金屬氧化物或者金屬氮化物構成；在上述金屬化合物膜上，形成第二絕緣膜的工序；通過熱處理使上述金屬氧化物膜自身內聚，從而形成多個微粒的工序，其中，該多個微粒由上述金屬氧化物或者上述金屬氮化物構成；在上述第二絕緣膜上，形成柵電極的工序。
發明效果根據本發明，則因為利用金屬氧化物的自身內聚性形成金屬氧化物的微粒，所以能夠將微粒以高的面密度形成為極其微細。由此，能夠構成具有電荷聚集層的半導體存儲器件，其中，該電荷聚集層以高密度包含有作為電荷聚集體的微粒，從而在更加微細的器件中，也能夠將電荷保持量的偏差抑制得很小。


圖1是表示本發明的第一實施方式的半導體存儲器件的結構的概略剖視圖。
圖2是表示在本發明的第一實施方式的半導體存儲器件中的閾值電壓變化量對寫入時間的依賴性的曲線圖。
圖3是表示本發明的第一實施方式的半導體存儲器件的Id-Vg特性的曲線圖。
圖4是表示具有包含膜狀氧化鉿的電荷聚集層的半導體存儲器件的電荷保持特性的曲線圖。
圖5是表示具有包含點狀的氧化鉿的電荷聚集層的半導體存儲器件的電荷保持特性的曲線圖。
圖6是表示本發明的第一實施方式的半導體存儲器件的制造方法的工序剖視圖(其一)。
圖7是表示本發明的第一實施方式的半導體存儲器件的制造方法的工序剖視圖(其二)。
圖8是表示氧化鉿膜的膜厚與氧化鉿點的微粒直徑之間關系的曲線圖。
圖9是表示本發明的第一實施方式的半導體存儲器件的其他制造方法的工序剖視圖。
圖10是表示本發明的第二實施方式的半導體存儲器件的結構的概略剖視圖。
圖11是表示本發明的第二實施方式的半導體存儲器件的Id-Vg特性的曲線圖。
圖12是表示本發明的第一實施方式的半導體存儲器件的制造方法的工序剖視圖。
附圖標記的說明10 硅基板12 隧道絕緣膜
14，20 氧化鉿膜16，22 氧化鉿點18 中間絕緣膜24 頂部絕緣膜26 電荷聚集層28 多晶硅膜30 柵電極32 源極/漏極區域具體實施方式
[第一實施方式]利用圖1～圖9，對本發明的第一實施方式的半導體存儲器件及具制造方法進行說明。
圖1是表示本實施方式的半導體存儲器件的結構的概略剖視圖，圖2是表示在本實施方式的半導體存儲器件中的閾值電壓變化量對寫入時間的依賴性的曲線圖，圖3是表示本實施方式的半導體存儲器件的Id-Vg特性的曲線圖，圖4是表示具有包含膜狀氧化鉿的電荷聚集層的半導體存儲器件的電荷保持特性的曲線圖，圖5是表示具有包含點狀的氧化鉿的電荷聚集層的半導體存儲器件的電荷保持特性的曲線圖，圖6以及圖7是表示本實施方式的半導體存儲器件的制造方法的工序剖視圖，圖8是表示氧化鉿膜的膜厚與氧化鉿點的微粒直徑之間關系的曲線圖，圖9是表示本實施方式的半導體存儲器件的其他制造方法的工序剖視圖。
首先，利用圖1來說明本實施方式的半導體存儲器件的結構。
在硅基板10上形成有用于聚集作為存儲信息的電荷的電荷聚集層26。電荷聚集層26具有隧道絕緣膜12；頂部絕緣膜24，其形成在隧道絕緣膜12上；氧化鉿點16，其分散在隧道絕緣膜12與頂部絕緣膜24之間的界面而形成。在電荷聚集層26上形成有柵電極30。在位于柵電極30兩側的硅基板10內，形成有源極/漏極區域32。
這樣，本實施方式的半導體存儲器件的主要特征在于，電荷聚集層26具有氧化鉿點16。雖然氧化鉿為絕緣材料，但也是一種作為電子陷阱發而揮功能的物質。因此，通過形成包含氧化鉿點的電荷聚集層，能夠在電荷聚集層聚集作為存儲信息的電荷，從而能夠將其作為存儲器件來使用。
對電荷聚集層26中的氧化鉿點16所聚集的電荷，如果不施加寫入所需的高電場，該電荷就不會在膜內移動。因此，本實施方式的半導體存儲器件既能夠構成在電荷聚集層26中均勻地寫入電荷而作為1位/1晶體管的單元來使用的NAND型存儲單元，又能夠構成在源極/漏極區域端分別局部地寫入電荷而作為2位/1晶體管的單元來使用的MirrorBit型存儲單元。
圖2是表示在本實施方式的半導體存儲器件中的閾值電壓變化量ΔVth對寫入時間的依賴性的曲線圖。向用于測定的試樣的寫入是這樣進行的，即，設想利用NAND型存儲單元的情況，通過FN隧道效應將電子從基板注入到電荷聚集層。這時，柵電壓Vg為Vg＝20V，基板電壓Vb為Vb＝0。
如圖所示，閾值電壓變化量ΔVth與寫入時間同時增加。由此可以確定，在電荷聚集層26中的氧化鉿點16上聚集有電荷。
圖3是表示本實施方式的半導體存儲器件的Id-Vg特性的曲線圖。用于測定的試樣是一種這樣的試樣，即，設想利用MirrorBit型存儲單元的情況，將電荷局部地寫入到電荷聚集層的源極附近或者漏極附近的其中之一的試樣。向試樣的寫入是這樣進行的，即，將柵極電壓Vg設定為Vg＝9V、將漏極電壓Vd設定為Vd＝5V、將寫入時間t設定為t＝10μs，并通過溝道熱電子(Channel Hot Electron)工藝注入了電子。對于該試樣，測定了相對寫入以正向讀取時和以反向讀取時的Id-Vg特性。還有，以正向讀取是指，將寫入有電荷一側的擴散層視為漏極而測定Id-Vg特性的情況，而以反向讀取是指，將沒有寫入電荷一側的擴散層視為漏極而進行Id-Vg特性測定的情況。
如圖所示，在以正向讀取和以反向讀取時，可觀察到Id-Vg特性的改變，從而能夠判斷閾值電壓在變化。由此可以確定，在電荷聚集層26中的氧化鉿點16上局部地聚集有電荷。
由上所述，能夠將具有電荷聚集層26的本實施方式的半導體存儲器件，應用到NAND型存儲單元以及Mirror Bit(ミラ一ビツト)型存儲單元中，其中，該電荷聚集層26包含氧化鉿點16。
還有，由于氧化鉿為絕緣體，所以與將ONO膜作為電荷聚集層而使用的半導體存儲器件的情況同樣，也可以將氧化鉿形成為膜狀而作為電荷聚集層來利用。可是，即使將氧化鉿形成為膜狀，也不能發揮良好特性的電荷聚集層的功能。
圖4是表示具有在隧道絕緣膜12與頂部絕緣膜24之間形成有膜狀的氧化鉿的電荷聚集層26的半導體存儲器件的電荷保持特性的曲線圖。而且，圖5是表示具有在隧道絕緣膜12與頂部絕緣膜24之間形成有粒子狀的氧化鉿的電荷聚集層26的本實施方式的半導體存儲器件的電荷保持特性的曲線圖。
如圖4所示，在利用具有膜狀的氧化鉿的半導體存儲器件的情況下，在聚集有電荷的單元(圖中，寫入位)，隨著時間的增加閾值電壓Vth降低，從而可以判斷聚集電荷在消失。另一方面，在未聚集有電荷的單元(圖中，清除位)，隨著時間的增加閾值電壓Vth也隨之升高，從而可以判斷電荷在流入。這意味著，在膜狀的氧化鉿中發生電荷向膜面內方向的移動。
這樣，關于膜狀的氧化鉿，由于發生電荷易于在膜中移動的現象，因此閾值電壓Vth大幅度地變化，從而不適合作為存儲信息的器件。
而另一方面，在利用具有粒子狀的氧化鉿的本實施方式的半導體存儲器件的情況下，如圖5所示，在聚集有電荷的單元(圖中，寫入位)及未聚集有電荷的清除狀態的單元(圖中，清除位)的其中之一，隨著時間的增大閾值電壓Vth均都幾乎沒有變化。即，可知，具有極其良好的電荷保持特性。
通過采用本申請的發明人所發現的下述制造方法，可以將氧化鉿形成為4nm以下的微粒。并且，還能夠形成為高于面密度1×1012cm-2的高密度。該微粒直徑及密度與6～10nm左右的微粒直徑以及1×1012cm-2左右的面密度為極限的硅納米晶體的情況相比更加微細且密度高，因此極有希望應用到今后對設備進一步進行微細化的技術中。
還有，氧化鉿點16在從硅基板10相同的距離處以二維分布。即，氧化鉿點16以大致均勻的高度形成在電荷聚集層26中。因此，通過隧道絕緣膜12及頂部絕緣膜24的膜厚，能夠控制氧化鉿點16在厚度方向上的位置。因為晶體管的閾值變化在很大程度上依賴于聚集電荷量、以及從電極的距離，所以控制氧化鉿點16在厚度方向上的位置，對控制閾值電壓的變化量、或者抑制閾值電壓的偏差極其有效。
接著，利用圖6～圖9來說明本實施方式的半導體存儲器件的制造方法。
首先，例如通過熱氧化法，在硅基板10上例如形成由膜厚為3nm的硅氧化膜而成的隧道絕緣膜12。隧道絕緣膜12是例如在800℃的干燥氧氣環境中進行熱氧化而形成的。此外，氧化法以及其環境不僅僅只局限于如上的情況，而且其膜厚的范圍可以為1～10nm。
接著，例如采用MOCVD(Metal Organic Chemical Vapor Deposition金屬有機化學氣相沉積)法，在隧道絕緣膜12上堆積例如膜厚為1nm的氧化鉿膜14(圖6(a))。這時，適當地控制成膜條件，使得氧化鉿膜14成為非結晶化狀態。氧化鉿膜14是例如在成膜溫度為500℃、成膜室壓力為50Pa的狀態下進行堆積。將氧化鉿膜14的膜厚形成為0.5～2nm左右。
還有，在形成氧化鉿14的膜時，除了MOCVD法之外，還可以采用原子層CVD(ALCVDAtomic Layer Chemical Vapor Deposition原子層化學氣相沉積)法、激光燒蝕沉積(LADLaser Ablated Deposition)法、MBE(MolecularBeam Epitaxy分子束外延)法、PVD(Physical Vapor Deposition物理氣相沉積)法等。
另外，也可以用成分中含有氧化鉿的其他膜米代替氧化鉿膜14。例如，可以應用HfON膜、HfSiO膜、HfSiON膜、HfAlO膜、HfAlON膜。
接下來，例如利用快速熱退火裝置(RTA裝置)，進行了例如在1000℃下60秒鐘的熱處理。通過該熱處理，氧化鉿膜14自身內聚而形成球狀，從而變成分散形成在隧道絕緣膜12上的氧化鉿點16(圖6(b))。
這時，所形成的氧化鉿點16的微粒直徑大體上取決于氧化鉿膜14的膜厚。即，如圖8所示，氧化鉿膜14的所形成膜厚越厚，氧化鉿點16的平均微粒直徑也就越大，例如在膜厚為0.5nm時平均微粒直徑為2nm左右，在膜厚為1nm時平均微粒直徑為3nm。
將熱處理溫度設定為使氧化鉿膜14充分自身內聚所需的溫度。熱處理溫度也隨著氧化鉿膜14的膜厚而變化，例如，當膜厚為0.5nm以下時，需要1000℃以上的溫度，當膜厚為0.5nm以上且2nm以下時，需要1050℃以上的溫度。在此溫度以下的溫度下，可能會發生膜厚及微粒直徑變得不均勻、或者形成不了完整的點狀等情況。
此外，本申請的發明人進行了研究后，在將氧化鉿膜堆積了0.5nm后，進行了在1000℃下60秒鐘的熱處理，由此以6×1012個/cm2的面密度形成了平均微粒直徑為2nm的氧化鉿點。而且，在將氧化鉿膜堆積了1nm后，進行了在1050℃下60秒鐘的熱處理，由此以3×1012個/cm2的面密度形成了平均微粒直徑為3nm的氧化鉿點。若面密度為6×1012個/cm2，則在45nm代產品相當于每1單元所對應的點數為120個，在32nm代產品相當于每1單元所對應的點數為60個，所以能夠獲得充分可應用的點數。
通常，對于以非結晶化狀態堆積的膜通過熱處理進行多結晶化，但針對氧化鉿來說，由于氧化鉿具有自身內聚性，所以隨著結晶的成長，各個晶粒在晶界分離而分別內聚，從而形成為球狀。另一方面，硅納米晶體是將在膜成長的初始過程中所形成的島狀的核作為基礎而形成微粒，因此與氧化鉿的自身內聚是不同的機理。該機理的不同可能就是氧化鉿可以以高密度形成極小的微粒的主要原因。
接下來，例如通過LPCVD(Low Physical Chemical Vapor Deposition低壓化學氣相淀積系統)法，在形成有氧化鉿點16的隧道絕緣膜12上堆積例如膜厚為10nm的HTO膜，從而形成由HTO膜而成的頂部絕緣膜24。HTO膜是例如在成膜溫度為800℃、成膜室壓力為133Pa的狀態下進行堆積的。HTO膜的膜厚形成為3～20nm左右。此外，作為頂部絕緣膜24，也可以應用通過MOCVD法或等離子CVD法堆積而成的硅氧化膜。
此外，也可以將用于使氧化鉿自身內聚的熱處理在形成頂部絕緣膜24之后進行。即，如圖9(a)所示，在依次形成隧道絕緣膜12、氧化鉿膜14及頂部絕緣膜24之后，進行上述熱處理，從而能夠在隧道絕緣膜12與頂部絕緣膜24之間的界面上形成氧化鉿點16(圖9(b))。
另外，也可以在形成隧道絕緣膜12、氧化鉿膜14及頂部絕緣膜24之后，分別進行600～1000℃左右的熱處理。通過該熱處理，可使膜變得致密，從而能夠得到良好的電氣特性。
就這樣，可形成具有隧道絕緣膜12、氧化鉿點16以及頂部絕緣膜24的電荷聚集層26(圖6(c))。
接著，例如采用LPCVD法，在電荷聚集層26上堆積例如膜厚為100nm的多晶硅膜28(圖7(a))。多晶硅膜28是例如在成膜溫度為600℃、成膜室壓力為26Pa的狀態下堆積的。多晶硅膜28的膜厚形成為50～200nm左右。還有，取代多晶硅膜的膜，而可以堆積非結晶硅膜，或者也可以是非摻雜膜或摻雜有磷或硼的膜。
接著，通過光刻法及干刻法在多晶硅膜28上刻畫圖案，從而形成由多晶硅膜而成的柵電極30(圖7(b))。
接著，把柵電極30作為掩模而進行離子注入，從而在位于柵電極30兩側的硅基板10內形成源極/漏極區域32(圖7(c))。
這樣，根據本實施方式，則利用氧化鉿的自身內聚性形成氧化鉿點，所以能夠以高于面密度1×1012cm-2的高密度形成微粒直徑為4nm以下的微粒。由此，能夠構成具有以高密度包含作為電荷聚集體的氧化鉿點的電荷聚集層的半導體存儲器件，因此，即使在更加微細的器件中，也能夠將電荷保持量的偏差抑制為很小。
<第二實施方式>
利用圖10～圖12來說明本發明的第二實施方式的半導體存儲器件及其制造方法。此外，對與圖1～圖9中所示的第一實施方式的半導體存儲器件及其制造方法相同的構成元件，標注相同的符號，并省略或者簡化其說明。
圖10是表示本實施方式的半導體存儲器件的結構的概略剖視圖，圖11是表示本實施方式的半導體存儲器件的Id-Vg特性的曲線圖，圖12是表示本實施方式的半導體存儲器件的制造方法的工序剖視圖。
首先，利用圖10來說明本實施方式的半導體存儲器件的結構。
如圖10所示，本實施方式的半導體存儲器件的特征在于，在電荷聚集層26中層疊有氧化鉿點的層。即，電荷聚集層26具有隧道絕緣膜12；中間絕緣層18，其形成在隧道絕緣膜12上；頂部絕緣膜24，其形成在中間絕緣層18上；氧化鉿點16，其分散形成在隧道絕緣膜12與中間絕緣層18之間的界面；氧化鉿點22，其分散形成在中間絕緣層18與頂部絕緣膜24之間的界面。
通過如此增加在電荷聚集層26中的氧化鉿點的層數，能夠增加每單位面積所對應的電荷聚集量。由此，能夠擴大半導體存儲器件的工作范圍。
圖11是表示閾值電壓變化量對于寫入時間的依賴性的曲線圖。圖中，○標記表示形成單層氧化鉿點的第一實施方式的半導體存儲器件的情況，□標記表示形成兩層氧化鉿點的情況。用于測定的試樣是，在堆積了氧化鉿1nm之后，進行過在1050℃下60秒鐘的熱處理而形成了氧化鉿點的試料。而且，向試樣的寫入是，設想利用NAND型的單元的情況，在將柵極電壓Vg設定為Vg＝20V、將基板電壓Vb設定為Vb＝0的狀態下，通過FN隧道效應將電子從基板側注入而進行的。
如圖所示，當氧化鉿點為單層時，由于電荷聚集層26較薄，因此通過較短的寫入時間能夠得到大的閾值電壓變化量。另一方面，在氧化鉿點為兩層時，寫入所需時間比單層時更長，該更長的時間與電荷聚集層26變厚的量相對應。可是，由于收集電荷的容量大，因此最終還是能夠得到比單層時更大的閾值電壓變化量。
還有，氧化鉿點16、22分別在從硅基板10相同距離處二維地分布。即，氧化鉿點16、22分別在電荷聚集層26中形成在大體均勻的高度處。因此，根據隧道絕緣膜12、中間絕緣膜18及頂部絕緣膜24的膜厚，能夠控制氧化鉿點16、22在厚度方向上的位置。因為晶體管的閾值變化在很大程度上依賴于聚集電荷量、和其從電極的距離，因此，控制氧化鉿點16、22在厚度方向上的位置，對于控制閾值電壓的變化量、或抑制閾值電壓的偏差極其有效。
下面，利用圖12來說明本實施方式的半導體存儲器件的制造方法。
首先，以與圖6(a)所示的第一實施方式的半導體存儲器件的制造方法同樣的方法，在硅基板10上形成隧道絕緣膜12及氧化鉿膜14。
接著，例如采用LPCVD法，在氧化鉿膜14上堆積例如膜厚為3nm(優選為1～5nm)的HTO膜，從而形成由HTO膜而成的中間絕緣層18。
接著，例如采用MOCVD法，在中間絕緣膜18上堆積例如膜厚為1nm的氧化鉿膜20。這時，適當控制成膜的條件，使得氧化鉿膜20變成非結晶狀態。在例如成膜溫度為500℃、成膜室壓力為50Pa的狀態下堆積氧化鉿膜20。氧化鉿膜20的膜厚形成為0.5～2nm左右。
接下來，例如采用LPCVD法，在氧化鉿膜20上堆積例如膜厚為10nm的HTO膜，從而形成由HTO膜而成的頂部絕緣膜24(圖12(a))。在例如成膜溫度為800℃、成膜室壓力為133Pa的狀態下堆積HTO膜。HTO膜的膜厚形成為3～20nm左右。還有，作為頂部絕緣膜24，也可以應用通過MOCVD法或等離子CVD法堆積而成的硅氧化膜。
接著，例如利用快速熱退火裝置(RTA裝置)，例如進行在1000℃下60秒鐘的熱處理。通過該熱處理，氧化鉿膜14自身內聚而形成球狀，從而形成氧化鉿點16，而且，氧化鉿膜20自身內聚而形成球狀，從而形成氧化鉿點22(圖12(b))。
這時，氧化鉿點16大體上維持與隧道絕緣膜12以及中間絕緣膜18的位置關系。還有，氧化鉿點22大體上維持與中間絕緣膜18以及頂部絕緣膜18的位置關系。即，氧化鉿點16、22分別在電荷聚集層26中形成在大致均勻的高度處。
因此，通過控制隧道絕緣膜12、中間絕緣膜18以及頂部絕緣膜24的膜厚，能夠控制氧化鉿點16、22在厚度方向上的位置。因為晶體管的閾值變化在很大程度上依賴于聚集電荷量和其從電極的距離，因此，控制氧化鉿點16、22在厚度方向上的位置，對控制閾值電壓的變化量或者抑制閾值電壓的偏差極其有效。
此外，可以分別進行用于形成氧化鉿點16、22的熱處理。例如，形成隧道絕緣膜12及氧化鉿膜14之后，進行熱處理而形成氧化鉿點16，并在形成有氧化鉿點16的隧道絕緣膜12上形成中間絕緣層18及氧化鉿膜20之后，進行熱處理而形成氧化鉿點22，并在形成有氧化鉿點22的中間絕緣膜18上形成頂部絕緣膜24也可。
而且，形成隧道絕緣膜12、氧化鉿膜14、中間絕緣膜18、氧化鉿膜20及頂部絕緣膜24之后，分別進行600～1000℃左右的熱處理也可。通過該熱處理，膜變得致密，從而能夠得到良好的電氣特性。
就這樣，形成具有隧道絕緣膜12、氧化鉿點16、中間絕緣膜18、氧化鉿點22以及頂部絕緣膜24的電荷聚集層26之后，例如以與圖7(a)～圖7(c)所示的第一實施方式的半導體存儲器件的制造方法同樣的方法，形成柵電極30、源極/漏極區域32等。
這樣，根據本實施方式，則由于利用氧化鉿的自身內聚性來形成氧化鉿點，所以能夠以高于1面密度×1012cm-2的高密度形成微粒直徑為4nm以下的微粒。由此，能夠構成具有電荷聚集層的半導體存儲器件，其中，該電荷聚集層以高密度包含作為電荷聚集體的氧化鉿點，所以即使在更加微細的器件中，也能夠將電荷保持量的偏差抑制得很小。
還有，因為在電荷聚集層中形成兩層氧化鉿點，所以能夠增加每單位面積所對應的電荷聚集量。由此能夠擴大半導體存儲器件的工作范圍。
變型實施方式本發明并不局限于上述實施方式，而可以進行各種變型。
例如，在上述第一及第二實施方式中，在形成了氧化鉿膜之后、或者形成了頂部絕緣膜24之后進行了用于形成氧化鉿點的熱處理，但是只要是在形成氧化鉿膜之后，那么任何時候進行均可，并且也不管進行幾次。例如，通過在形成柵電極30后所進行的熱處理來形成氧化鉿點也可。
另外，雖然在上述第一實施方式中舉例了具有單層氧化鉿點的半導體存儲器件，而且在上述第二實施方式中舉例了具有兩層氧化鉿點的半導體存儲器件，但是氧化鉿點的層數并不僅限于此。也可以構成具有3層以上氧化鉿點的半導體存儲器件。通過增加層數，能夠增大每單位面積所對應的電荷聚集量。
另外，在上述實施方式中，雖然舉例了將本發明應用于具有包含氧化鉿點的電荷聚集層的半導體存儲器件的情況，但是由于除氧化鉿之外的金屬氧化物或者金屬氮化物、例如氮化鉿(HfN)、氧化鋯(ZrOx)、氮化鋯(ZrN)、氧化鉭(TaOx)、氮化鉭(TaN)、氧化鈦(TiOx)、氮化鈦(TiN)等也具有自身內聚性，因此也能夠通過自身內聚性來形成點。因此，通過采用這些材料，也能夠微細、且高密度地形成具有與氧化鉿相同的電荷聚集功能點。還有，只要是成分中包含這些材料的膜即可，所以也可以采用氮氧化膜、硅酸鹽膜、鋁酸鹽(aluminate)膜等。
產業上的可利用性本發明的半導體存儲器件及其制造方法能夠極其微細、且高面密度地形成可作為電荷聚集體來利用的微粒，因此有利于實現對于以在納米點或納米粒子等上聚集電荷的方式存儲信息的半導體存儲器件的微細化和高集成化。
權利要求
1.一種半導體存儲器件，具有電荷聚集層，其形成在半導體基板上，而且在絕緣膜中具有作為電荷聚集體的多個微粒；柵電極，其形成在上述電荷聚集層上，其特征在于，上述微粒由金屬氧化物或者金屬氮化物構成。
2.如權利要求1所述的半導體存儲器件，其特征在于，在上述電荷聚集層中，上述多個微粒在從半導體基板相同距離處以二維分布。
3.如權利要求2所述的半導體存儲器件，其特征在于，在上述電荷聚集層中，形成有兩層以上的以二維分布的上述微粒的層。
4.如權利要求1～3中任一項所述的半導體存儲器件，其特征在于，上述微粒的平均直徑在4nm以下。
5.如權利要求1～4中任一項所述的半導體存儲器件，其特征在于，上述微粒的面密度高于1×1012個/cm2。
6.如權利要求1～5中任一項所述的半導體存儲器件，其特征在于，上述微粒具有絕緣性。
7.如權利要求1～6中任一項所述的半導體存儲器件，其特征在于，上述金屬氧化物或上述金屬氮化物均具有自身內聚性。
8.如權利要求1～7中任一項所述的半導體存儲器件，其特征在于，上述微粒的成分包含氧化鉿。
9.一種半導體存儲器件的制造方法，其特征在于，包括在半導體基板上，形成第一絕緣膜的工序；在上述第一絕緣膜上，形成金屬化合物膜的工序，其中，該金屬化合物膜由金屬氧化物或者金屬氮化物構成；通過熱處理使上述金屬化合物膜自身內聚，從而形成多個微粒的工序，其中，該多個微粒由上述金屬氧化物或者上述金屬氮化物構成；在形成有上述微粒的上述第一絕緣膜上，形成第二絕緣膜的工序；在上述第二絕緣膜上，形成柵電極的工序。
10.如權利要求9所述的半導體存儲器件的制造方法，其特征在于，在上述形成絕緣膜的工序之后，反復進行從上述形成金屬化合物膜的工序到上述形成第二絕緣膜的工序的各工序。
11.一種半導體存儲器件的制造方法，其特征在于，包括在半導體基板上，形成第一絕緣膜的工序；在上述第一絕緣膜上，形成金屬化合物膜的工序，其中，該金屬化合物膜由金屬氧化物或者金屬氮化物構成；在上述金屬化合物膜上，形成第二絕緣膜的工序；通過熱處理使上述金屬化合物膜自身內聚，從而形成多個微粒的工序，其中，該多個微粒由上述金屬氧化物或者上述金屬氮化物構成；在上述第二絕緣膜上，形成柵電極的工序。
12.如權利要求11所述的半導體存儲器件的制造方法，其特征在于，在上述形成第二絕緣膜的工序之后，反復進行上述形成金屬化合物膜的工序及上述形成第二絕緣膜的工序。
13.如權利要求9～12中任一項所述的半導體存儲器件的制造方法，其特征在于，根據上述金屬化合物膜的膜厚，控制上述微粒的直徑。
14.如權利要求9～13中任一項所述的半導體存儲器件的制造方法，其特征在于，在上述形成金屬化合物膜的工序中，形成非結晶狀態的上述金屬化合物膜。
15.如權利要求9～14中任一項所述的半導體存儲器件的制造方法，其特征在于，上述金屬化合物膜的成分包含氧化鉿。
全文摘要
一種半導體存儲器件，具有電荷聚集層26，其形成在半導體基板10上，而且在絕緣膜12、24中具有作為電荷聚集體的多個微粒16而形成；柵電極30，其形成在電荷聚集層26上，其中，微粒16由金屬氧化物或者金屬氮化物構成。
文檔編號H01L29/788GK101061579SQ20048004444
公開日2007年10月24日 申請日期2004年11月30日 優先權日2004年11月30日
發明者杉崎太郎 申請人:富士通株式會社