專利名稱：半導體芯片封裝的制作方法
技術領域：
本發明大體涉及半導體芯片的封裝。在一方面，更具體地說，本發明涉及以倒裝芯片構型電連接至襯底的集成電路芯片。
背景技術：
集成電路器件通常包括組裝在封裝中的半導體管芯或芯片。封裝通常具有與芯片電連接的襯底部分。通常，襯底大于芯片，并且具有大于芯片的端子、引線或電接點，以便允許容易地將封裝好的芯片電連接到電路板上(例如，在組裝系統電路板時)。一種這樣的封裝構型是倒裝芯片封裝。
圖1展示常規倒裝芯片封裝20的一個實例。在此實例中，芯片22通過焊料凸塊陣列26電連接至襯底24。舉例而言，此實例中的襯底24具有焊球陣列28(即，球柵陣列或BGA)，其可用于將封裝好的芯片20附接到電路板(未圖示)上。通常，在通過焊料凸塊26將芯片22電連接至襯底24后，將底填材料30加到芯片22和襯底24之間的自由空間或間隙內。在圖1中，略去了部分底填材料30，以便說明位于其中的一些焊料凸塊26。在將芯片22電連接至襯底24并放置及固化底填材料30后的某一時間點，通常將蓋帽32放置在芯片22的上方。為了說明的目的，圖1中以雙點劃線展示蓋帽32。除了保護封裝20內的芯片22，此蓋帽32可以(例如)由鋁制成，并充當散熱片以更好地冷卻芯片22。
底填材料30的目的之一是使應力更均勻地分布在芯片22和襯底24之間，從而減小焊料凸塊26、焊料凸塊邦定點、和/或位于焊料邦定點上方/下方的電路層所受到的應力。這些應力至少部分是由芯片22、焊料凸塊26和襯底24之間不同的熱膨脹系數(即，熱膨脹系數不匹配)引起的。舉例而言，芯片22通常由硅晶片制成；襯底24通常由有機材料制成，其中延伸有銅線和通路；并且焊料凸塊26通常由具有低熔點的金屬化合物制成。因此，由于芯片22和襯底24之間具有不同的材料膨脹/收縮率，所以溫度變化(例如，在芯片22使用過程中)會在將芯片22連接至襯底24的焊料凸塊26上產生應力。底填材料30還可充當粘合劑，以有助于將芯片22保持在襯底24上，從而不僅僅是焊料凸塊26將芯片22固持在適當位置。由此進一步降低施加在焊料凸塊26上的應力。
使用焊料凸塊制造和組裝倒裝芯片封裝(例如，如上所述)要比其它將芯片附接到襯底的方法(例如，導線邦定法)昂貴。而且，使用導線邦定法形成的連接通常比使用焊料凸塊形成的連接堅固。另外，許多制造設施已經有導線邦定機。但是，導線邦定法通常不適合于倒裝芯片構型，并且一些制造商更喜歡倒裝芯片構型。因此，需要提供一種使用導線邦定機并使用倒裝芯片構型將芯片附接到襯底的方法。
發明內容
上述問題和需要可以通過本發明的實施例來解決。根據本發明的一個方面，提供一種半導體芯片封裝，其包括集成電路芯片、芯片接觸襯墊、接線柱和襯底。芯片接觸襯墊形成在芯片的第一側上。接線柱形成在芯片接觸襯墊上。接線柱是通過使用導線邦定機而由導線形成。接線柱具有邦定至芯片接觸襯墊的部分受擠壓球部分。接線柱還具有從部分受擠壓球部分延伸的伸長部分。襯底包括第一絕緣材料層、阱、第一導電材料和第二層。第一絕緣材料層位于襯底的第一側上。阱形成在第一層中，并在襯底的第一側上開口。阱具有底部。第一導電材料至少部分地填充阱。第二層中形成有導電跡線。第一導電材料電連接至這些跡線中的至少一條跡線。接線柱部分地嵌入在第一導電材料中，以在芯片和襯底之間形成電連接。芯片的第一側面對襯底的第一側。
根據本發明的另一方面，提供一種形成半導體芯片封裝的方法。此方法包括本段中描述的以下步驟，步驟次序可以改變。提供一集成電路芯片。所述芯片包括形成于芯片第一側上的芯片接觸襯墊。提供導線邦定機中的導線。所述導線的尖端具有球形部分。用導線邦定機將導線的球形部分導線邦定到芯片接觸襯墊上。所述球形部分在導線邦定過程中部分地受到擠壓。切斷所述導線，使得導線的伸長部分保持從所述部分受擠壓球形部分延伸，以形成接線柱。提供一襯底，其包括第一絕緣材料層、阱、第一導電材料和第二層。第一絕緣材料層位于襯底的第一側上。阱形成在第一層中，并在襯底的第一側上開口。阱具有底部。第一導電材料至少部分地填充阱。第二層中形成有導電跡線。第一導電材料電連接至這些跡線中的至少一條跡線。接線柱的伸長部分的至少一部分浸沒在第一導電材料中，以在芯片和襯底之間形成電連接。芯片的第一側面對襯底的第一側。
根據本發明的又一方面，提供一種半導體芯片封裝，其包括集成電路芯片、芯片接觸襯墊、接線柱、襯底和支撐部件。芯片接觸襯墊形成在芯片的第一側上。接線柱形成在芯片接觸襯墊上。接線柱是通過使用導線邦定機而由導線形成。接線柱具有邦定至芯片接觸襯墊的部分受擠壓球部分。接線柱具有從部分受擠壓球部分延伸的伸長部分。襯底包括第一絕緣材料層、阱、導電引線、第一導電材料和第二層。第一絕緣材料層位于襯底的第一側上。阱形成在第一層中，并在襯底的第一側上開口。阱具有底部。導電引線至少部分地引線于阱。第一導電材料至少部分地填充阱。第二層中形成有導電跡線。第一導電材料通過導電引線電連接至這些跡線中的至少一條跡線。支撐部件在芯片和襯底之間從襯底的第一層延伸。接線柱部分地嵌入第一導電材料中，以在芯片和襯底之間形成電連接。芯片的第一側面對襯底的第一側。芯片至少部分地由支撐部件支撐。
上文略述了本發明的相當廣泛的特征，從而可以更好地理解以下對本發明的詳細描述。下文將描述形成本發明權利要求書的主題的本發明的額外特征和優點。所屬領域的技術人員應了解，所公開的概念和特定實施例可以容易地用作修改或設計其它用于實現本發明相同目的的結構或方法的基礎。所屬領域的技術人員還應認識到，這些均等構造并不背離隨附權利要求書中所述的本發明的精神和范圍。
以下是對附圖的簡要說明，這些
本發明的示范性實施例，其中圖1是現有技術的倒裝芯片封裝的側視圖；圖2是根據本發明第一實施例的倒裝芯片封裝的側視圖；圖3是圖2中的一部分的放大橫截面圖；圖4是根據本發明第二實施例的倒裝芯片封裝的側視圖；和圖5是圖4中的一部分的放大橫截面圖。
具體實施例方式
現參看附圖，展示并描述本發明的說明性實施例，各圖中，本文使用相同的附圖標記來表示相同的元件。各圖未必按比例繪制，在一些情況下，只是為了說明的目的，而適當地放大和/或簡化附圖。基于本發明的以下說明性實施例，所屬領域的技術人員將了解本發明的許多可能的應用和變化。
圖2和圖3說明根據本發明第一實施例的半導體芯片封裝20。圖2是封裝20的側視圖。如同圖1，在圖2中，為了說明接線柱40，略去了部分底填材料30。同樣，為了說明的目的，圖2中以雙點劃線展示蓋帽32。在圖2中，集成電路芯片22以倒裝芯片構型電連接至襯底24。
圖3是展示封裝20的橫截面的圖2的放大部分。首先，將描述封裝20的芯片部分。芯片接觸襯墊42形成在芯片22的第一側44上。芯片22的第一側44面對襯底24。至少一些芯片接觸襯墊42上邦定有接線柱40。接線柱40是通過使用導線邦定機(未圖示)而由導線形成。在邦定之前，接線柱40開始時是從導線邦定機(未圖示)送入的具有球形尖端(未圖示)的導線，如同(例如)通常的導線邦定程序。導線的球形尖端通過導線邦定機邦定至其各自的芯片接觸襯墊42。球形尖端至少部分地受到導線邦定機(例如，毛細管)的擠壓。在將導線尖端邦定至芯片接觸襯墊42后，拉出預定長度的導線，以提供接線柱40的伸長部分46。然后，導線邦定機切斷導線以形成接線柱40，如(例如)圖3所示。因此，接線柱40具有部分受擠壓球部分47和伸長部分46。伸長部分46從部分受擠壓球部分47延伸。重復此工序，直到在芯片22的第一側44上形成所有接線柱40。一些或所有接線柱40可以同時(即，平行)形成，這可能取決于導線邦定機。
芯片接觸襯墊42可以由多種合適材料中的任何材料制成，包括(例如，但不局限于)金，鋁，鎳，鈀，鎢，銅，或其組合。接線柱40可以由多種合適材料中的任何材料制成，包括(例如，但不局限于)金，銀，銅，鋁，鉛，錫，焊料，及其組合。在邦定過程中，導線邦定機可以使用也可以不使用超聲波能量，這至少部分取決于芯片接觸襯墊42和接線柱40所用的材料。優選使用金作為接線柱40，且優選使用金作為芯片接觸襯墊42的最外部的外露材料(因此，形成金-金邦定)。接線柱40和芯片接觸襯墊42使用金的優點之一是，可以允許在低毛細管力下邦定；從而降低在邦定過程中施加在芯片22上的應力。在(例如)在芯片結構中實施弱的低-k介電材料的情況下，減小芯片上的應力正成為人們日益關注的問題。而且，金-金邦定可以少用或不用超聲波能量和/或高熱量來在接線柱40和芯片接觸襯墊42之間形成邦定，這同樣具有優勢。在通過(例如)使用金-金邦定來降低施加在芯片22上的力的此種情況下，也可以將芯片接觸襯墊42移到芯片22的中心部分；從而允許將芯片接觸襯墊42放置在第一芯片側44上的任何或幾乎任何位置上。此可以允許每單位芯片面積具有更多的芯片接觸襯墊42和/或允許芯片接觸襯墊42之間具有更大的間隔。
仍參看圖3，接下來描述封裝20的襯底部分。第一絕緣材料層48提供于襯底24的第一側50上，如圖3所示。此第一層48可以是單層、復合層和/或多層。在圖3中，為了說明的目的，將第一層48展示為單層。襯底24的第一側50面對芯片22。阱54形成在第一襯底層48中，并在第一襯底側50上開口。阱54具有底部56。在一優選實施例中，導電引線58至少部分地引線于至少一些阱54。例如，在圖3中，展示導電引線58引線于每個阱54的壁和底部56。第一導電材料60至少部分地填充每個阱54。
第一襯底層48可以由多種合適材料中的任何材料制成，包括(例如，但不局限于)有機材料(例如，在低成本襯底中常用的有機材料)，陶瓷，玻璃纖維，樹脂，塑料，聚合物，及其組合。導電引線58可以由多種合適材料中的任何材料制成，包括(例如，但不局限于)金屬、銅、銀、金、鋁、鈦、鉭或其組合。在一優選實施例中，阱54具有形成于有機材料中的銅襯里58。
第一導電材料60可以是多種合適材料中的任何材料，包括(例如，但不局限于)焊料，導電粘合劑，導電聚合物材料，金屬化合物，或其組合。如果第一導電材料60使用焊料，那么優選允許(例如)小于90μm間距的超細間距焊料。可以將此類超細間距焊料(例如)絲網印刷到阱54中。另一優選焊料是(例如)Harima Chemicals的Super SolderTM，其可具有Sn、RCOO-Cu、RCOO-Ag和助焊劑的組合。但是，許多其它合適的焊料也可獲得并可用于本發明的實施例。例如，在圖3中，使用無鉛焊料作為第一導電材料60。當使用焊料作為阱54中的第一導電材料60時，可以(例如)先將其沉積到阱54中，然后在將接線柱40插入到焊料中時通過加熱襯底24來使其回流(即，加熱到使得接線柱40可以穿過焊料)。
當使用導電粘合劑(例如，導電聚合物材料)作為阱54中的第一導電材料60時，可以(例如)先將其沉積到阱54中，然后在其固化前將接線柱40插入到第一導電材料60中。在一優選實施例中，導電粘合劑直到經過處理后才固化，以便提供充足的時間來插入接線柱40。此種處理可以通過(例如)加熱粘合劑、在粘合劑中添加另一化學物質、將粘合劑暴露在某一氣體或環境中、或其組合方法來提供。但是，在其它實施例中，導電粘合劑可以只是在一段指定時間固化。例如，在一優選實施例中，導電粘合劑在固化后仍保持指定量的柔度，以允許其中的接線柱40略微移動，從而消除熱應力。在此或其它實施例中，包括在那些使用焊料作為第一導電材料60的實施例中，柔度也可以由跨越在芯片22和襯底24之間的導線接線柱46提供。柔度可以減輕由(例如)不同材料的不同CTE引起的應力。
當將芯片22電連接至襯底24時，如(例如)圖3所示，接線柱40至少部分地嵌入阱54中的第一導電材料60中，以在芯片22和襯底24之間形成電連接。優選地，在將接線柱40插入在阱54中之前，接線柱40便已形成在芯片22上。同樣，在將接線柱40插入在阱54中之前，阱54中優選填充有(或部分填充有)第一導電材料60。
在將接線柱40插入在阱54中的第一導電材料60中以使芯片22與襯底24互連后，可以在芯片22和襯底24之間提供底填材料30，如(例如)圖2和圖3所示。底填材料30可以是(例如)常規底填材料。
再次將目光集中在圖3中的襯底24上，第二襯底層62位于第一襯底層48下方，其中形成有導電跡線64。至少一阱54的第一導電材料60電連接至第二襯底層62中的至少一條導電跡線64。因此，當阱襯里58覆蓋阱54的底部56時，如圖3所示，第一導電材料60通過阱襯里58電連接至一或多條跡線64。一實施例的襯底24可以具有一或多層導電跡線(例如，作為第二襯底層62)。例如，圖3中展示了兩層這樣的層62，并且其間可以具有任意數量的額外層62。導電跡線64可以由多種合適材料中的任何材料制成，包括(例如，但不局限于)金屬銅、鋁、金或其組合。包含導電跡線64的層62中可以使用絕緣材料(例如，有機材料)，如同(例如)襯底24中常規提供的那樣。
通路68延伸至襯底24的第二側70，并填充有第二導電材料72(例如，金屬)，如圖3所示。端子74位于第二襯底側70上。導電通路68在端子74和導電跡線64之間提供電連接。端子74上可以形成有焊球28，以提供球柵陣列結構，如(例如)圖2和圖3所示。因此，例如，在圖3的實例中，展示于第二襯底側70上的焊球28通過接線柱40、填充有第一導電材料60的阱54、至少一條導電跡線64、導電通路材料72和端子74電連接至芯片22上的接觸襯墊42中的一個接觸襯墊42。
注意，在圖3中，一些或所有接線柱40可以擱在阱54的底部56上，這取決于接線柱40的插入深度和接線柱長度的一致性。芯片22可以臨時固持在襯底24上方，使得在將接線柱40插入到阱54中后且在第一導電材料60固化或冷卻至固態時，很少或沒有接線柱40碰到阱底部56。
圖4和圖5說明根據本發明第二實施例的半導體芯片封裝20。第二實施例類似于第一實施例(見圖2和圖3)，其不同之處在于第一導電材料60的選擇有所改變，并且提供了支撐部件80(見圖4和圖5)。圖4是第二實施例的封裝20的側視圖。如同圖1和圖2，在圖4中，為了說明接線柱40和支撐部件80，略去了部分底填材料30。圖5是更詳細地展示封裝20的橫截面的圖4中的放大部分。
參看圖5，在此實例中，展示支撐部件80從第一襯底層48延伸。支撐部件80可以是第一襯底層48的一個整體零件。在另一實施例中，支撐部件80可以形成和/或附接在第一襯底層48上。在又一實施例中，支撐部件80可以是芯片22的一部分，也可以從芯片22延伸，和/或可以附接在芯片22上。支撐部件80所用的材料可以選自多種合適材料中的任何材料，包括(例如，但不局限于)聚合物，有機材料，金屬，塑料，陶瓷，玻璃纖維，樹脂，硅，和其組合。優選地，所有支撐部件80都具有相同高度。但在其它實施例中，例如，支撐部件80不必都具有相同高度(例如，使芯片22相對于襯底24傾斜)。
在一優選構型中，芯片22擱在支撐部件80上，并且至少部分地由支撐部件80支撐。在接線柱40不具有一致長度的情況下，使用支撐部件80具有優勢。而且，通過使芯片22擱在支撐部件80上，可以通過支撐部件80的高度、而不是接線柱40的長度和/或阱54的深度來控制芯片22和襯底24之間的距離。在圖5所示的實例構型中，支撐部件80的高度相對于阱54的深度和平均接線柱長度的關系使得接線柱40不接觸阱底部56。因此，在將接線柱40浸沒在第一導電材料60中后在第一導電材料60固化或冷卻至固態之前，芯片22可以完全由支撐部件80支撐。在第一導電材料60凝固并在芯片22和襯底24之間放置底填材料30后，第一導電材料60和底填材料30也可以幫助支撐芯片22及將芯片22固持在適當位置。盡管圖2-5的第一和第二實施例中展示了底填材料30，但在其它實施例(未圖示)中，也可以沒有底填材料，因為可能不需要和/或不理想。由此可以提供結構中減輕應力的額外柔度。
所屬領域的技術人員應了解，支撐部件80的高度、形狀、放置和數量可以因本發明的實施例而異。同樣，阱54的深度和寬度(或直徑)也可以因本發明的實施例而異。阱54的橫截面形狀也可以有所變化，包括(例如，但不局限于)圓形、橢圓形、正方形、長方形或具有圓角。并且，導線尺寸、球尺寸和接線柱長度也可以因本發明的實施例而異。作為一說明性實例，阱54可以具有約200μm的深度和約100μm的直徑，接線柱40可以具有約50μm的導線直徑和約300μm的長度，并且支撐部件80可以具有約150μm的高度。因此，例如，在此情況下，第一芯片側44和第一襯底側50之間的間距可以約為150μm，接線柱40的尖端距阱底部56的距離將為約50μm，并且將有約150μm的接線柱40浸沒在第一導電材料60中(假設在此情況下，在插入接線柱40后，第一導電材料60填充阱54)。在其它實施例中，例如，接線柱40的長度可以介于約50μm和約300μm之間，并且導線直徑可以介于約30μm和約50μm之間。
放置在每個阱54中的第一導電材料60的量可以有所變化，以使得在插入接線柱40后，阱54中充滿、未充滿或充溢有第一導電材料60。如果在阱中插入接線柱40后第一導電材料60過度填充阱54，那么過量的第一導電材料60部分將可能粘附在襯底表面上方的接線柱40的側面上并潤濕側面；從而避免過量的第一導電材料60部分散布在第一襯底側50上，此散布可能會引起不良短路。因此，第一導電材料60對接線柱40的這種潤濕或燈芯效應(wicking)可以是本設計的一個優選且有利的特征。在一優選實施例中，第一導電材料60剛好充滿阱54(例如，見圖3和圖5)或剛好略微過度充滿阱54(對接線柱40起燈芯效應)，使得接線柱40和第一導電材料60之間的接觸面積最大。但在其它實施例中，在插入接線柱40后，第一導電材料60的量可能未填滿阱54。如同第一實施例，第一導電材料60可以是(例如)焊料。
在一優選實施例中，襯底可以是(例如)具有其中形成有阱54的較厚第一襯底層48(例如，而不是凸塊著陸襯墊)的低成本襯底24。而且，在其它實施例(未圖示)中，襯底24可以不同于BGA的構型，例如具有從襯底的第二襯底側70或其它側延伸的引腳或引線的襯底24。得益于本公開內容，在并入本發明實施例中的有底阱54時，所屬領域的技術人員將能實現對襯底設計的許多其它改變。而且，所屬領域的技術人員將明白，芯片22上的芯片接觸襯墊42(且因此涉及接線柱40)的放置和陣列構型可以作很大變化。
本發明的實施例的另一個優點是，可以明顯減少焊料凸塊構型(例如，見圖1)中焊料邦定點上常遇到的應力集中。這些應力通常是由芯片22、焊料凸塊26(例如，見圖1)和襯底24之間的熱膨脹系數(CTE)不匹配引起的。在本發明的實施例提供的結構構型下，這種CTE不匹配的影響可以有所減小，并且施加在芯片22上的邦定點上的應力也可以有所減小，和/或實施例的結構能夠處理高得多的應力(與焊料凸塊構型相比)。而且，當芯片22在金屬間介電層中包含弱介電材料(例如，低k及超低k介電材料)(這越來越普遍)時，減小芯片上由CTE不匹配和其它應力源引起的應力顯得很重要。接線柱40可以允許比焊料凸塊大的橫向柔度，此將有助于減輕由CTE不匹配引起的熱應力，而不是只將應力傳遞給芯片22。因此，接線柱40優選由柔性材料(例如金)而不是由剛性材料制成。
盡管圖2-5的第一和第二實施例中將接線柱46展示及描述為由最初具有球形尖端的導線形成，但在其它實施例(未圖示)中，導線尖端的初始形狀可以有所不同。例如，在切斷以形成之前的接線柱后，初始導線尖端可以具有不特定形成的形狀。接線柱可以用(例如)楔形邦定形成在芯片接觸襯墊上。或者，例如，導線尖端的初始形狀可以形成為某一其它形狀(即，不同于球形的形狀)。得益于本公開內容，所屬領域的技術人員可以實現接線柱46的其它可能的變化。
盡管上文詳細描述了本發明的實施例及其優點，但應了解，在不背離由隨附權利要求書限定的本發明的精神和范圍的前提下，可以對本發明做出各種改變、替換和變更。此外，不希望本申請案的范圍局限于本說明書中描述的物質、手段、方法和步驟的工藝、機器、制造、組成的特定實施例。從本發明的公開內容，所屬領域的技術人員將容易地明白，可以根據本發明利用目前已有或稍后將開發的用于執行與本文所述的對應實施例大體相同的功能或實現大體相同的結果的物質、手段、方法或步驟的工藝、機器、制造、組成。因此，希望隨附權利要求書的范圍內包括這些物質、手段、方法或步驟的工藝、機器、制造、組成。
權利要求
1.一種半導體芯片封裝，包含一集成電路芯片；一形成在所述芯片的一第一側上的芯片接觸襯墊；一形成在所述芯片接觸襯墊上的接線柱，所述接線柱是通過使用一導線邦定機而由導線形成，所述接線柱具有一從所述芯片接觸襯墊延伸的伸長部分；一襯底，包含一位于所述襯底的一第一側上的第一絕緣材料層，一形成在所述第一層中并且在所述襯底的所述第一側上開口的阱，所述阱具有一底部，一至少部分地填充所述阱的第一導電材料，和一其中形成有導電跡線的第二層，其中所述第一導電材料電連接至所述跡線中的至少一條跡線；并且其中所述接線柱部分地嵌入在所述第一導電材料中以在所述芯片和所述襯底之間形成一電連接，并且其中所述芯片的所述第一側面對所述襯底的所述第一側。
2.如權利要求1所述的半導體芯片封裝，進一步包含一至少部分地引線于所述阱的導電引線，其中所述阱中的所述第一導電材料通過所述導電引線電連接至所述至少一條跡線。
3.如權利要求1所述的半導體芯片封裝，其中所述導電引線包含銅。
4.如權利要求1所述的半導體芯片封裝，其中所述接線柱包含金，且其中所述接觸襯墊的最外部表面包含金。
5.如權利要求1所述的半導體芯片封裝，其中所述第一襯底層的所述絕緣材料包含有機材料。
6.如權利要求1所述的半導體芯片封裝，其中所述第一導電材料包含焊料。
7.如權利要求1所述的半導體芯片封裝，其中所述第一導電材料包含導電粘合劑。
8.如權利要求1所述的半導體芯片封裝，其中所述襯底進一步包含兩層或兩層以上其中形成有導電跡線的層，一與所述第一側相對的第二側，一位于所述第二側上的端子，一填充有一第二導電材料的通路，其中所述端子電連接至所述通路中的所述第二導電材料，其中所述第二導電材料電連接至所述導電跡線中的至少一條導電跡線，并且其中所述端子通過所述接線柱、所述第一導電材料、所述導電跡線中的至少一條導電跡線和所述第二導電材料電連接至所述芯片接觸襯墊。
9.如權利要求1所述的半導體芯片封裝，進一步包含一在所述芯片和所述襯底之間從所述襯底的所述第一層延伸的支撐部件，其中所述芯片至少部分地由所述支撐部件支撐。
10.如權利要求9所述的半導體芯片封裝，其中所述支撐部件包含聚合物材料。
11.如權利要求1所述的半導體芯片封裝，進一步包含位于所述芯片和所述襯底之間的底填材料。
12.如權利要求1所述的半導體芯片封裝，其中所述接線柱具有一接合至所述芯片接觸襯墊的部分受擠壓球部分，且其中所述伸長部分從所述部分受擠壓球部分延伸。
13.一種形成一半導體芯片封裝的方法，包含用一導線邦定機將一導線導線邦定到一集成電路芯片的一第一側上的一芯片接觸襯墊上；切斷所述導線，使得所述導線的一伸長部分保持從所述芯片接觸襯墊延伸以形成一接線柱；將所述接線柱的所述伸長部分的至少一部分浸沒在一第一導電材料中，以在所述芯片和一襯底之間形成一電連接，其中所述第一導電材料形成于一阱中，其中所述阱形成于所述襯底的一第一層中，其中所述阱在所述襯底的一第一側上開口，其中所述阱具有一底部，其中所述第一導電材料電連接至一形成于所述襯底的一第二層中的跡線，其中所述第一襯底層位于所述第二襯底層的上方，并且使得所述芯片的所述第一側面對所述襯底的所述第一側。
14.如權利要求13所述的方法，其中所述導線在所述導線邦定之前具有一球形尖端，且其中所述球形尖端在所述導線邦定過程中部分地受到擠壓而抵靠在所述芯片接觸襯墊上。
15.如權利要求13所述的方法，其中所述第一導電材料包含導電粘合劑，且其中所述方法進一步包含用所述第一導電材料至少部分地填充所述阱；和在所述浸沒之后固化所述第一導電材料。
16.如權利要求13所述的方法，其中所述第一導電材料包含焊料，且其中所述方法進一步包含在所述浸沒之前至少部分地熔融所述焊料。
17.一種半導體芯片封裝，包含一集成電路芯片；一形成在所述芯片的一第一側上的芯片接觸襯墊；一形成在所述芯片接觸襯墊上的接線柱，所述接線柱具有一從所述芯片接觸襯墊延伸的伸長部分；一襯底，包含一位于所述襯底的一第一側上的第一絕緣材料層，一形成在所述第一層中并且在所述襯底的所述第一側上開口的阱，所述阱具有一底部，一至少部分地引線于所述阱的導電引線，一至少部分地填充所述阱的第一導電材料，和一其中形成有導電跡線的第二層，其中所述第一導電材料通過所述導電引線電連接至所述跡線中的至少一條跡線；和一在所述芯片和所述襯底之間從所述襯底的所述第一層延伸的支撐部件，其中所述接線柱部分地嵌入在所述第一導電材料中以在所述芯片和所述襯底之間形成一電連接，其中所述芯片的所述第一側面對所述襯底的所述第一側，并且其中所述芯片至少部分地由所述支撐部件支撐。
18.如權利要求17所述的半導體芯片封裝，其中所述接線柱具有一邦定至所述芯片接觸襯墊的部分受擠壓球部分，且其中所述伸長部分從所述部分受擠壓球部分延伸。
19.如權利要求17所述的半導體芯片封裝，其中所述第一導電材料包含焊料。
20.如權利要求17所述的半導體芯片封裝，其中所述第一導電材料包含導電粘合劑。
全文摘要
一種半導體芯片封裝包括一集成電路芯片(22)和一襯底(24)。一芯片接觸襯墊(42)形成在所述芯片(22)的一第一側(44)上。一接線柱(46)通過使用一導線綁定機而由引線形成于所述芯片接觸襯墊(42)上。所述接線柱(46)具有一接合至所述芯片接觸襯墊(42)的部分受擠壓球部分(47)。所述接線柱(46)還具有一從所述部分受擠壓球部分延伸的伸長部分。一第一絕緣材料層(48)位于所述襯底(24)的一第一側(50)上。一有底阱(54)形成在所述第一層(48)中并在所述襯底(24)的所述第一側(50)上開口。一第一導電材料(60)至少部分地填充所述阱(54)。所述第一導電材料(60)電連接至所述襯底(24)中的至少一條跡線(64)。所述接線柱(46)部分地嵌入所述第一導電材料(60)中，以在所述芯片(22)和所述襯底(24)之間形成一電連接。
文檔編號H01L21/56GK1890807SQ200480036774
公開日2007年1月3日 申請日期2004年12月21日 優先權日2003年12月30日
發明者理查德·威爾森·阿諾德, 馬文·韋恩·考恩斯, 查爾斯·安東尼·奧德加德 申請人:德州儀器公司