專利名稱：具有自對準結構性電荷隔離的nrom閃存的制作方法
技術領域：
本發明總地涉及存儲裝置，并更具體地涉及有關氮化物只讀存儲閃存裝置。
背景技術：
存儲裝置一般用作計算機或其它電子裝置中的內部、半導體、集成電路。如今存在多種不同的存儲器，包括隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)和閃存。
閃存裝置已發展成為大范圍電子應用場合中的非易失性存儲器的主流。閃存裝置一般使用實現高存儲密度、高可靠性以及低功耗的單晶體管存儲單元。閃存的通常使用包括個人計算機、個人數字助理(PDA)、數字攝像機以及蜂窩電話。諸如基本輸入/輸出系統(BIOS)的程序代碼和系統數據一般被存儲在閃存裝置中以用于個人計算機系統中。
一種類型的閃存為氮化物只讀存儲器(NROM)。NROM具有閃存的某些特性但不需要閃存的特殊制造工序。可使用標準CMOS處理來實現NROM集成電路。
圖1示出溝道長度L大于100nm的典型現有技術NROM存儲單元的橫截面圖。該單元由形成在氧化物-氮化物-氧化物(ONO)層頂部上的控制柵100組成。該層由氮化物層103頂部上的氧化層101構成，在氮化物層103上對應于單元各種狀態而存儲電荷。在一個實施例中，該單元具有陷阱區105、106以將數據的兩個比特存儲在氮化物層103上。氮化物層103被沉積在襯底上的另一氧化層104上。
兩個源極/漏極區109、111位于柵100的兩端。源極/漏極區109、111通過兩個源極/漏極區109、111之間的溝道區110彼此連接。每個源極/漏極區109或111的功能(例如是源極還是漏極)取決于對比特區105或106中的那一個進行讀或寫。例如在讀操作中，如果在源極/漏極區111的左側輸入載流子并從右側區109輸出，則左側是源極111而右側是漏極109，另外數據比特電荷被存儲在源極端111用于比特區106的氮化物103上。
隨著IC制造商試圖增加NROM裝置的存儲密度，溝道長度開始減小。圖2示出溝道長度小于100nm的典型現有技術平面NROM裝置。在這種情況下，溝道長度是如此短以致比特陷阱區205、206重疊。重疊會造成數據寫/讀錯誤。
為了上述原因和下面闡述的本領域內技術人員通過閱讀和理解本說明書就很容易理解的其它原因，業內存在對陷阱區不重疊并且更小的多比特NROM裝置的需要。
發明內容
本發明解決上述有關陷阱點重疊的問題以及其它的問題，并且通過閱讀和研究下面的說明能更好地理解它們。
本發明是圍繞氮化物只讀存儲(ORM)閃存晶體管而展開的。該晶體管由具有第一和第二源極/漏極區的襯底組成。氧化層被沉積在襯底上。
柵絕緣層被耦合于氧化層的一部分。柵絕緣層包含隔離的第一和第二部分，這兩部分在結構上被多晶硅柵結構的中間部分分開。各部分能存儲隔離的電荷。
柵結構的中間部分通過柵絕緣層與柵結構的外層部分隔離。柵結構的頂部以及沉積在柵結構頂部上的柵絕緣體部分被平面化并且金屬接觸地耦合到柵結構的三個部分以及柵絕緣體各部分的端部。
本發明的其它實施例包括范圍可變的方法和設備。
圖1示出溝道長于100nm的典型現有技術NROM單元的橫截面圖；圖2示出溝道短于100nm的典型現有技術NROM單元的橫截面圖；圖3示出本發明的NROM單元的一個實施例的橫截面圖；圖4示出根據圖3實施例的本發明的結果電荷隔離和分布圖；
圖5示出根據圖3實施例的電荷存儲區的細節的橫截面圖；圖6示出本發明NROM單元制造步驟的一個實施例的橫截面圖；圖7示出本發明NROM單元制造后續步驟的一個實施例的橫截面圖；圖8示出本發明NROM單元制造后續步驟的一個實施例的橫截面圖；圖9示出本發明NROM單元制造后續步驟的一個實施例的橫截面圖；圖10示出本發明NROM單元制造后續步驟的一個實施例的橫截面圖；圖11示出使用襯底增強型熱電子注入而對本發明的NROM單元進行編程的一個實施例的橫截面圖；圖12示出本發明的電子系統的方框圖。
具體實施例方式
在后面對本發明的詳細說明中參閱了附圖，附圖作為本發明一部分并例示性地示出實現本發明的特別實施例。在附圖中，相同標號表示若干圖中基本類似的部分。對這些實施例進行充分說明以使本領域內技術人員實現本發明。可不脫離本發明范圍地采用其它實施例和作出結構性變化、邏輯性變化以及電氣變化。因此下面的詳細說明不應被理解為限制含義，本發明的范圍僅由所附權利要求及其等效物定義。
圖3示出本發明的NROM單元的一個實施例的橫截面圖。該單元由兩個電荷存儲區301、302組成，這將在后面結合圖5進行更詳細地說明。在本實施例中，與現有技術不同，晶體管溝道中央的下方不設置氮化層。
單元具有由中間部分315和兩個外層部分313、314構成的多晶硅柵結構313-315。柵絕緣體被形成在柵結構315中間部分的兩側以使柵絕緣體將中間部分315與兩個柵外層部分313、314隔離開。控制柵金屬觸點312被形成在柵結構的所有三個部分313-315上。
中間柵部分315僅具有一個氧化絕緣體320并且不將注入電子捕獲于NROM裝置結構中。在一個實施例中，柵絕緣體是包含氧化物-氮化物-氧化物(ONO)結構的復合絕緣體，其中在氮化層305、306中實現電荷捕獲。在一個實施例中，頂部氧化層301、302分別為氧化物填充物303、304的一部分。
其它實施例使用除所示ONO結構外的其它柵絕緣體。這些結構包括氧化物-氮化物-氧化鋁復合層、氧化物-氧化鋁-氧化物復合層、氧化物、碳氧化硅復合層以及其它復合層。
在又一實施例中，柵絕緣體可包括通過濕氧化并不退火而形成地較一般氧化硅更厚的層；包含納米級硅微粒的富含硅的氧化物；不作為復合層的氧氮化硅層；不作為復合層的富含硅的氧化鋁絕緣體；不作為復合層的碳氧化硅絕緣體；包含納米級碳化硅微粒的氧化硅絕緣體；以及其它兩個以上柵絕緣體的非化學計量的單層，這些層一般使用諸如Si、N、Al、Ti、Ta、Hf、Zr和La的絕緣材料。
圖3的實施例還包含兩個源極/漏極區310和311。在所述實施例中，這些區域是n+型半導體材料，同時襯底為p+型半導體材料。在另一實施例中，源極/漏極區可使用p+型半導體材料，而襯底為n+。
每個源極/漏極區310或311的功能取決于比特區301、302是讀或寫。例如在讀操作中，如果在左側源極/漏極區311輸入載流子而將其從右側區310輸出，則左側為源極311而右側為漏極310，并且數據比特電荷被存儲在比特區域302中的源極端311處的氮化層306上。
圖4示出關于本發明NROM單元的圖3實施例的電荷隔離和分布圖的一個實施例。該圖表示沿垂直方向的電荷存儲密度以及沿水平方向單元的距離。圖3的源極/漏極區之間的溝道長度被表示為L。
存儲在NROM單元中的兩電荷被表示在電荷隔離和分布圖上，與圖3的電荷存儲區301、302一致。該圖還表示在單元的中間不存在電荷405。
圖5示出圖3實施例的電荷存儲區302的更詳細的橫截面圖。該圖清楚地示出圖3的NROM單元左側的氧化物304-氮化物306-氧化物320復合絕緣體。另外還示出了電荷存儲區302以及一個源極/漏極區311以及多晶硅柵結構313的一部分。
上述實施例示出基本水平的柵絕緣層的每側的一部分以及基本垂直并通過柵結構向上延伸的每側的第二部分。然而本發明對基本水平部分和基本垂直部件之間的夾角沒有任何限制。換句話說，“水平”和“垂直”部分可以不是水平或垂直的。也不局限于柵絕緣層的每側與另一側對稱。
圖6示出圖3的NROM單元制造步驟的一個實施例的橫截面圖。在襯底600上生長較厚的柵氧化物601。源極/漏極區604、605被注入。另外使用業內公知的傳統技術限定多晶硅柵電極610。
隨后通過蝕刻工序將多晶硅柵區域外的區域602、603中的柵氧化物601除去以限定多晶硅柵結構610。隨后將氧化物重新生長至新的要求厚度。
圖7示出多晶硅柵電極外的重新生長的氧化區720、721。然后在該結構上覆蓋例如氮化物或前述其它絕緣體的復合絕緣體701、703。
圖8示出在圖7的復合絕緣體頂部上沉積有多晶硅層801的NROM單元的橫截面圖。隨后將第二多晶硅801定向蝕刻以僅留下圖9所示的側壁901、902。這樣在多晶硅柵下方并沿側壁901、902提供復合柵絕緣體905結構。單個柵氧化物910位于中央多晶硅柵區域903下方。
圖10示出具有沉積的氧化硅填充物1001、1002的NROM單元。通過化學機械拋光(CMP)使結構的頂部平整化。該工序將絕緣體從中央多晶硅柵的頂部1005去除。有選擇地粘附于多晶硅的定型的金屬觸點被沉積在柵結構1006-1008的頂部。電氣柵提供對所有三個柵區域1006-1008的接觸。
在一個實施例中，通過對襯底/p阱用正柵電壓的傳統隧道注入使本發明的NROM閃存單元工作。在另一實施例中，可使用溝道熱電子注入(HEI)進行編程。該實施例對襯底/p阱施加傳統正柵電壓。可使用隧道效應實現擦除操作。
通過使用HEI，本發明的NROM裝置如現有技術的NROM裝置那樣提供兩個比特存儲。電荷被存儲在漏極附近而沿相反方向對裝置進行讀取。可將溝道任何一端用作漏極，電荷存儲在n+區域的表面附近的溝道兩端。
圖11示出對NROM閃存單元編程的實施例。在該實施例中，將負襯底偏壓VSUB施加于p型襯底1100。該偏壓增加源極/漏極區1101或1102附近的表面側向區(這取決于單元工作在哪個方向)，由此增加熱電子的數量。這種襯底增強型熱電子(SEHE)注入實施例在編程操作期間要求較低的漏極電壓。在一個實施例中，負襯底偏壓處于0V-3V的范圍內。其它實施例和采用其它電壓范圍。
如業內公知的那樣，將漏極電壓施加于第一源極/漏極區1101并將第二源極/漏極區1102接地導致熱電子注入最靠近漏極區1101的電荷存儲區1105的柵絕緣體。通過沿相反方向對源極/漏極區1101、1102進行相同偏置而對第二電荷存儲區1106編程。
對于擦除操作，可使用引發熱空穴注入的襯底增強型帶-帶隧道效應(SEBBHH)。SEBBHH和SEHE均為業內公知技術，因此不作進一步討論。
圖12示出包含本發明NAND閃存單元的存儲裝置1200的功能性框圖。存儲裝置1200耦合于處理器1210。處理器1201可以是微處理器或其它任何類型的控制電路。存儲裝置1200和處理器1210形成電子系統1220的一部分。存儲裝置1200已被簡化為著重有助于理解本發明的存儲器特征。
存儲裝置包括NROM閃存單元1230的陣列。在一個實施例中，存儲單元是NROM閃存單元而存儲陣列1230以行和列的存儲體的形式配置。每行存儲單元的控制柵耦合于字線而存儲單元的漏極和源極連接耦合于比特線。如業內公知地那樣，單元與比特線的連接取決于陣列是否為NAND架構還是NOR架構。
地址緩沖電路1240被提供以鎖存地址輸入連接A0-Ax1242上的地址信號。地址信號由行解碼器1244和列解碼器1246接收和解碼以訪問存儲陣列1230。本領域內技術人員通過本說明能理解地址輸入連接的數量取決于存儲陣列1230的密度和架構。即，地址數量隨著存儲單元數量的增加以及存儲庫和存儲塊數量的增加而增加。
通過感測/緩存電路1250感測存儲陣列的列中的電壓或電流變化，存儲裝置1200讀取存儲陣列1230中的數據。在一個實施例中，耦合感測/緩存電路以從存儲陣列1230讀取和鎖存一行數據。可包括數據輸入/輸出緩存電路1260以與控制器1210在多個數據連接1262上實現雙向數據通信。寫電路1255被提供以將數據寫至存儲陣列。
控制電路1270對來自處理器1210的提供于控制連接1272的信號進行解碼。這些信號被用來控制存儲陣列1230的操作，包括數據讀取、數據寫入和擦除操作。控制電路1270可以是狀態機、序列發生器或其它類型的控制器。
由于本發明的NROM存儲單元使用CMOS可兼容進程，圖12的存儲裝置1200可以是具有CMOS處理器的嵌入式裝置。
已簡化圖12所示的閃存裝置以便于對存儲特征的基本理解。對閃存的內部電路和功能的更詳細理解是本領域內技術人員公知的。
總地來說，本發明的NROM閃存晶體管提供自對準的結構性電荷隔離，這允許無比特區重疊地制造較小的單元。該單元提供低初始門限電壓、快速操作、低功耗以及高存儲密度。可將NROM單元用于NOR型存儲陣列、NAND型存儲陣列或其它存儲陣列結構。
盡管在本文中對特定實施例進行了例示和說明，然而本領域內技術人員能夠理解任何能實現相同目的的配置都可作為所示特定實施例的代替。本發明的許多適應性改變對本領域內技術人員而言是顯而易見的。因此，本發明旨在涵蓋發明的任何適應性改變或變化。顯然希望本發明僅由下面的權利要求書及其等效物限定。
權利要求
1.一種NROM閃存晶體管，包括包含第一和第二源極/漏極區的襯底；襯底上的氧化層。耦合到氧化層的一部分的柵絕緣層，所述柵絕緣層包含第一部分和隔離的第二部分；以及柵結構，包含多個部分，即耦合到氧化層的中間部分以及各自耦合于柵絕緣層的第一和第二外層部分，從而使柵絕緣層將中間部分與第一和第二外層分開。
2.如權利要求1所述的晶體管，其特征在于，所述柵絕緣層包含復合的氧化物—氮化物—氧化物層。
3.如權利要求1所述的晶體管，其特征在于，柵絕緣層是氧化物—氮化物—氧化鋁復合層、氧化物—氧化鋁—氧化物復合層、或氧化物—碳氧化硅物—氧化物復合層。
4.如權利要求1所述的晶體管，其特征在于，柵絕緣層是包含通過濕氧化并不退火地形成的氧化硅的非復合層；包含納米級硅微粒的富含硅的氧化物；氧氮化硅層；富含硅的氧化鋁絕緣體；碳氧化硅絕緣體或包含納米級碳化硅微粒的氧化硅絕緣體。
5.如權利要求1所述的晶體管，其特征在于，柵絕緣體由硅、氮、鋁、鈦、鉭、鉿、鑭或鋯的兩個或多個非化學計量的單層構成。
6.如權利要求1所述的晶體管，其特征在于，第一電荷被存儲在柵絕緣層的第一部分而第二電荷被存儲在柵絕緣層的第二部分。
7.如權利要求1所述的晶體管，其特征在于，還包括耦合于第一和第二柵絕緣部分以及第一和第二柵結構外部的至少一部分的氧化填充層。
8.如權利要求1所述的晶體管，其特征在于，還包括耦合于柵結構的多個部分的金屬觸點。
9.如權利要求1所述的晶體管，其特征在于，襯底為p+材料而第一和第二源極/漏極區為n+材料。
10.一種NROM閃存晶體管，包括包含位于兩側以使溝道區形成在其間的第一和第二源極/漏極區的襯底；在第一和第二源極/漏極區以及溝道區上面的襯底上的氧化層；包含第一部分和隔離的第二部分的柵絕緣層，第一和第二部分的基本水平部分耦合于氧化層的隔離區；以及包含中間部分以及第一和第二外層部分的柵結構，所述中間部分耦合于氧化層并將第一和第二柵絕緣體部分隔離開，第一和第二外層部分每一個被柵絕緣體部分與中間部分隔離。
11.如權利要求10所述的晶體管，其特征在于，所述襯底耦合于增強熱電子注入的負偏壓。
12.如權利要求10所述的晶體管，其特征在于，所述柵結構由多晶硅材料制成。
13.如權利要求10所述的晶體管，其特征在于，還包括耦合于柵結構的第一和第二外層部分以及不在柵結構內的柵絕緣層部分的氧化物材料。
14.一種NROM閃存晶體管，包括包含位于兩側以在其間形成溝道區域的第一和第二源極/漏極區的襯底；在所述第一和第二源極/漏極區以及溝道區上面的襯底上的氧化層；包含第一部分和隔離的第二部分的復合柵絕緣層，耦合于氧化層的隔離區基本水平部分以及從氧化層延伸的各部分的基本垂直部分，所述復合柵絕緣層具有將電荷存儲在第一和第二部分的氮化層；包含中間部分以及第一和第二外層部分的多晶硅柵結構，所述中間部分耦合于氧化層并通過柵絕緣層的基本垂直部分與第一和第二外層部分隔離；以及耦合于柵結構的外層部分和中間部分以及柵絕緣體的每個基本垂直部分的柵金屬觸頭。
15.如權利要求14所述的晶體管，其特征在于，還包括沉積在復合柵絕緣體和柵結構外層部分上的氧化物材料。
16.如權利要求14所述的晶體管，其特征在于，所述晶體管工作于響應于晶體管的工作方向而作為源極區的第一源極/漏極區或第二源極/漏極區。
17.一種制造NROM閃存單元的方法，所述方法包括對襯底摻雜以形成位于襯底兩側并與溝道區隔離的第一和第二源極/漏極區；在包含第一和第二源極/漏極區和溝道區的襯底上沉積氧化層；在溝道區上面的氧化層上形成多晶硅中間柵區；在氧化層上沉積柵絕緣層；在柵絕緣層上沉積多晶硅層；蝕刻多晶硅層以使兩個外部柵區域保留于多晶硅層，由此形成具有中間柵區域以及通過柵絕緣層與中間柵區域隔離的兩個外層柵區域的柵結構；使柵結構的頂部平整化以將柵絕緣層從柵結構的頂部除去；以及在柵結構上形成耦合于柵結構每個區域的觸點并保留柵絕緣層的端部。
18.如權利要求17所述的方法，其特征在于，還包括在沉積柵絕緣體前蝕刻氧化層，以基本暴露中間柵區域的各側上的溝道區的硅。
19.如權利要求17所述的方法，其特征在于，所述平整化包括使用化學機械拋光。
20.一種NROM閃存陣列，包括按排成行列的多個NROM閃存單元，每個閃存單元包含包含第一和第二源極/漏極區的襯底；襯底上的氧化層；耦合于氧化層一部分的柵絕緣層，所述柵絕緣層包含第一部分和隔離的第二部分；以及柵結構包含多個部分，即耦合于氧化層的中間部分以及分別耦合于柵絕緣層的第一和第二外層部分，由此使柵絕緣層將中間部分與第一和第二外層部分隔離；多個字線，每個字線耦合于單元行的柵結構；以及耦合于單元列的多個比特線。
21.如權利要求20所述的存儲器陣列，其特征在于，多個NROM閃存單元被配置以NAND閃存架構。
22.如權利要求20所述的存儲器陣列，其特征在于，多個NROM閃存單元被配置以NOR閃存架構。
23.一種電子系統，包括產生用于所述系統的控制信號的處理器；以及耦合于響應于控制信號工作的處理器的NROM閃存陣列，所述陣列包含以多行和多列配置的多個NROM閃存單元，每個單元包含包含第一和第二源極/漏極區的襯底；襯底上的氧化層；耦合于氧化層一部分的柵絕緣層，所述柵絕緣層包含第一部分和隔離的第二部分；以及柵結構包含多個部分，即耦合于氧化層的中間部分以及分別耦合于柵絕緣層的第一和第二外層部分，由此使柵絕緣層將中間部分與第一和第二外層部分隔離；多個字線，每個字線耦合于單元行的柵結構；以及耦合于單元列的多個比特線。
24.一種對具有襯底、兩個結構上隔離的電子陷阱區以及兩個源極/漏極區的NROM閃存單元進行編程的方法，所述方法包括響應于待編程的電荷陷阱區而對兩個源極/漏極區施加偏壓；將柵電壓施加于存儲單元的柵極；以及對存儲單元的襯底施加負電壓以使源極/漏極區偏壓并對存儲單元施加柵電壓和負襯底電壓以產生注入到柵絕緣體的襯底增強型熱電子，從而對柵絕緣體內的第一結構性隔離電荷陷阱區上的電荷進行編程。
25.如權利要求24所述的方法，其特征在于，當最靠近第一電荷陷阱區的源極/漏極區受到比其余的源極/漏極區更大的偏置電壓時，第一結構性隔離電荷陷阱區被編程。
全文摘要
一種氮化物只讀存儲器(NROM)單元具有不位于晶體管中央下方的氮化層。具有氮化層的柵絕緣層包括兩個部分，這兩部分具有各自從結構上限定和隔離的電荷陷阱區。電荷響應晶體管工作的方向被存儲在特定陷阱區內。柵絕緣體的兩個部分使多晶硅柵結構的外部區域與中間區域隔離開。
文檔編號H01L21/8246GK1879177SQ200480032833
公開日2006年12月13日 申請日期2004年11月3日 優先權日2003年11月4日
發明者L·福布斯 申請人:微米技術股份有限公司