專利名稱：施加單相方波交流吸附電壓時通過使用力延遲在具有微加工表面的j－r靜電吸盤上吸附 ...的制作方法
技術領域：
本發明一般涉及半導體加工系統，更具體地說，涉及通過施加單相方波交流吸附電壓將晶圓吸附到Johnsen-Rahbek靜電吸盤的方法和系統。
背景技術：
靜電吸盤(ESC)已在蝕刻、CVD和離子注入等基于等離子體或基于真空的半導體工藝中有了很長時間的應用。已經證明，ESC的性能(包括非邊緣排斥(non-edge exclusion)和晶圓溫度控制)在加工硅晶圓之類的半導體襯底或晶圓的過程中很有價值。例如，典型的ESC包括設置在導電電極上的電介質層，其中，半導體晶圓放置在ESC的表面上(例如，晶圓放置在電介質層的表面上)。在半導體加工過程(如等離子體加工)中，通常在晶圓和電極之間施加吸附電壓，其中，由靜電力將晶圓吸附在吸盤表面上。此外，可以通過引入氦氣之類的氣體和在晶圓與電介質層之間施加反壓力對晶圓進行冷卻。然后，通過調節晶圓和電介質層之間的反壓力，可以控制晶圓的溫度。
然而，在許多ESC應用中，將晶圓從吸盤表面釋放或分開是人們所關心的問題。例如，在關掉吸附電壓后，晶圓通常在吸盤表面“粘附”相當長時間，但是，不能通過通常的晶圓提升機構(如伸出ESC來將晶圓從電介質層表面升起的支桿)來釋放晶圓，且該晶圓釋放問題會降低總處理能力。人們相信，當吸附電壓激發的剩余電荷保留在電介質層或晶圓表面上從而導致不希望的電場和吸附力時，便出現了晶圓釋放問題。根據電荷遷移模型，吸附過程中的電荷遷移和累積造成了剩余電荷，其中，電荷在電介質表面和/或晶圓背面(例如，當晶圓表面包含絕緣層時)上累積。
例如，可以用RC時間常數來描述充電/放電時間，這些時間通常分別與吸附或釋放晶圓所需的時間對應。該時間常數由電介質層的體積電阻和晶圓與電介質表面之間的間隙電容確定，即RC=RdieCgap=ρ(dielectric)ϵ0ϵrd(dielectric)gap---(1)]]>其中Rdie是電介質層的電阻，Cgap是晶圓與吸盤表面之間的間隙電容，ρ(dielectric)是電介質層的體積電阻率，ε0是自由空間介電常數，而εr是間隙的介電常數，d(dielectric)是電介質層的厚度，而gap(間隙)是電介質和晶圓表面之間的距離。例如，對于典型的平板ESC，如果我們假設ρ(dielectric)＝1015Ω-cm，ε0＝8.85×10-14F/cm，εr＝1，d(dielectric)＝0.2mm，gap＝3μm，則我們發現RC＝5900秒。這是相當長的充/放電時間，意味著如果吸附超過5900秒，則釋放時間也將持續約5900秒。
之前已公開了多種用于減少在使用ESC時遇到的晶圓釋放問題(時間)的技術。例如，一種傳統的技術包括在將晶圓從ESC上釋放之前施加反向電壓，以消除剩余吸引力。然而，該反向電壓通常是吸附電壓的1.5至2倍，且通常釋放時間仍然很長。另一種傳統技術包括提供低頻正弦交流電壓，以產生幅值和相位受控的正弦波場。然而，這樣的低頻正弦交流電壓通常提供了較小的吸附力，同時剩余吸附時間仍然較長。
還開發了Johnsen-Rahbek(J-R)效應類型的ESC來使釋放問題(時間)變得最小，其中，有意地使用“漏”電介質層，以能更快地將剩余電荷放電完。例如，如果通過利用公式(1)和以上條件能將電介質的電阻率Rdie控制到約為109Ω-cm，則可以將吸附/釋放時間減少到約為0.0059秒。例如，已發現J-R型ESC對于將裸硅晶圓的釋放問題的影響最小化是有效的。然而，試驗和模型均表明，對于有背面絕緣體的晶圓，釋放問題仍很突出。
對于有背面絕緣體的晶圓，典型的釋放時間一般為5至50秒之間，這至少部分地取決于該背面絕緣體的厚度、體積電阻率和吸盤的表面條件。例如，圖1的圖表10示出了現有技術的典型J-R型ESC的釋放時間(RC時間常數)與背面絕緣層厚度的關系曲線。圖表10示出了晶圓和電介質之間的示范性的1μm間隙(曲線15)和4.5μm間隙(曲線20)。可以看出，例如，對于變化的間隙，當背面絕緣層約為2k時，一般釋放時間處于約4至20秒的范圍內。當加工時間和處理能力成為關心的因素時，這種大晶圓的釋放時間會造成相當高的代價。
通常，電荷遷移和累積到晶圓的背面絕緣體至少部分地導致了J-R型ESC中的晶圓釋放問題。如公式(1)所示，可以用充/放電時間常數來描述釋放時間，且釋放時間通常與ESC的吸附時間成正比。然而，似乎當前尚不存在針對用于有背面絕緣體的Si晶圓的J-R型ESC的釋放問題的可接受的解決方案。
因此，本領域需要用于J-R型ESC的改進的吸附和釋放系統以及方法，該系統和方法同時考慮了具有背面絕緣體的半導體晶圓和ESC的物理和電特性。
發明內容
以下是對本發明的簡要概述，以讓讀者對本發明的幾個方面有基本的理解。概述不是對本發明的詳盡綜述，并不試圖確定本發明的重要或關鍵因素，也不試圖界定本發明的范圍。其目的是在后面提供的更詳細的說明之前簡述本發明的某些概念。
在本發明中，通過將單相方波交流電壓施加于Johnsen-Rahbek(J-R)靜電吸盤(ESC)來吸附和釋放有背面絕緣層的半導體晶圓，解決了現有技術中存在的難題，其中，例如，方波電壓的極性至少部分地基于ESC的表面形態和與之相關的最小剩余吸附力來確定和控制。與各種傳統的靜電吸盤相比，本發明采用了相對簡單和便宜的設備。與某些試圖盡可能快地除去剩余電荷的傳統技術不同，本發明的方法和系統通常設計成首先防止剩余電荷的生成。
根據本發明的一個示范性方面，所述方法稱為“力延遲”，其中包括對施加到J-R型ESC的方波單相交流吸附電壓之確定。通過調整所施加電壓的脈寬和脈幅并調整ESC的表面形態，可以使釋放時間為最小。可以采用微加工的J-R型ESC，其中，在晶圓和ESC之間采用了間隙差異(gap differential)，對ESC的表面形態進行精確的控制和調整，且一般允許對吸附電壓的波形進行精確地確定。
根據本發明的另一示范性方面，將吸附電壓關掉后，幾乎可以立即釋放晶圓，而這至少部分是由于吸附過程中脈寬足夠短而在很大程度上防止了電荷遷移和累積到電介質前表面和/或晶圓的后表面的緣故。根據本發明的另一示范性方面，ESC可以包括各種類型的電極圖案，例如，可以包括用于等離子體環境系統的簡單單極結構或用于真空環境系統的簡單D形雙極結構。此外，本發明不需要復雜的電極圖案或復雜的信號定時控制電子裝置。
為實現前述和相關的目的，本發明包括在以下得到完全說明的并在權利要求中具體指出的特征。以下的描述和附圖詳細闡明了本發明特定的說明性實施例。然而，這些實施例僅僅是應用本發明原理的各種方案中的一些方案。可以參照附圖從本發明的以下詳細說明中清楚地看出本發明的其他目的、優點和新穎特征。
圖1示出了示范性的釋放時間與背面絕緣體厚度的關系曲線，該曲線用于現有技術的J-R型靜電吸盤。
圖2是根據本發明一個方面的示范性J-R靜電吸盤的系統級框圖。
圖3是根據本發明另一個方面的示范性ESC的局部橫截面圖，該ESC包括粗糙的泄漏電介質層。
圖4是根據本發明另一個方面的示范性ESC的平面圖，該ESC包括經微加工的泄漏電介質層。
圖5是根據本發明另一個方面的示范性ESC的局部橫截面圖，該ESC包括經微加工的泄漏電介質層。
圖6示出了吸附電壓波形，該波形是時間的函數，用于根據本發明另一個方面的示范性ESC。
圖7示出了吸附力和總吸附壓力的波形，該波形是時間的函數，用于根據本發明另一個方面的示范性ESC。
圖8示出了根據本發明另一個示范性方面的吸附和釋放晶圓的示范性方法。
具體實施例方式
本發明一般針對利用Johnsen-Rahbek(J-R)型靜電吸盤(ESC)吸附和釋放有背面絕緣層的晶圓的方法和系統，其中，將確定的單相方波交流吸附電壓施加到ESC，從而有選擇地將晶圓吸附到該ESC。相應地，現在參考附圖對本發明進行說明，所有圖中使用相同的附圖標記來表示相同的要素。應當理解，對這些方面的說明僅僅是說明性的，不應當將它們視為限制性的。在以下的說明中，出于解釋之目的，給出了許多具體的細節，以讓讀者透徹地理解本發明。顯然，對本領域技術人員而言，沒有這些具體細節也可實施本發明。
傳統技術中，已開發出J-R型ESC來使與裸半導體晶圓的靜電吸附相關的釋放問題的影響成為最小。通過利用ESC表面的包含“漏”電介質材料的電介質層，可以自然地“泄漏”累積在ESC的電介質層處的靜電電荷，或是從該電介質層放電，從而縮短釋放時間。然而，觀察和理論均表明，當吸附具有背面絕緣層(如SiO2)的晶圓時，該晶圓的釋放時間可能相當長，其中，去除已遷移和累積在晶圓的絕緣層處的剩余電荷導致了較長的釋放時間。
利用單相方波吸附電壓，通過提供相對簡單和便宜的方法和系統來吸附和釋放晶圓，本發明克服了釋放具有背面絕緣層的晶圓面臨的傳統挑戰。參看附圖，圖2是示范性的吸附系統100的框圖，其中，該吸附系統包括用于有選擇地將具有背面絕緣層112的晶圓110吸附到其上的J-R型靜電吸盤105。例如，系統100包括用來有選擇地將電勢V提供給ESC105的一個或多個電極117的電壓源115，其中，所述電勢用來通過在ESC和晶圓110之間激發靜電吸附力Fesc，以有選擇地將晶圓110吸附到ESC的表面120。例如，ESC105還包括泄漏電介質層125，其中，該泄漏電介質層用來以預定的速度將與其相關的靜電電荷放電。
例如，系統100還包括用來將背面氣壓P(也稱為冷卻氣體反壓力Fgas)提供給晶圓110的氣源130。例如，氣源130用來在ESC105的表面120和晶圓110之間提供氦之類的冷卻氣體(未示出)。系統100還包括控制器135，其中，用所述控制器來控制所述冷卻氣體的壓力P，用對所述壓力的控制來進一步控制ESC105和晶圓110之間的熱傳遞。例如，用控制器135控制電壓源115(如電源)來控制吸附電壓V對ESC105之施加。
根據本發明的一個示范性方面，用電壓源115來將單相方波交流吸附電壓V提供給ESC105，其中，一般用脈寬、脈沖重復頻率(prf)和脈幅來定義該方波吸附電壓。如以上的公式(1)所示，可以用充/放電RC時間常數來描述釋放時間，其中，對于ESC105，釋放時間一般正比于吸附時間。然而，根據本發明，施加作為吸附電壓V的單相方波交流信號，其中所述吸附電壓具有足夠短的脈寬，則剩余電荷幾乎沒有時間遷移和累積到晶圓110的絕緣層112的背面136，從而在很大程度上解決了以上討論的釋放問題。換言之，可以將釋放時間減少到約等于吸附電壓的脈寬。因此，通過調節脈寬(例如，脈沖重復頻率)，可以確定并選擇釋放時間來使其足夠短，以滿足對半導體加工的處理能力要求。
然而，在將單相方波吸附電壓V提供給ESC105時，由于吸附電壓V的極性發生轉換(例如，如由電壓脈沖的上升時間所表征的，吸附電壓V以相對于時間的變化速率跨過0伏)，因此靜電吸附力Fesc可能降低到零，從而若ESC的方位是面朝下，則可能會這樣由于氣體反壓力Fgas或其他力(如重力，未示出)的緣故，引起晶圓110的“丟失”。然而，通過沿晶圓在晶圓和ESC105之間設置間隙差異，當吸附電壓V跨過0伏時，本發明以有利的方式吸附晶圓110，平衡了沿所述晶圓上的靜電吸附力Fesc。
因此，就本發明的一個示范性方面而言，可以在J-R ESC105中利用“力延遲”來基本上解決通常與具有背面絕緣層的晶圓有關的吸附和釋放問題。例如，“力延遲”采用了施加到J-R型ESC105的單極或多極電極的一個或多個電極117的單相方波交流吸附電壓，其中，例如，根據吸盤表面120的形態，通過調節吸附電壓的脈寬和脈幅，所述吸附電壓可用來以可預測的方式吸附和釋放晶圓110。由于吸盤表面120的非均勻形態的緣故，因而在極性轉換過程中(當電壓跨過0伏時)，通過利用“力延遲”將平均的非零吸附力Fesc施加在晶圓110上，其中，這在很大程度上改變了吸盤表面120和晶圓之間的間隙。
例如，在圖3的橫截面中示出了示范性的ESC105的局部視圖，其中，吸盤表面120包括電介質層125和晶圓110之間的變化的間隙距離間隙1，間隙2...間隙N。例如，由于沿表面120的每個點N處的電壓V1，V2...VN處的電壓的緣故，因而所述變化的間隙距離導致RC時間常數發生變化，或說導致了延遲。可以計算沿整個晶圓110的凈吸附力(如最小的剩余吸附力)，且所得的凈吸附力在極性轉換期間不為零，這至少部分地歸因于沿晶圓各吸附電壓具有不同的RC時間常數。因此，通過控制單相方波交流吸附電壓V的脈寬、脈沖重復頻率(prf)和脈幅，并通過控制吸盤表面120的形態，在極性轉換期間，至少部分地由于最小剩余吸附力，可以可靠的吸附晶圓110。
根據本發明的另一個示范性方面，通過控制ESC105的表面形態，可以對電壓極性轉換期間的最小剩余吸附力進行優化。例如，可以對泄漏電介質層125的表面140進行微加工，其中，經過微加工的吸附表面120提供了間隙距離方面的更大的不同，從而在RC時間常數方面提供更大的差異。另外，可以使用其他傳統的加工方法對泄漏電介質層125進行加工，從而在間隙距離方面提供了更大的差異。
根據本發明的另一個示范性方面，圖4示出了包含微加工表面155的示范性的ESC150的平面圖。例如，ESC150的表面155包括多個微結構或島160，其中，所述多個島一般從泄漏電介質層125的表面165向外延伸。例如，圖中示出的多個島160為圓形島，然而，所述多個島也可以是正方形、矩形、同心環等之類的任何形狀，且認為任何這樣的形狀均落在本發明的范圍之內。例如，可以通過調節方波吸附電壓V的脈幅和ESC表面155的表面形態來對電壓極性轉換期間的最小剩余吸附力進行可靠的控制，且所述對表面形態的調節包括，但不限于，調節島的高度和與泄漏電介質層125相關的島面積比。
例如，如之前圖4中所示，圖5示出了包括多個島160的微加工的ESC150的橫截面。例如，如圖5所示，微加工表面155具有第一間隙(gap1)和第二間隙(gap2)，其中，gap1一般基于形成于泄漏電介質層125中的島160的高度，而gap2由所述島的上表面的表面條件定義。例如，相對于電介質層125的總厚度T(例如，約為1mm)，島的高度(例如，約為3μm的高度)可以忽略不計，因此，可以假定與島160相關的體積電阻R1約等于所述上表面的體積電阻R2。然而，由于間隙距離方面的顯著差異，gap1的電容C1遠小于gap2的電容C2。在此例中，相應的RC時間常數為RC1=ρϵ0d(dielectric)gap1=0.066sec,---(2)]]>和RC2=ρϵ0d(dielectric)gap2=0.266sec,---(3)]]>其中，ρ(dielectric)為電介質層的體積電阻率(如ρ(dielectric)＝3×109Ω-cm)，ε0是自由空間介電常數(如ε0＝8.85×10-14F/cm)，且d(dielectric)為電介質層的厚度。為上例之目的，令d(dielectric)＝1mm，gap1＝4μm，gap2＝1μm。
根據一個實例，gap1至少為gap2的兩倍，其中，間隙距離之間的差異提供了所述間隙電容之間的相應差異。較大的間隙差異(如gap1＝4μm和gap2＝1μm)提供了間隙之間的較大的電容差異，從而提供了較大和有利的RC時間常數方面的差異。
圖6示出了分別施加到電極的gap1、gap2的上述示范性吸附電壓的示范性波形，此處假設V0為所施加的吸附電壓，且該電壓為完美的方波脈沖，且電壓V1和V2分別按時間常數RC1和RC2延遲。例如，如以下所示，按指數衰減函數對作為時間t的函數的吸附電壓V進行了延遲。
V(t)＝V0(1-2e-t/RC).(4)如圖6所示，當V0轉換極性時，示范性的吸附電壓V1(t)和V2(t)以不同的延時跨過0伏。
圖7示出了以上的示范性吸附力F1(t)和F2(t)以及總吸附力Ftot，其中，吸附力由以下公式計算
F1(t)=A12ϵ0(V1(t)gap1)2,---(5)]]>和F2(t)=A22ϵ0(V2(t)gap2)2,---(6)]]>其中，A1是總的吸盤表面積減去由多個島包圍的面積所得的面積，而A2是島的表面積。因而，總的吸附力為F(t)＝F1(t)+F2(t)。
根據本發明的另一個示范性方面，將最小剩余吸附力定義為將晶圓維持在吸附于ESC中的狀態所需的最小力。如圖7所示，吸附了示范性的6英寸(150mm)直徑的硅晶圓，其中，當V0轉換極性時，在以上條件下，總的最小剩余吸附壓力可高達約100托。因而，可以通過調節V0的脈寬以及控制島高度(與RC時間常數相關)與面積比(與力的分量相關)之類的表面形態來可靠地控制V0轉換極性期間的最小剩余吸附力。例如，如果島與吸盤表面的面積之比為0.1，gap1＝4μm，gap2＝1μm，則當V0的幅值為±300、400和500V時，V0轉換極性期間的最小剩余吸附力分別為94、170和260托。另外，如果V0約為±300伏，面積比為0.1，gap1＝4μm，gap2＝1、0.8和0.5μm，則V0轉換極性期間的最小剩余吸附力分別為94、140和170托。在另一個實例中，如果V0約為±300伏，gap1＝4μm，gap2＝1μm，且島面積比為0.05、0.1和0.2，則V0轉換極性期間的最小剩余吸附力分別為60、94和110托。從以上實例可以看出，吸附電壓和泄漏電介質層的表面形態可以提供很寬的“調整”ESC的能力，使得在電壓極性轉換期間晶圓能保持吸附狀態。
根據本發明的另一個示范性方面，吸附電壓V的脈幅應當足夠高，以激發所需的最小剩余吸附力，且該吸附電壓激發的吸附力也應當高于實現可靠的吸附和冷卻的背面氣體壓力所要求的值。例如，如果需要±300伏的吸附電壓來實現最小的100托吸附壓力，則通過將脈寬調節成小于或等于約1秒，可以將釋放時間控制為小于或等于約1秒。交流信號的脈沖上升時間可以變化，但是應當盡可能小。因此，在一個實例中，5微秒或更短的脈沖上升時間提供了對所述加工的足夠的控制，并且，可以在市場上方便地找到采用MOSFET或IGBT技術的這類電壓源。
根據本發明的另一個示范性方面，圖2的ESC105還包括各種類型的電極圖案，例如，包括用于等離子體環境系統的簡單單極結構或用于真空環境系統的簡單D形雙極結構。此外，本發明不需要復雜的電極圖案或復雜的信號定時控制電子電路。在關掉吸附電壓V后，幾乎可以立即釋放晶圓110，這至少部分地歸因于吸附過程中的脈寬足夠短，從而可以在很大程度上限制或防止電荷遷移或累積到泄漏電介質層125和/或晶圓110的絕緣層112。
現在參看圖8，其中示出了根據本發明的一個示范性方面的方法200，該方法用于將半導體晶圓吸附到J-R型靜電吸盤。盡管此處以一系列操作或事件的形式對各種示范性方法進行了說明，但仍應理解，本發明不限于示出的操作或事件的順序，因為某些步驟可能以不同的順序發生和/或與此處所示或所述的步驟以外的其他步驟同時發生。此外，不必用所有示出的步驟來實施根據本發明的方法。而且，應當理解，可以結合本文示出和說明的系統，也可以結合其他沒有示出的系統來實施所述方法。
從操作205開始，至少部分地基于ESC的表面形態來確定單相方波吸附電壓。而ESC的表面形態例如由與其相關的泄漏電介質層的表面形態定義。接著，可基于與晶圓和靜電吸盤相關的最小剩余吸附力來確定吸附電壓。
在操作210中，將晶圓放置在泄漏電介質層上。例如，該表面可以包括所述泄漏電介質層的粗糙表面或經過微加工的泄漏電介質層表面(包含多個從電介質表面向外延伸的微結構或島)。在操作215中，將確定的單相方波吸附電壓加到ESC，這時，所述晶圓一般被吸附到所述ESC。所述確定的吸附電壓例如用來在ESC和晶圓之間產生靜電力，從而將晶圓吸附到ESC的表面上。例如，在施加的單相方波吸附電壓的極性發生轉換的過程中，至少維持了最小剩余吸附力，這時，晶圓仍然被吸附到靜電吸盤，但在很大程度上防止了電荷遷移或累積在晶圓的絕緣層上。
在操作220中，例如，關掉了單相方波吸附電壓，從而將晶圓從ESC上釋放。例如，由于操作205中的吸附電壓確定，釋放時間被進一步最小化。
盡管用特定的優選實施例和多個實施例示出并描述了本發明，但是顯而易見，在閱讀并理解了本說明及附圖后，本領域其他技術人員能得到與所述實施例的等同的變更和修改。特別就上述部件(組合、裝置、電路等等)執行的各種功能而言，除非另有說明，描述這些部件的術語(包括指稱為“裝置”(“means)”的)與任何執行上述部件的上述規定功能的部件(即功能上等同)一致對應，即使這些部件在結構上不與在此示出的本發明的示范性實施例中執行所述功能的公開結構等同。此外，雖然僅用幾個實施例中的一個公開了本發明的一個特定特征，但是，如果對任何給定或特定的應用有必要或是有利，就可將該特征與其他實施例的一個或多個其他特征進行組合。
權利要求
1.一種將具有背面絕緣層的半導體晶圓吸附到具有泄漏電介質層的J-R靜電吸盤的方法，所述方法包括為所述靜電吸盤確定單相方波吸附電壓，其中，所述確定操作至少部分地基于與所述晶圓和所述靜電吸盤以及所述泄漏電介質層的表面形態相關的最小剩余吸附力；將所述晶圓放置在所述靜電吸盤上；以及將所確定的單相方波吸附電壓施加到所述靜電吸盤，從而以靜電方式將所述晶圓吸附到所述靜電吸盤，其中，在單相方波吸附電壓的極性發生轉換期間，至少維持所述最小剩余吸附力，使得所述晶圓保持被吸附在所述靜電吸盤上。
2.如權利要求1所述的方法，其中，所述泄漏電介質層的表面形態包含處于所述晶圓和所述靜電吸盤之間的第一間隙和第二間隙，其中RC時間常數與各自的第一和第二間隙有關，且與所述第一和第二間隙相關的所述RC時間常數之間的差異達到這樣的程度，使得在所確定的單相方波吸附電壓的極性發生轉換期間，至少維持所述最小剩余吸附力。
3.如權利要求2所述的方法，其中，所述第二間隙與所述泄漏電介質層的自然表面粗糙度有關，且所述第一間隙大于所述第二間隙。
4.如權利要求3所述的方法，其中，所述第一間隙至少為所述第二間隙的兩倍。
5.如權利要求3所述的方法，其中，所述第一間隙至少為所述第二間隙的三倍。
6.如權利要求5所述的方法，其中，所述第一間隙約為4微米，而所述第二間隙約為1微米。
7.如權利要求3所述的方法，其中，通過對所述泄漏電介質層進行傳統加工或微加工在所述泄漏電介質層內形成所述第一間隙。
8.如權利要求2所述的方法，其中，確定所述單相方波吸附電壓包括確定由脈寬和脈幅定義的波形，其中所述波形是與各自的第一間隙和第二間隙相關的RC時間常數的函數。
9.如權利要求8所述的方法，其中，所述脈幅確定成這樣，在所述晶圓和所述靜電吸盤之間至少提供所述最小剩余吸附力。
10.如權利要求8所述的方法，其中，所確定的單相方波吸附電壓的脈幅約小于+/-300伏。
11.如權利要求8所述的方法，還包括斷開所確定的單相方波吸附電壓，從而將所述晶圓從所述靜電吸盤上釋放，其中釋放時間與所確定波形的脈寬有關。
12.如權利要求11所述的方法，其中，所確定波形的脈寬比要求的釋放時間短，且所述釋放時間滿足處理能力要求。
13.如權利要求11所述的方法，其中，所確定波形的脈沖短于約1秒。
14.如權利要求1所述的方法，還包括確定所述泄漏電介質層的表面形態。
15.如權利要求14所述的方法，其中，確定所述表面形態的操作包含確定一個或多個島高度和島面積比。
16.如權利要求1所述的方法，還包括將冷卻氣體反壓力通過所述靜電吸盤加到所述晶圓的背面，其中，所確定的單相方波吸附電壓被基于所述冷卻氣體反壓力進一步確定。
17.一種吸附具有背面絕緣體的晶圓的系統，該系統包括包含一個泄漏電介質層和一個或多個用來在所述泄漏電介質層與所述晶圓之間提供靜電吸附力的電極的J-R靜電吸盤，所述泄漏電介質層具有多個從其放置所述晶圓的表面突出的多個島，其中，第一間隙規定為在所述泄漏電介質層的表面和所述晶圓之間，第二間隙規定為在所述多個島的上表面與所述晶圓之間，而所述第一間隙和所述第二間隙與所述泄漏電介質層一起進一步確定了與它們相關的各自的RC時間常數；以及配置成將單相方波吸附電壓提供給一個或多個電極的電源，其中，所述單相方波吸附電壓的脈幅與所述第一間隙和第二間隙各自的RC時間常數有關，且至少部分地由于所述間隙各自的RC時間常數，所述J-R靜電吸盤用來在所述單相方波吸附電壓的極性轉換期間維持所述最小剩余吸附力。
18.如權利要求17所述的系統，其中，所述第二間隙由所述泄漏電介質層的自然表面粗糙度定義。
19.如權利要求18所述的系統，其中，所述泄漏電介質層的自然表面粗糙度約為1微米或更小。
20.如權利要求17所述的系統，其中，所述第一間隙至少為所述第二間隙的兩倍。
21.如權利要求17所述的系統，其中，所述第一間隙至少為所述第二間隙的三倍。
22.如權利要求17所述的系統，其中，所述第一間隙約為4微米，所述第二間隙約為1微米。
23.如權利要求17所述的系統，其中，所述多個島通過用一種或多種傳統加工方法或微加工方法對所述泄漏電介質層進行加工而形成，其中，一部分所述泄漏電介質層被去除，從而在所述晶圓和所述泄漏電介質層的表面之間確定所述第一間隙。
24.如權利要求23所述的系統，其中，所述多個島通過對所述泄漏電介質層進行珠光處理而形成。
25.如權利要求17所述的系統，其中，所述單相方波吸附電壓的脈幅用來向所述晶圓至少供給所述最小剩余吸附力。
26.如權利要求17所述的系統，其中，所述單相方波吸附電壓的脈寬比要求的釋放時間短，所述釋放時間滿足處理能力要求。
27.如權利要求17所述的系統，還包含冷卻氣源，其中所述冷卻氣源用來在所述靜電吸盤和所述晶圓之間提供冷卻氣體反壓力，且所述冷卻氣體反壓力還與所述最小剩余吸附力有關。
全文摘要
本發明旨在提供使用單相方波交流吸附電壓將晶圓吸附到J－R靜電吸盤的方法和系統。該方法包括為J－R靜電吸盤確定單相方波吸附電壓，其中，所述確定至少部分地基于與晶圓和靜電吸盤以及泄漏電介質層的表面形態相關的最小剩余吸附力。將晶圓放置在靜電吸盤上；并向靜電吸盤施加所確定的吸附電壓，這樣，便以靜電的方式將晶圓吸附到靜電吸盤，在單相方波吸附電壓的極性轉換過程中，至少保持所述的最小剩余吸附力。確定表面形態的操作包含確定晶圓和靜電吸盤之間的第一間隙和第二間隙以及島面積比，其中，分別與所述第一間隙和第二間隙相關的RC時間常數之間存在差異，使得在所述極性轉換過程中保持了至少最小的剩余吸附力。當去掉方波吸附電壓時，釋放時間大幅減少，該釋放時間對應于方波吸附電壓的脈寬。
文檔編號H01L21/68GK1875472SQ200480032676
公開日2006年12月6日 申請日期2004年9月10日 優先權日2003年9月12日
發明者秦舒, P·克雷曼 申請人:艾克塞利斯技術公司