專利名稱：包括用于具有錯排接合盤的集成電路的優化驅動器布局的半導體器件的制作方法
技術領域：
本發明涉及計算機系統領域。更特殊地，本發明涉及具有錯排(staggered)接合盤(bondpad)的集成電路的領域。
背景技術：
圖1所示為典型球柵陣列半導體器件100的部分的截面圖。典型球柵陣列半導體器件100的元件(component)之一就是管芯(die)110。管芯110通過接合線(bond wire)115被耦合到引線框120。雖然圖1中只示出了單條接合線，典型的半導體器件可以包括幾十條或數百條這樣的接合線。引線框120提供從接合線到焊球140的電氣路徑。雖然該例子只示出了三個焊球，典型的球柵陣列半導體器件可以包括幾十個或數百個這樣的焊球。焊接掩模(solder mask)150在各個焊球140之間提供電絕緣。整個組件被封裝在塑料外殼130中。
圖2所示為具有錯排接合盤的現有技術集成電路管芯的部分的框圖。以框210至217來表示錯排接合盤。接合盤排列在非常靠近管芯邊緣(用線260來表示)的地方。雖然在圖2中只示出了八個接合盤，典型的具有錯排接合盤的現有技術集成電路可以包括數百個這樣的接合盤。當組裝到完整的半導體器件中時，接合盤210至217將通過接合線與引線框相連接，如在圖1的例子中所示。
接合盤210至217被電氣耦合到一系列驅動器/ESD線路單元220至227。術語“ESD”是指“靜電放電”。驅動器/ESD單元220至227提供用于輸出信號的驅動強度、接收輸入信號以及提供ESD保護。驅動器/ESD單元220至227通過金屬連接被耦合到接合盤210至217。金屬連接中的兩個被標為240和247。金屬連接240將接合盤210連接到驅動器/ESD單元220，并且金屬連接247將接合盤217連接到驅動器/ESD單元227。驅動器/ESD單元220至227被連接到一系列預驅動器(pre-driver)單元230至237。這些單元用來將驅動器/ESD單元與位于管芯核心(die core)的線路相耦合。
因為接合盤210至217被排列成錯排的陣列，其中內環包括接合盤211，213，215以及217，并且其中外環包括接合盤210，212，214以及216，到外環接合盤的金屬連接必須在內環接合盤之間來排布。
對半導體器件制造商而言，當希望在每個晶片上生成更多的器件并且由此降低每個器件的加工成本時，降低管芯的尺寸通常是有益的。如果在管芯上的接合盤的數目不下降，那么，當管芯的尺寸減小時，接合盤必須互相非常靠近地來設置。這又造成了在驅動器/ESD單元和外環的接合盤之間的非常窄的金屬連接。另外，驅動器/ESD單元的寬度減小了。
當在驅動器/ESD單元和外環的接合盤之間的金屬連接的寬度減小時，會產生幾個問題。金屬連接越窄造成電阻越大。窄的連接可能不能處理由于ESD事件而發生的大電流。窄的金屬連接還會經歷電遷移(electro-migration)，即導致最終線路故障的金屬逐步侵蝕(erosion)。針對窄金屬連接問題的一種潛在解決方案是在內行(inner row)的接合盤下面的層上排布附加的金屬，但是該潛在的解決方案提出了通常沉積在金屬層之間的電介質材料的加工問題，即在接合線的安裝期間，所述電介質材料在接合盤下面破裂。
除了由于減小在驅動器/ESD單元和外環中的接合盤之間的金屬連接的寬度所產生的問題以外，減小驅動器/ESD單元的寬度可能使得在驅動器/ESD單元內實現ESD保護結構更加困難。
從下面給出的詳細說明以及從本發明的實施方案的附圖，可以更完整地理解本發明。然而，所述的詳細說明和附圖不應當被用來將本發明限定到所描述的特定實施方案，而僅僅是為了解釋和理解的目的。
圖1所示為典型球柵陣列半導體器件的截面圖。
圖2所示為現有技術半導體管芯的部分的框圖。
圖3所示為根據本發明配置的半導體管芯的實施方案的部分的框圖。
圖4所示為優化驅動器布局的方法的實施方案的流程圖，所述驅動器布局用于具有錯排接合盤的集成電路。
圖5所示為包括根據本發明實現的半導體管芯的球柵陣列半導體器件的截面圖。
具體實施例方式
具有錯排接合盤和優化驅動器布局的集成電路管芯的實施方案包括具有外環接合盤和內環接合盤的錯排接合盤陣列。用于外環接合盤的驅動器/ESD線路單元被置于接合盤的外側(在外環接合盤和最近的管芯邊緣之間)。用于內環接合盤的驅動器/ESD單元被置于接合盤的內側。
圖3為具有優化驅動器布局的錯排接合盤集成電路管芯300的實施方案的框圖。管芯300包括預驅動器/接收器線路單元330至337。預驅動器/接收器單元330至337提供在管芯核心和一系列驅動器/ESD線路單元320至327之間的通訊。驅動器/ESD線路單元320至327提供驅動強度、接收輸入信號以及提供ESD保護。驅動器/ESD線路單元320至327被耦合到接合盤310至317。所述驅動器/ESD線路單元和所述接合盤是通過一系列金屬連接來連接的，其中所述金屬連接中的兩個被標為340和347。盡管在圖3中只示出了八個接合盤、八個驅動器/ESD單元以及八個預驅動器/接收器單元，以免模糊了本發明，但是，本發明的實施方案可以具有多得多的接合盤、驅動器/ESD單元以及預驅動器/接收器單元。另外，驅動器/ESD單元320至327是要代表寬范圍的可能的輸入/輸出單元線路。
驅動器/ESD單元320，322，324以及326被設置在接合盤310至317的外側。也即，驅動器/ESD單元320，322，324以及326被設置在接合盤310，312，314以及316和管芯邊緣360之間。該驅動器/ESD單元布局具有這樣的好處，即允許在接合盤310，312，314以及316和與它們相關聯的驅動器/ESD單元320，322，324以及326之間的金屬連接可以和在接合盤311，323，325以及327和與它們相關聯的驅動/ESD單元321，323，325以及327之間的金屬連接一樣寬。這些金屬連接可以具有80微米的寬度，雖然具有其他金屬連接寬度的其他實施方案也是可能的。這個示例性實施方案的驅動器/ESD布局還允許驅動器/ESD單元具有比采用現有技術集成電路所可能達到的寬度更寬的寬度。
預驅動器/接收器單元330至337通過一系列導電路徑被電連接到驅動器/ESD單元320至327，其中所述導電路徑中的兩個已經在圖3中被標為350和357。這些導電路徑可以具有約1至2微米的寬度，雖然具有其他寬度的其他實施方案也是可能的。連接預驅動器/接收器單元330，332，334以及336和驅動器/ESD單元320，322，324以及326的導電路徑可以在接合盤310至317之間和在驅動器/ESD單元321，323，325以及327之間來排布。也可以將這些導電路徑排布在所述驅動器/ESD和接合盤結構下面的另一層上。因為在預驅動器單元330，332，334以及336和驅動器/ESD單元320，322，324以及326之間的導電路徑相對較窄，大概為1或2微米的寬度，這些導電路徑可以排布在所述接合盤的下面，而不會在安裝接合線期間產生層間的電介質材料破裂的附加風險。另外，盡管圖3在每個預驅動器/接收器單元和與其關聯的驅動器/ESD單元之間只示出了一個導電路徑，但是，在每個預驅動器/接收器單元和與其關聯的驅動器/ESD單元之間具有多于一個導電路徑的其他實施方案是可能的。
圖4為流程圖，示出了優化在錯排接合盤集成電路中的驅動器單元布局的方法的實施方案。在步驟410，管芯上的多個接合盤被配置為陣列。在步驟420，第一批多個驅動器單元被置于所述多個接合盤的外側。也即，所述第一批多個驅動器單元被置于所述接合盤和最近的管芯邊緣之間。在步驟430，第二批多個驅動器單元被置于所述多個接合盤的內側。也即，所述第二批多個驅動器單元被置于所述接合盤和所述管芯核心之間。
圖5所示為包括球柵陣列半導體器件500的部分的截面圖。球柵陣列半導體器件500的元件之一就是管芯300。管芯300包括前面結合附圖3所討論的各種特性，包括優化驅動器布局和錯排接合盤。管芯300通過接合線515被耦合到引線框520。雖然圖5中只示出了單條接合線，半導體器件500的實施方案可以包括幾十條或數百條這樣的接合線。引線框520提供從接合線到焊球540的電氣路徑。雖然該例子只示出了三個焊球，球柵陣列半導體器件的實施方案可以包括幾十個或數百個這樣的焊球。焊接掩模550在各個焊球540之間提供電絕緣。整個組件被封裝在塑料外殼530中。
盡管所述半導體器件500被描述為包括用來提供到系統的電氣連接的焊球，采用其他技術來提供到系統的電氣連接的其他實施方案也是可能的，所述其他技術包括，但不限于，插針(pin)或引腳(lead finger)。
在前面的說明書中，已經參考本發明的具體示例性實施方案對本發明進行了描述。然而，很明顯，可以對本發明進行各種修改和改變，而不會偏離在所附的權利要求書中所提出的本發明的更寬的精神和范圍。因此，說明書和附圖是說明性的，而不是限制性的。
權利要求
1.一種半導體器件，包括管芯，所述管芯包括多個配置成陣列的接合盤，第一批多個驅動器單元，所述第一批多個驅動器單元位于最近的管芯邊緣和所述多個接合盤之間，以及第二批多個驅動器單元，所述第二批多個驅動器單元位于所述多個接合盤的內側；以及包括多個引腳的引線框，所述多個引腳通過多個接合線耦合所述多個接合盤。
2.如權利要求1的半導體器件，其中所述多個接合盤被配置為錯排陣列。
3.如權利要求2的半導體器件，還包括多個預驅動單元，所述多個預驅動單元位于比所述第二批多個驅動器單元更遠離所述最近的管芯邊緣的地方。
4.如權利要求3的半導體器件，其中所述多個接合盤被配置為包括接合盤的內環和外環的錯排陣列。
5.如權利要求4的半導體器件，還包括多個金屬連接，所述多個金屬連接中的每一個將所述第一批和第二批多個驅動器單元中的一個和所述多個接合盤中的一個相耦合。
6.如權利要求5的半導體器件，還包括多個導電互連，所述多個預驅動器單元中的每一個通過所述多個導電互連中的至少一個被耦合到所述第一批和第二批多個驅動器單元中的一個。
7.如權利要求6的半導體器件，其中所述多個導電互連中的每一個在寬度上充分窄于所述多個金屬連接中的每一個。
8.如權利要求7的半導體器件，其中所述第一批和第二批多個驅動器單元中的每個都具有約80微米的寬度。
9.一種半導體器件，包括管芯，所述管芯包括多個配置成陣列的接合盤，第一批多個驅動器單元，所述第一批多個驅動器單元位于最近的管芯邊緣和所述多個接合盤之間，以及第二批多個驅動器單元，所述第二批多個驅動器單元位于所述多個接合盤的內側；以及包括多個焊球的引線框，所述多個焊球通過多個接合線耦合所述多個接合盤。
10.如權利要求9的半導體器件，其中所述多個接合盤被配置為錯排陣列。
11.如權利要求10的半導體器件，還包括多個預驅動單元，所述多個預驅動單元位于比所述第二批多個驅動器單元更遠離所述最近的管芯邊緣的地方。
12.如權利要求11的半導體器件，其中所述多個接合盤被配置為包括接合盤的內環和外環的錯排陣列。
13.如權利要求12的半導體器件，還包括多個金屬連接，所述多個金屬連接中的每一個將所述第一批和第二批多個驅動器單元中的一個和所述多個接合盤中的一個相耦合。
14.如權利要求13的半導體器件，還包括多個導電互連，所述多個預驅動器單元中的每一個通過所述多個導電互連中的至少一個被耦合到所述第一批和第二批多個驅動器單元中的一個。
15.如權利要求14的半導體器件，其中所述多個導電互連中的每一個在寬度上充分窄于所述多個金屬連接中的每一個。
16.如權利要求15的半導體器件，其中所述第一批和第二批多個驅動器單元中的每個都具有約80微米的寬度。
全文摘要
具有錯排接合盤和優化驅動器布局的集成電路管芯的實施方案包括具有外環接合盤和內環接合盤的錯排接合盤陣列。用于外環接合盤的驅動器/ESD線路單元被置于所述接合盤的外側(在外環接合盤和最近的管芯邊緣之間)。用于內環接合盤的驅動器/ESD單元被置于所述接合盤的內側(在內環接合盤和管芯的核心之間)。集成電路管芯通過接合線被耦合到引線框。
文檔編號H01L27/02GK1823417SQ200480019849
公開日2006年8月23日 申請日期2004年6月30日 優先權日2003年7月11日
發明者邁克爾·賈索沃斯基 申請人:英特爾公司