具有凹口浮動柵以及分級源區的可縮放的快閃eeprom存儲元件及其制造方法

專利名稱：具有凹口浮動柵以及分級源區的可縮放的快閃eeprom存儲元件及其制造方法
技術領域：
本發明涉及電可擦除且可編程只讀非易失性存儲器(EEPROM)單元或 更具體地說涉及快閃EEPROMo本發明還涉及包括若干以這種存儲單元的行 和列為矩陣的形式布置的這種EEPROM存儲單元的存儲器陣列。
背景技術：
一種現有技術的快閃存儲器裝置是疊層柵快閃EEPROM，其中單個疊層 柵晶體管組成存儲單元。它編程為傳統的UV可擦除EPROMJ吏用向浮動柵 注射熱電子的機制，并且M Fowler-Nordheim隧道效應機制從浮動柵至鵬極區 :^iS行擦除。這種裝置具有以下缺點(1)擦除靈敏度過高,其中即使當存儲單 元的柵極被取消選定并且在地電位被偏置時，存儲單元可以被擦除至一個負的 閾值電壓，從而使存儲單元處于導電狀態,，以及(2)高的編程電流，其需要 艦制蟲的電源電壓來對存儲單繊4彌程，例如參見美國專利4698787。第二種類型快閃存儲器裝置使用分割柵配置。這種配置消除了擦除靈敏 度過高，這是因為即使浮動柵是被過擦除，溝道中的導電需要在另一部分溝道 之上的控制柵偏置。然而，編程和擦除機制和疊層柵配置是相同的。這種配 置的缺點是它增加了存儲單元的尺寸并且由于分割柵配置其可能要承受對準靈 敏度的要求。例如參見美國專利5029130。另一鄉快閃存儲器存儲單元使用所謂的源極偵勝入技術，其最小化熱電 子編程電流從而芯片上電壓倍增器可用于提供來自單個5或3.3 V電源的足夠的編程電流。然而，這些存儲單元的結構仍然可能具有以下缺點0)對準靈 敏度，(2)缺乏可縮放性以及(3)需要在單元尺寸和耦合比率之間折衷。例 如參見美國專利5194925。美國專利5303187、 4462090以及5280446公開了具有選擇柵、控制柵、源極以及漏極四個終端的單個晶體管存儲單元。然而美國專利5303187中公開 的存儲單^M:電子隧道從浮動柵到襯底(參見第5欄第64-68行)進行擦除。 因為浮動柵以及襯底間駄的電容，由于弱耦合比率這是不^^迎的。因此， 需要一種較高的電壓，除。此外，需要負電壓提供用于n型存儲單元的擦除 操作的電勢。這就需要提供高的PMOS結擊穿電壓以及高的場隔離閾值電壓以 及低的PMOS晶體管本身效應的處現以便該電路可以提供足夠幅度的負電壓 來獲得必要的擦除操作。美國專利4462090以及5280446都公開了用于選擇柵的分割柵配置。用于 選# 的這種分害娜配置由于未對準可能導致擊穿靈驗。美國專利5338952公開了一種分割柵存儲單元，其具有形成為墊片的浮動 柵，該墊片配置在選擇柵的相鄰處并且在控制柵的下方。然而利用這種配置在 浮動柵以及控制柵之間存在不夠數量的電容耦合。最后，上述設計在擦除操作期間可能遭受雪崩或者帶至帶擊穿，其中源結 被偏置相對比較高的電勢。擊穿電壓精密地依靠結曲率以及在結邊緣的氧化物 厚度。隨著存儲單元在尺寸上不斷縮小，由于在可縮放技術中熱循環的減少， 曲率的優化程度數U了限制。發明內容本發明是一種電可擦除且可編程存儲器裝置，包括第一導電類型半導體材 料的襯底，在襯底中形成的具有一定距離間隔且具有不同于第一導電類型的第 二導電鄉的第一和第二區域，其間具有溝道區，形成于溝道區第一部分之上 并與之絕緣的導電選擇柵，具有底面的導電浮動柵，其配置在第一區域以及溝 道區第二部分之上并且通過絕緣材料與之絕緣，其中凹口形成在底面之上，具 有和第一區域邊緣相對準的邊緣或配置在第一區域之上的邊緣，以及導電控制 柵具有配置在浮動柵相鄰處的第一部分。本發明的另一方面,電可擦除且可編程存儲器裝置包括第一導電類型半 導體材料的襯底，在襯底中形成的具有一定距離間隔且具有不同于第一導電類 型的第二導電類型的第一和第二區域，其間具有溝道區，其中溝道區包括相鄰 于第一區域的第一部分以及相鄰于第二區域的第二部分，配置在溝道區第二部 分上并且與之絕緣的導電選擇柵，用于控制溝道區第二部分的導電性，具有完 全配置在第一區域上并且與之絕緣的第一部分的導電浮動柵，用于產生控制溝道區第一部分導電性的邊緣場，其中浮動柵第一部分包括完全配置在第一區域 上并且與之絕緣的底面以及從底面伸出且遠離襯底的一個側面，以及導電控制 柵，其具有與浮動柵相鄰設置的第一部分。本發明的另一方面是一種在第一導電類型的半導術寸底上制造存儲裝置的 方法，包括在襯底上形成具有一定距離間隔的第一和第二區域，其具有不同于 第一導電類型的第二導電類型，其中溝道區被限定在第一和第二區域之間的襯 底中，在溝道區第一部分之上形成并與之絕緣的導電選擇柵，形成具有底面的 導電浮動柵，其配置在第一區域以及溝道區第二部分之上并且與之絕緣，其中 浮動柵的形成包括，在底面上形成凹口，該底面具有與第一區域邊緣相對準的 邊緣或設置在第一區域之上的邊緣，以及形成導電控制柵，其具有與浮動柵相 鄰設置的第一部分。本發明還有一個方面在于存儲驢的方法，包括在襯底中形成的具有一 定距離間隔且具有不同于第一導電類型的第二導電類型的第一和第二區域，其 中溝道區被限定在第一和第二區域之間的襯底內，以及其中溝道區包括與第一 區域相鄰的第一部分以及與第二區域相鄰的第二部分，在溝道區第二部分上形 成并且與之絕緣的導電的選擇柵，用于控制溝道區第二部分的導電性，形成具 有完全設置在第一區域上并且與之絕緣的第一部分的導電浮動柵，用于產生控 制溝道區第一部分導電性的邊緣場，其中浮動柵第一部分包括完全設置在第一 區域上并且與之絕緣的底面以及從底面伸出而遠離襯底的一個側面，以及形成 導電控制柵，其具有與浮動柵相鄰設置的第一部分。M31參考說明書、權利要求書以及附圖，本發明的其它目標以及特征將會 變得明顯。


附圖1A到1H的襯底的橫斷面視圖依次展示了用于制造本發明的存儲單 元的處理步驟。附圖2的示意性的橫斷面視圖展示了本發明的存儲單元。附圖3A到3C的襯底的橫斷面視圖依次展示了用于制造本發明的存儲單 元的處理步驟的第一替換實施例。附圖4A到4C的襯底的橫斷面視圖依次展示了用于制造本發明的存儲單 元的處理步驟的第二替換實施例。附圖5A到5D的襯底的橫斷面視圖依次展示了用于制造本發明的存儲單 元的處理步驟的第三替換實施例。附圖6A到6C的襯底的橫斷面視圖依次展示了用于制造本發明的存儲單 元的處理步驟的第四替換實施例。
具體實施方式
存儲單元制造附圖1A到1E示出根據本發明的非易失性存儲單元的制造方法。以下描 述的參數取決于設計規則以及加工技術階段。本領域的技術人員可以理解的 是，本發明不局限于任何具體的加工技術階段，也不局限于以下描述的任何工 藝參數的特定值。此外，以下方法描述集中在單個存儲單元的形成，實際上大 量這種存儲單元是同時形成的，其在以列排列的有源區首尾相連來擴展。這種 存儲單元的列是由絕緣區域的列隔開的，其中的形成是本領域公知的。人們注意到，如這里^頓的，術語"上方"以及"在..上"都包含"直接 在...上"(沒有中間材料、元件或置于其間的間隔)以及"間接地在...上"(中 間材料、元件或置于其間排列有間隔)。同樣J4術語"相鄰"包括"直接相鄰" (沒有中間材料、元件或其間設置的間隔)以及"間接地相鄰"(中間材料、 元件或其間設置的間隔)。例如，"在襯底上方"形成元件可以包括直接在襯 底上而在其間沒有中間材料/元件來形成元件，以及間接在襯底上、在其間具有 一個或多個中間材料/元件而形成元件。附圖1A示出半導體襯底(或襯底阱)IO的橫斷面視圖，其tti^的是P導 電類型并且在本領域是公知的。第一層絕緣材料12，優選的為二氧化硅(以 下稱為"氧化物")通過諸如氧化或氧化物沉積(例如化學蒸汽沉積或CVD) 之類的公知技術而形成于襯底10上，其具有大約30A的深度。 一層多晶硅14 (以下稱為"多晶硅")形成于氧化層12的頂部。多晶硅層14的形成可以通 過公知的處理產生，諸如低壓CVD或LPCVD。多晶硅完^iM:原位方法或者 M31傳統的注入來摻雜。在tt^實施例中，多晶硅層14具有大約1000A的深 度，并且被注入As (3.0E15齊i遣，25KeV注入能量)。第二層絕緣材料16形成 于多晶硅層14之上，優選的M HTO氧化物沉積處理。然后在氧化層16上 施加適當的光致抗蝕劑材料，并且執行掩模步驟以有選擇地從某些掩模區域除 去光致抗蝕劑材料(跨過有源區的多個列的行方向上延伸的條紋20)。其中除去光致抗蝕劑材料，在條紋20中{頓標準刻蝕技術(即各向異性亥i勉處理) 將氧化層16和多晶硅層14的下面部分刻蝕掉。其中不除去光致抗蝕劑，維持 氧化物層16和多晶硅14層。除去殘余光致抗蝕劑材料，產生如附圖1A所示 的結構。
然后沿著余下結構的側壁表面形成絕緣墊片。墊片的形成在本領域是公知 的，并且包括在結構的輪廓上沉積一種材料，隨后進行各向異性亥卿M，借 此從該結構的水平表面除去該材料，而該材料大量無損的殘留在該結構的垂直 方向的表面上。在這種情況下，合成墊片形成如下。氧化物層22形成于該結 構之上，并且氮化硅("氮化物")層24形成于氧化層22之上，如附圖1B所 示。執行各向異性氮化物亥鵬，隨后是受控的各向異性氧化腐蝕，除合成墊片 26 (包括L形狀氧化層22上的墊片狀的氮化物層24)之外的氮化物以及大多 數(但是4腿不是所有的)氧化層22/24被除去，如附圖1C所示。j柳各向 異性刻tiffl3i不完全除去襯底10上的氧化物12 (以及可能的一些氧化物22) 魏頓襯底的破壞。
使用氮化物亥U蝕除去殘余的氮化物24。對該結構的一部分進行掩模，以 及然后通過對該結構的整個表面進行適當的離子注入以在襯底10內形成第--區域(即源區)30。源區30具有不同于襯底10 (例如P摻雜)的導電類型(例 如N摻雜)。在這種情況下，源極區域是N+摻雜。濕法刻蝕接著用于除去任何 暴露的氧化物12/22，隨后在襯底的暴露部分上形成氧化層32的氧化過程。產 生的結構如附圖1D所示。
接著皿在該結構上形成一層多晶硅36 (如附圖1E所示)，多晶硅墊片 34形成于氧化層22的相鄰處，隨后進行各向異性多晶硅刻蝕以留下多晶硅墊 片34。執行適當的注入步驟以擴展第一區域30以便它們被分級以防止結擊穿， 其如附圖1F所示。
接下來的掩模步驟保護位于和源極區域30相鄰設置的那些多晶硅墊片 34。接著《頓多晶硅刻蝕步驟來除去沒有保護的多晶鵬片34。氧化物亥鵬接 著用于除去氧化物22和32的暴露部分。絕緣層40然后形成于該結構之上(例 如4繼的是ONO層，其包括連續沉積的絕緣材料的三個薄層，諸如氧化物、 氮化物以及氧化物，其分別具有 60A、 ~70A、 60A的厚度)。多晶硅的厚 層然后沉積在該結構(-1600 A)的上方。接下來的掩模步驟保護沉積的多晶硅位于源極區域30周圍的那些部分。沉積的多晶硅的沒有保護的部分在多晶硅
亥鵬步驟中被除去，剩下在源極區域30上布置的多晶硅層42并且向上延伸并 在氧化層22和16之上。然后對該整個結構進行適當的離子注入以在襯底10 的曝露部分形成第二區域(即漏區)38。絕緣墊片48然后形成在與多晶磁氧 化物層14/16相鄰的襯底上，隨后進行另一離子注入以擴展第二區域38，使得 它們被分級以防止結擊穿。最終的結構如附圖1G和1H所示。
本發明存儲單元的最終結構包括限定在源極30以及漏極38之間的襯底的 溝道區44。多晶硅層14形j^儲單元的選擇柵，其設置在溝道區44的第一部 分上并且與之絕緣。多晶硅墊片34形 儲單元的浮動柵，其設置在溝道區44 的第二部分上并且與之絕緣。多晶硅層42形成存儲單元的控制柵。
附圖2是示出該存儲單元的五個導電部件(選擇柵14、浮動柵34、控制 柵42、源極30以及漏極38)的橫斷面視圖簡圖，其艦一或多個絕緣材料層 互相絕緣。存儲單元分別通過終端SEL、 CG、 S和D提供給選擇柵14、控制 柵42、源極30、以及漏極38的電壓來控制。在最后的存儲單元結構中，浮動 柵34包括形成其中的凹口 46以便在襯底以及浮動柵的一部分之間形成另外的
(厚的)絕緣。凹口 46的垂直邊緣46a與源極區域30的邊緣30a相對準， 或微緣46a與源極區域30垂驢疊。因此，源極區域30在凹口 46所提供 的厚的絕緣區域下方結束，使得增加源結的擊穿電壓，這是因為厚的絕緣減少 了垂直電場以及源結處的電場。為確保這個對準，熱退火可用于保證源極區域 擴散到氧化層22之下。替換的，形成源極區域30的離子注入可以岡依形成氧 化層22之后就執行，隨后在形成多晶硅墊片34之后進行第二次離子注入(其 幾乎不需要或者不需要熱退火，其有益于按比例縮小到更小單元尺寸)。通過 凹口 46所提供的厚的絕緣區鄉每會M^浮動柵墊片34和襯底之間的電容，其 于是將在擦除以及編程操作期間增加存儲單元的耦合比率并且減少對高壓的要 求。
存儲單元操作
三個多晶硅存儲單元的操作在美國專利No.5912843中已經描述，這里并 入且參考其公開的內容。
存儲元件擦除或寫入"1"
為了寫入"l"或擦除存儲元件1，其導致存儲元件1處于導電狀態,向源極施加一個高電壓( 12 V)。漏極、選擇柵以及控制柵全部位于地電位。由 于浮動柵和選擇柵之間、以及浮動柵和控制柵之間的高電容耦合，以及由于源 極區&劃卩浮動柵之間十分小的電容耦合，以及由于源極區域和浮動柵之間的重 疊，在源極和浮動柵之間出現了高百分比的外加電壓。這導致電子通過
Fowler-Nordheim隧道機制從浮動柵隧穿到源，艮而并非到襯底，留下具有相對 的正電荷的浮動柵。
對于12V的電源電壓，在源結可以產生帶至U帶的隧道機制，期每會加大 源極電流的幅度。由于芯片上電壓倍增器通常用于提供高電壓，所以帶到帶的 隧道電流將會需要一個更穩健的電壓倍增器設計。
擦除存儲單元的可選方案方式是向控制柵施加負偏壓( -8至lJ-10V)，而 選擇柵保持在地電位或保持在與控制柵同樣的負偏壓，并且僅僅提升源極電壓 到5 V或接近于Vcc，諸如6-7V。這種方法的優點是源極電壓現在處于低位勢。 ffl31減少源極電壓，為了更高的電流供應能力，它通過更少的泵級而允許直接 從Vcc電源或從電壓倍增器提供源極電壓。
存儲單元編程或寫入"0"
為了向存儲單元寫入"0"，其導致存儲單元處于非導電狀態，向源極施加 一個高壓( 5到8 V)。向控審順施加第二高壓( 10到12V)。漏電壓保 持在0 V或小的偏壓( 0.3至ljl.0伏特)。小的電壓施加到選# ，該電壓正 好高于選擇柵下方的晶體管的閾值電壓Vt (例如Vt十AV，其中AV 0.1 V 到5V)。選擇柵的電壓導致晶體管從漏極到源極傳導小的電流，約為微安量 級。由于施加在控制柵以及源極區域的高壓，浮動柵處的電位為高。浮動柵的 高電位將會導致浮動柵下面的溝道區的被拉高。緊在浮動柵左側邊緣以下的襯 底的表面電勢測定為低于浮動柵電壓( 8 V)大約一伏特。由于選擇柵被偏 置剛好高于閾值電壓，如上所述，選擇柵下面的溝道電位接近于漏電壓，其是 0 V或小的偏壓。因此大約8 V的電壓差形自緊 擇柵下面的溝道中的區 域以及緊在浮動柵下面的溝道中的區域上。緊在選擇柵下面的溝道的區域和緊 在浮動柵下面溝道的區域之間的間隙寬度大約是500A。因此形成1.5到4MV/cm 的電場，其足夠高以至導致熱電子從溝道注入到浮動柵，這使浮動柵帶負電荷。
存儲元件讀取
最后，為了讀取存儲元件，向源極區域施加地電位。近似伏特的讀取電壓施加于漏極區以及Vcc電壓(例如用于0.18"m技術的 1.8伏特)施加于選 擇柵。如果浮動柵是正電荷(即浮動柵是釋放電子)，那么直接位于浮動柵下 面的溝道區被打開。當選娜提升至臓取電位時，直接魏娜下方的溝道區 也被打開。因此，齡溝道區將被打開，使電子從源極區域流到漏極區。這種 導電狀態將被定義為存儲，除"1"狀態。
另一方面，如果浮動柵是帶負電的，直接在浮動柵以下的溝道區被弱打 開或者完全關閉。即使當選擇柵以及漏極區提升至贖取電位，幾乎沒有或根本 沒有電流流過溝道。在這種情況下，與"l"狀態相比電流是很小的或根本沒有 電流。這種非導電狀態將被定義為存儲器編程"0"狀態。
替換實施例
附圖3A到3C示出一個替換實施例,其中浮動柵向上延伸并在選擇柵之 上，用于加強電容耦合。這^fflil在如附圖lA所示結構中的氧化物16上形成 額外材料層50 (例如氮化物)，以及在層50上形成適當的光致抗蝕劑材料52 來完成的，如附圖3A所示。接下來是等離子體刻蝕處理(灰化)，其除去光致 抗蝕劑52的暴露表面。這種刻蝕過程導致減少光致抗蝕劑52的寬度(例如大 約300A)，使得氮化物層50的一部分暴露。接下來的氮化物刻蝕除去氮化物 層50的暴露側部分，該暴露側部分不再被光致抗蝕劑52保護，有效地減少氮 化物層的寬度，如附圖3B所示。
在除去光致抗蝕劑52以后，根據附圖1B到1H執行i^f ij余處理步驟以 產生附圖3C所示的結構。禾鵬這個實施例，在控制柵以及浮動柵之間存在增 強的耦合，其結合有用于更大的擊穿電壓的凹口46。
第二替換實施例
在浮動柵形成凹口用于加大浮動柵和源極區域: 之間的絕緣不局限于作 為墊片形成的浮動柵。例如，這里一并參考的美國專利6057575 ('575專利) 示出浮動柵形成為材料層。如'575專利的附圖la所示，絕緣材料形成于選擇 柵上方且與之相鄰處，而浮動柵形成于絕緣材料上。可以修改這種實施例，以 包括在浮動柵中形成凹口來增加裝置的擊穿電壓。
附圖4A到4C示出對575專利的附圖la的實施例的修改。在選擇魂60 形成于絕緣層62上以后，絕緣層64形成于該結構之上，包括其中橫向鄰近:層 60/62的L型部分。氮化物墊片24然后以如上所述同樣方式形成于層64的L型部分22的相鄰處，并且如附圖4A所示。在除去氮化物24以后， 一層絕緣 材料64形成于該結構之上，繼之以在絕緣材料64上形成浮動柵66，如附圖4B 所示。然后根據，575專利中描述的處理步驟形成另一絕緣層68以及控制柵70， 產生附圖4C所示的最終結構。浮動柵66包括面向控制柵70的下表面中的凹 口70a的凸出部66a。 第三替換實施例
附圖5A到5D示出第三替換實施例，其中凹口46不在浮動柵中形成，相 反浮動柵完全設置在源極區域之上。以如附圖1A所示的結構開始，絕緣墊片 80橫向相鄰于多晶硅14以及氧化物16形成(M使用氧化物16作為刻蝕停 止^it行絕緣沉積以及刻蝕)，如附圖5A所示。氧化層32形成于襯底的暴露 部分之上，優選的M氧化來進行。適當的離子注入用來形成第一 (源極)區 域30。然后，多晶硅墊片82橫附目鄰于絕緣墊片80形成(艦多晶硅沉積以 及刻蝕)。執行第二離子注入以擴展第一區域30以使得它們分級以防止結擊穿， 如附圖5B所示。根據附圖1G執行如上所鵬除M步驟以完成該結構，其 如附圖5C所示。
附圖5D示出最終結構的導電元件，其中浮動柵82設置于源極區域之上， 溝道區44的第一部分44afflM^擇柵14被垂直重疊(和被控制)，而溝道區44 的第二部分44b橫向地偏離、而不是垂直重疊于浮動柵82。然而，浮動柵82 可以在第二部分44b (即經aii緣場)施加足夠的控制以打開(導電)和關閉 (非導電)溝道區的第二部分44b。對于施加到源極區域的電壓上存在著限制 的那些應用，這種實施例是有優勢的。
第四替換實施例
附圖6A到6C示出第四替換實施例，其類似于第三變更實施例，但是其 中非墊片浮動柵具有完全設置在源極區域上的一個較低部分。以如附圖1A所 示結構開始(但是具有寬的多晶磁氧化物層14/16)，絕緣墊片90橫向相鄰于 多晶硅14以及氧化物16形成(M31使用諸如氮化物之類的絕緣沉積，之后使 用氧化物16作為亥卿停止鄉行刻蝕)，如附圖6A所示。氧化刻W1來除去 氧化層12的暴露部分，隨后在襯底的暴露部分上形成氧化層32，優選的通過 氧化來進行。適當的離子注入用來形成第一 (源極)區域30，如附圖6B所示。 然后，多晶硅層92形成于該結構之上，隨后絕緣層94形成于多晶硅層92之上，接著多晶硅層96形成于絕緣層94之上。在適當的掩模步驟和多晶硅/絕緣 亥鵬以對準多晶鶴92/96的末端之后，執行第二次離子注入以擴展第一區域 30來防止電壓擊穿。漏極區38可以按如上所述的類似方式形成，產生附圖6C 所示的結構。層92組成浮動柵，而層96組成控制柵。浮動柵92具有在氧化層32和源 極區域30之上延伸的較低部分92a。僅僅浮動柵92的上部92b不垂直于源極 區域30上。然而，浮動柵的較低部分92a可以對直接在絕緣墊片90下方的溝 道區的部分44b (即經過纖場)施加足夠的控制，以打開(導電)和關閉(不 導電)溝道區的部分44b。可以理解的是，本發明不局限于如上所述的以及此處說明的實施例，而是 包括屬于附加權利要求范圍內的任何以及所有變化。例如，如上所述的材料、 處理以及數個實例僅僅是示例性的，并且不應該被認為限制權利要求。此外， 從權利要求以及說明書可以明顯看到的是，并不是所有的方法步驟都需要按照 示出的或要求的準確的順序來執行，而是允許正確形成本發明的非易失存儲器 存儲單元的任何頓序。最后，單一層材料可以被形成為多層這種材料麟似的 材料，反之亦然。
權利要求
1.一種電可擦除且可編程存儲器裝置，包括第一導電類型的半導體材料的襯底；在襯底中形成的具有一定距離間隔并且具有不同于第一導電類型的第二導電類型的第一和第二區域，其間具有溝道區；形成于溝道區的第一部分之上并與之絕緣的導電選擇柵；具有底面的導電浮動柵，所述底面設置在第一區域以及溝道區的第二部分之上并且通過絕緣材料與之絕緣，其中凹口形成在所述底面之上，該底面具有與第一區域的邊緣相對準的邊緣或者具有設置在第一區域之上的邊緣；以及導電控制柵，具有相鄰于浮動柵設置的第一部分。
2. 權利要求1的裝置，其中浮動柵包括設置在凹口之上的第一部分以及 未設置凹口之上的第二部分，并且其中將浮動柵的第一部分與襯底絕緣的絕緣 材料部分的厚度大于將浮動柵的第二部分與襯底絕緣的絕緣材料部分的厚度。
3. 權利要求2的裝置，其中浮動柵包括向上延伸并且在選擇柵之上的第 三部分。
4. 權利要求1的裝置，其中浮動柵形成為絕緣材料上的墊片。
5. 權利要求1的裝置，其中擰制柵的第一部分橫向相鄰干浮動柵設置. 并且其中控制柵包括向上延伸并且在浮動柵之上的第二部分。
6. 權利要求5的裝置，其中控制柵的第一部分直接設置在直接布置在第一區域上的絕緣材料上，而控制柵的第二部分直接設置M:接布置在浮動柵上的絕緣材料上。
7. 權利要求5的裝置，其中 浮動im括在浮動柵的上表面上的凸出部； 控制柵包括其上形成有第二凹口的底面； 浮動柵的凸出部面對第二凹口并與之絕緣。
8. 權利要求2的裝置，其中凹口邊緣包括通常垂直于襯底表面的浮動柵 底面的一部分。
9. 一種電可擦除且可編程存儲器裝置，包括 第一導電類型的半導體材料的襯底；在襯底中形成的具有一定距離間隔并且具有不同于第一導電類型的第二導 電類型的第一和第二區域，其間具有溝道區；其中溝道區包括與第一區域相鄰 的第一部分以及與第二區嫩目鄰的第二部分；導電選擇柵形成在溝道區的第二部分上并且與之絕緣，用于控制溝道區的 第二部分的導電性；具有完全設置在第一區域上并且與之絕緣的第一部分的導電浮動柵，用于 產生控制溝道區的第一部分導電性的邊緣場，其中浮動柵的第一部分包括完全 設置在第一區域上并且與之絕緣的底面以及從底面伸出而遠離襯底的一個側 面；以及導電控制柵，具有相鄰于浮動柵設置的第一部分。
10. 權利要求9的裝置，其中側面與第一區域的邊緣對準。
11. 權利要求9的裝置，其中浮動柵包括向上延伸并且tt娜之上的第 二部分。
12. 權利要求9的裝置，其中浮動柵形成為墊片。
13. 權禾腰求9的裝置，其中控制柵的第一部分橫向相鄰于浮動柵設置， 并且其中控制柵包括向上延伸并且在浮動柵之上的第二部分。
14. 權利要求9的裝置，其中浮動柵的側面通常垂直于襯底的表面。
15. —種在第一導電鄉的半導##底上制造存儲裝置的方法，包括 在襯底上形成具有一定距離間隔并且具有不同于第一導電類型的第二導電類型的第一和第二區域，其中溝道區被限定在第一以及第二區域之間的襯底 中；在溝道區的第一部分之上形成導電選擇柵并與之絕緣；形成具有底面的導電浮動柵，該底面設置在第一區域以及溝道區的第二部分之上并且與之絕緣，其中浮動柵的形成包括在底面上形成一個凹口，該底面 具有與第一區域邊緣相對準的,或具有設置在第一區域之上的邊緣；以及形成導電控制柵，其具有相鄰于浮動柵設置的第一部分。
16. 權利要求15的方法，其中浮動柵的形成包括 在襯底上形成厚度變化的絕緣材料；和 在絕緣材料上形成導電禾才料。
17. 權利要求16的方法，其中浮動柵的形成進一步包括執行各向異性刻蝕以將除設置在絕緣材料上的導電材料的墊片之外的導電 材料除去。
18. 權利要求16的方法；其中絕緣材料包括具有厚度大于絕緣材料的第二部分的厚度的第一部分，以及其中浮動柵包括第一部分設置在凹口以及絕緣材料的第一部分上；和 第二部分設置在絕緣材料的第二部分上且不在凹口上。
19. 權利要求18的方法，其中浮動柵的形成包括向上延伸并且在選擇柵 之上的浮動柵的第三部分。
20. 權利要求15的方法，其中控制柵的形成包括形成橫向相鄰于浮動柵的控制柵的第一部分，和 形成向上延伸并且在浮動柵之上的控制柵的第二部分。
21. 權利要求15的方法，其中控制柵的形成包括在控制柵的底面形麟二凹口；以及 浮動柵的形成包括在浮動柵的上表面上形成凸出部，其中浮動柵的凸出部 面對第二凹口并且與之絕緣。
22. 權利要求15的方法，其中凹口邊緣的形成包括形成通常垂直于襯底 表面的浮動柵底面的部分。
23. 權利要求16的方法，其中在襯底上形成厚度變化的絕緣材料包括 在襯底上形成第一和第二絕緣材料的合成墊片； 除去第二絕緣材料，使第一絕緣材料設置在襯底上； 在襯底上以及相鄰于第一絕緣材料處形，三絕緣材料層； 其中第三絕緣材料層的厚度小于第一絕緣材料的厚度，以及其中浮動柵形 成于第三絕緣材料和第一絕緣材料上。
24. 權利要求23的方法，其中形成合成墊片包括 在襯底和沿著選# 的側^^麟一絕緣材料層； 在第一絕緣材料層上形，二絕緣材料層；以及執行各向異性亥卿以將除設置在襯底和相鄰于選擇柵的第一以及第二絕緣 材料的墊片之外的第一和第二絕緣材料層除去。
25. —種在第一導電類型的半導j料寸底上制造存儲裝置的方法，包括在襯底上形成具有一定距離間隔并且具有不同于第一導電類型的第二導電 類型的第一以及第二區域，其中溝道區被限定在第一以及第二區域之間的襯底 中，以及其中溝道區包括相鄰第一區域的第一部分和相鄰第二區域的第二部分；在溝道區的第二部分上形成導電選擇柵并且與之絕緣，用于控制溝道區的 第二部分的導電性；形成具有完全設置在第一區域上并且與之絕緣的第一部分的導電浮動柵， 用于產生控制溝道區的第一部分導電性的邊緣場，其中浮動柵的第一部分包括 完全設置在第一區域上并且與之絕緣的底面以及從底面伸出且遠離襯底的側 面；以及形成導電控制柵，其具有相鄰于浮動柵設置的第一部分。
26. 權利要求25的方法，其中側面與第一區域的邊緣相對準。
27. 權利要求25的方法，其中浮動柵包括向上延伸并在選擇柵之上的第 二部分。
28. 權利要求27的方法，其中浮動柵的形成包括 在第一區域上形成絕緣材料； 在絕緣t才料上形成導電材料-，執行各向異性刻蝕以將除設置在絕緣材料上的導電材料的墊片之外的導電 材料除去。
29. 權利要求25的方法，其中控制柵的形成包括 形淑黃向相鄰于浮動柵的控制柵第一部分，禾口 形成向上延伸并在浮動柵之上的控制柵的第二部分。
30. 權利要求25的體，其中浮動柵的側面通常垂直于襯底的表面。
全文摘要
一種存儲裝置及其制造方法，包括在其間限定溝道區的源極以及漏極區。選擇柵形成于溝道區的第一部分之上并與之絕緣。導電浮動柵設置在源極區域以及溝道區的第二部分上并且與之絕緣。在浮動柵底面形成一個凹口，該底面具有和源極區域的邊緣相對準的邊緣或者具有設置在源極區域之上的邊緣。導電控制柵與浮動柵相鄰設置。通過使源極區域終結于通過凹口提供的更厚的絕緣區域的下方來增加源極結的擊穿電壓。替換的，浮動柵的較低部分完全地形成在源極區域上，用于產生邊緣區域以控制溝道區的相鄰部分。
文檔編號H01L21/70GK101410979SQ200480018843
公開日2009年4月15日 申請日期2004年6月29日 優先權日2003年7月2日
發明者C·-S·詹, T·P·嚴 申請人:積憶科技股份有限公司