專利名稱：一種無墊層的多芯片堆疊封裝結構的制作方法
技術領域：
本實用新型涉及集成電路領域，具體地說，涉及集成電路的芯片封裝技術，尤其涉及多芯片堆疊式封裝結構。
背景技術：
半導體封裝在新技術和工藝開發方面取得了穩步的進展。首先，BGA(球柵陣列)占據了封裝的領先地位。BGA方式降低了封裝尺寸、提高了I/O速度、改善了性能和工藝，生產成本也達到了可以接受的水平。接著CSP封裝，它的I/O速度更快，性能更好，組裝更容易，成本更合理，可靠性更好，封裝尺寸顯著縮小，達到或接近芯片的大小。顯然，封裝技術快到極限了，在X和Y方向上，其大小和芯片已經幾乎完全相等了。
現在，晶片薄型化技術使芯片厚度達到了100，75甚至50μm的水平，從而使發展重點轉向Z軸和封裝堆疊技術上。實際上，通過晶片的薄型化，目前許多堆疊封裝技術已經能使多芯片封裝的縱向厚度達到昨日的BGA和CSP水平，甚至更薄(約1.2mm)。看起來Z軸是最終的發展前沿的領域。目前，堆疊封裝技術主要包括功能芯片直接堆疊和功能芯片之間加入墊層相堆疊。圖1和圖2分別示出了這兩種封裝結構的示意圖。
如圖1所示，圖1是功能芯片直接堆疊封裝的結構示意圖。功能芯片直接堆疊封裝的結構包括基片10、第一芯片11-1和第二芯片11-2和引腳12。第一芯片11-12通過粘接劑固定在基片10上，第二芯片11-2也通過粘接劑固定在第一芯片11-1，第一芯片11-1和第二芯片11-2上的電路通過金線13與引腳12電連接，引腳12通過基片10內部線路與錫球14相連。塑封體15將基片10、第一芯片11-1和第二芯片11-2、金線13封裝在一起，再加上錫球14，形成最終的集成電路。
如圖2所示，圖2是功能芯片通過墊層堆疊封裝的結構示意圖。功能芯片通過墊層堆疊封裝的結構包括基片20、第一芯片21-1、第二芯片21-2和引腳22。第一芯片21-1通過粘接劑固定在基片20上，墊層25通過粘接劑固定在第一芯片21-1上，第二芯片21-2通過粘接劑固定在墊層25上，第一芯片21-1和第二芯片21-2上的電路通過金線23與引腳22電連接，引腳22通過基片內部線路與錫球24電連接。塑封體26將基片20、第一芯片21-1和第二芯片21-2、墊片25、金線23和部分引腳22封裝在一起，再加上錫球24，形成最終的集成電路。
比較圖1和2圖可以看出，圖1的無墊層的堆疊封裝結構只適用于堆疊的芯片有大小的情況，即把小芯片置于大芯片之上。而對于圖2的結構，雖然適用于兩個芯片尺寸相近的情況，但必須在兩芯片之間增加墊層以保護下層芯片的焊線，這種常規的方法，限制了封裝縱向厚度，增加了材料和工序成本。
實用新型內容因此，本實用新型的目的在于提供一種無墊層的多芯片堆疊封裝結構，具有封裝縱向厚度薄，省材料，省工序的優點，使得在更薄的封裝內安裝更多的芯片成為可能，并適用于各種芯片尺寸。
根據上述目的，本實用新型提供的無墊層的多芯片堆疊封裝結構包括第一芯片、第二芯片和基片；其特征在于，所述第一芯片倒裝粘接到所述基片上，所述基片的正表面和反表面均設置有引腳，所述基片上開設有通孔，所述第一芯片上的焊盤通過金線穿過所述基板上的所述通孔與所述基片反表面上的引腳電連接；所述第二芯片粘接在所述第一芯片，通過金線與所述基片上表面上的引腳電連接。
2、如權利要求1所述的多芯片堆疊封裝結構，其特征在于，所述第一芯片和第二芯片的平面尺寸相同。
3、如權利要求1所述的多芯片堆疊封裝結構，其特征在于，所述第二芯片的平面尺寸大于所述第一芯片。
4、如權利要求1至3之一所述的多芯片堆疊封裝結構，其特征在于，還包括第三芯片，所述第三芯片的固定在所述第二芯片上，通過金線與所述基片上的引腳相連。
下面將結合附圖詳細描述本實用新型的封裝結構的一個實施例，本實用新型的上述和其它目的、結構和優點通過下面對實施例的詳細描述將更為明了。
圖1是傳統的功能芯片直接堆疊封裝的結構示意圖；圖2是傳統的功能芯片通過墊層堆疊封裝的結構示意圖；
圖3是本發有的無墊層的多芯片堆疊封裝結構。
具體實施方式
如圖3所示，圖3示出了本實用新型的無墊層的多芯片堆疊封裝結構示意圖。本實用新型的封裝結構包括第一芯片31-1和第二芯片31-2、基片30和分別位于基片正表面的引腳32-2和位于基片反表面的引腳32-1。第一芯片31-1倒裝固定到基片30上，固定的方式可以與傳統工藝相似，例如通過粘接劑固定。所謂倒裝是將芯片具有焊盤的一面朝向下(朝向基片)。第二芯片31-2以常規方式固定在第一芯片31-1上。
第二芯片31-2用常規的方法通過金線33-2與基片30正表面上的引腳32-2電連接。為了把第一芯片31-1與位于基片30反表面上的引腳31-1電連接，在基片30上設置有通孔34，第一芯片31-1上的焊盤通過金線33-1穿過基板30上的通孔34與基片反表面上的引腳32-1電連接。
由于第一芯片采用倒裝方式固定，因此，解決了兩個平面尺寸相同的芯片之間堆疊需要增加墊層的問題，從而實現了無論堆疊的平面尺寸(即第一芯片與第二芯片的平面尺寸可以相同，也可以是第二芯片的平面尺寸大于第一芯片)，均不需要墊層的封裝結構，將原來的三層結構簡化為兩層結構，減少了工序步驟，節省了材料，使得在更薄的塑封體內封裝更多的芯片成為可能，在同等要求下，可以顯著縮小封裝尺寸，有利于下游產品的小型化。
在圖3的實施例的基礎上，還可以有如圖4所示的變化。如圖4所示，可以如圖1的方法，在第二芯片41-2上固定一個尺寸小于第二芯片的第三芯片41-3，其固定方式以及金線的連接方法與圖1的例子相同，這里就不再詳細描述。
權利要求1.一種無墊層的多芯片堆疊封裝結構包括第一芯片、第二芯片和基片；其特征在于，所述第一芯片倒裝粘接到所述基片上，所述基片的正表面和反表面均設置有引腳，所述基片上開設有通孔，所述第一芯片上的焊盤通過金線穿過所述基板上的所述通孔與所述基片反表面上的引腳電連接；所述第二芯片粘接在所述第一芯片，通過金線與所述基片上表面上的引腳電連接。
2.如權利要求1所述的多芯片堆疊封裝結構，其特征在于，所述第一芯片和第二芯片的平面尺寸相同。
3.如權利要求1所述的多芯片堆疊封裝結構，其特征在于，所述第二芯片的平面尺寸大于所述第一芯片。
4.如權利要求1至3之一所述的多芯片堆疊封裝結構，其特征在于，還包括第三芯片，所述第三芯片的固定在所述第二芯片上，通過金線與所述基片上的引腳相連。
專利摘要本實用新型涉及一種無墊層的多芯片堆疊封裝結構。傳統封裝結構中包括功能芯片直接堆疊封裝技術和功能芯片通過墊層堆疊封裝技術。本實用新型提供的無墊層的多芯片堆疊封裝結構包括第一芯片、第二芯片和基片；第一芯片倒裝粘接到基片上，基片的正表面和反表面均設置有引腳，基片上開設有通孔，第一芯片上的焊盤通過金線穿過基板上的通孔與基片反表面上的引腳電連接；第二芯片粘接在第一芯片，通過金線與基片上表面上的引腳電連接。本實用新型的封裝結構具有封裝縱向厚度薄，省材料，省工序的優點，使得在更薄的塑封體內封裝更多的芯片成為可能，在同等要求下，可以顯著縮小封裝尺寸，有利于下游產品的小型化。
文檔編號H01L21/60GK2805094SQ20042011908
公開日2006年8月9日 申請日期2004年12月30日 優先權日2004年12月30日
發明者陳金華 申請人:威宇科技測試封裝有限公司