用于提供具有活性摻雜劑層結構的半導體襯底的方法

專利名稱：用于提供具有活性摻雜劑層結構的半導體襯底的方法
技術領域：
本發明涉及一種用于在半導體襯底中提供活性摻雜劑層的方法。
背景技術：
半導體器件的逐漸小型化導致該種器件的結構按比例縮減。例如，柵極長度變得越來越短，例如小于100nm。由于該短柵極長度，器件的漏區和源區開始不取決于柵極而相互作用，其損害了半導體器件的性能。該效應稱為“短溝道效應”。
為了抵抗該效應，包含第一主電極延伸、例如源極，和第二主電極延伸、例如漏極的現代半導體器件還包含邊界區、例如圍繞第一與第二主電極延伸的勢壘區(pocket)或暈(palo)。重要的是這些邊界區具有按比例限定的阱。具體地，它們的位置非常靠近于相應的主電極延伸，其由適當摻雜劑的高度地激活并且很薄。迄今為止，通過將確定的摻雜劑注入到半導體襯底中的確定深度、隨后通過注入并激活用于主電極延伸的所需摻雜劑來形成所述邊界區。
在固態器件中得到高度激活區的方法是固相外延再生長法(SPER)。該技術對用于MOSFET器件中第一與第二主電極延伸的高度激活、陡峭、超淺結的制造是有益的。具體地，將SPER用來再結晶被摻雜有摻雜劑的非晶半導體材料的區域。
US6,521,502描述了一種使用固相外延激活法制造源漏結型延伸區與暈區的方法。所描述的方法包括如下步驟通過離子注入方式深度非晶化以在半導體襯底中形成深非晶區。接著，通過源區與漏區延伸摻雜劑注入來形成淺源區與漏區延伸。在下一步驟中為了形成暈層，進行所謂的角暈摻雜劑注入。此外，形成電介質隔離物和進行深源區與漏區注入。在最后步驟中對延伸、深區與暈區進行退火，優選以固相外延工藝，以激活摻雜劑和再結晶非晶區。
上述方法的缺點是很難得到暈對活性摻雜劑的位置和輪廓的完全控制。得到薄的(幾nm)、高度激活的、陡峭的和阱定位的、即圍繞延伸的、是很重要的。由于當注入和進行標準高溫退火時，很難實現這些需要，所以應更加改進暈的銳度和陡峭度以改進半導體器件的性能。
因此，用于暈與延伸的或多或少的交迭的活性摻雜劑的輪廓是個問題。很難得到具有由濃度輪廓和非常小的厚度(小于10nm)限定的阱的活性摻雜劑層。
發明簡介本發明的一個目的是提供一種具有活性摻雜劑層結構的半導體襯底，其中可以高精確度設置至少一層的性能和位置。
上述目的通過依照本發明的方法與器件來實現。
本發明的第一方案提供一種用于處理半導體器件的方法以提供半導體襯底中活性摻雜劑層結構。該方法包括-提供具有非晶亞體積(sub-volume)的半導體襯底，例如通過對襯底的一部分非晶化以形成非晶化亞體積，-在非晶化亞體積中注入第一摻雜劑，-在注入第一摻雜劑之后，通過固相外延再生長，激活非晶亞體積的第一部分中第一摻雜劑以形成邊界區，其比亞體積小，由此非晶亞體積的第二部分保持非晶化。
-在激活第一摻雜劑之后，在非晶亞體積的第二部分中注入第二摻雜劑，和-在注入第二摻雜劑之后，激活非晶亞體積的第二部分中的第二摻雜劑。
可通過固相外延再生長或通過激光熱退火來實施激活第二摻雜劑。
在小于1000秒的激活周期期間，可在500℃與800℃的溫度之間實施固相外延再生長。優選激活周期短于5秒。
在依照本發明的方法中，可使用注入并激活第一摻雜劑以在半導體襯底中形成勢壘區，以及可使用注入和激活第二摻雜劑來形成摻雜區、例如延伸，至少局部地由勢壘區圍繞。
形成邊界區可具有0.5和5nm之間的厚度，優選1與3nm之間。
可進行第一摻雜劑的注入以提供邊界區中具有最大量的第一摻雜劑濃度。
本發明還提供一種依照本發明的方法制造的半導體器件。例如提供場效應晶體管，包含具有a)柵極結構、b)具有至少局部由源區圍繞的源區延伸的源區結構、和c)具有至少部分地由漏區圍繞的漏區延伸的漏區結構的半導體襯底，其中依照本發明的方法來制造源區與漏區中的至少一個。
第二方案中，本發明提供一種半導體器件，包括具有至少一個亞體積的襯底，亞體積包含具有第一摻雜濃度的第一摻雜劑的邊界區層結構，邊界區比亞體積小，和具有比第一摻雜濃度高的第二摻雜濃度的第二摻雜劑的保持部分，保持部分至少部分地由所述邊界區圍繞。邊界區具有0.1nm與5nm之間的厚度，優選1和3nm之間的厚度。
例如邊界區可具有勢壘區或暈形式。
在襯底的所述邊界區的邊界處，邊界區可具有比2nm/10好的濃度坡度。
半導體器件可包含如上所述制作于半導體器件的亞體積中的控制電極與第一和第二主電極結構，至少一個主電極結構。
結合附圖，通過后面的詳細說明，本發明的這些和其它特性、特征和優點將變得明顯，其通過舉例，說明發明的原理。所給的說明僅用于舉例，不限制發明的范圍。下面引用的參考圖指附圖。
附圖的簡短說明

圖1a-c是依照本發明的方法實施例，在三個連續階段期間，部分晶體管器件的截面示意圖。
圖2示出依照本發明的方法實施例制造的電極延伸與勢壘區的示例性摻雜劑濃度輪廓。
在不同的圖中，相同的參考數字指相同或相似的元件。
說明性實施例的描述通過相關的具體實施例和參考附圖來描述本發明，但是本發明不由此限定而是僅由權利要求限定。描述的附圖僅是示意性的而非限制性的。附圖中，由于說明的目的，將某些元件的尺寸放大，而非按比例描畫。本說明書和權利要求中使用術語“包含”，其不排除其它元件或步驟。
而且，說明書和權利要求書中的術語第一、第二、第三等等，是用來區別相似的元件，而不必用于描述連續的或時間順序的次序。應當理解所使用的術語在適當情況下是可互換的，且這里描述的本發明的實施例能夠以其描述或說明的其它次序實施。
而且，說明書與權利要求書中的術語頂端、底端、上方、下方等，是為便于說明而不必介紹相對位置。應當理解所使用的術語在適當情況下是可互換的，且這里描述的發明的實施例能夠以其描述或說明的其它定向實施。
本發明提供一種用于形成半導體器件的方法，例如MOSFET，包含具有活性摻雜劑層結構的半導體襯底1。可以高度精確地設置至少一個層的性能與位置。依照本發明的方法可用于制造半導體器件的許多方法中，該半導體器件包含絕緣控制電極、例如柵極，和至少兩個主電極、例如源極和漏極。
此后的說明中，描述用于制造具有柵極為控制電極和源極與漏極為第一和第二主電極的器件的方法。該實施例僅用來易于說明，而不用于限制發明。圖1a至圖1c描述了制造依照本發明的MOSFET器件的實施例中不同步驟，該MOSFET器件包含源區延伸2和漏區延伸3，以及或暈形式4、5的圍繞該源區延伸與漏區延伸2、3的區形成的邊界區。在描述的實施例中，選擇勢壘區或暈4、5的形成為例。但是，使用本發明的方法，還可形成具有局部阱的其它結構的邊界區和活性摻雜劑薄層。
第一步驟中，形成圖1a中描述的結構。該結構可通過如下順序步驟形成。在半導體襯底1的頂端，取決于所使用的絕緣材料、例如熱生長氧化物，可隨意地進行后處理的例如氮化的氧化硅，可形成或通過任何適當的方法淀積絕緣層、例如柵絕緣層6。可選地，可使用化學汽相淀積工藝(CVD)形成高K值的電介質，例如HfO2。襯底1可以是任何類型的半導體材料，例如純硅、鍺、砷化鎵或其他。而且襯底1可以是摻雜的半導體，例如n型硅或p型硅，或其結合物。柵絕緣層6可以是任何適合類型的絕緣材料，例如二氧化硅、氮化物或其它適當的絕緣體。
通過任何適當的淀積工藝、例如濺射淀積或旋涂，在絕緣層6的頂端上淀積一層導電材料。導電層可以是任何用于此目的的任何適當的導電材料，例如半導體層、例如使轉化為硅化物的多晶硅或其它，或者金屬層、例如金、鋁或銅，或無機導電層、例如錫氧化銦(ITO)層。接著通過回蝕刻導電層以為電極的形式形成柵電極7。因此在其稍候形成柵電極7的部分導電層上施加掩模。掩模可以由任何適當的材料制成，例如聚合物，其可通過例如旋涂的方式將其淀積到導電層上。為了去除不被掩模覆蓋的部分導電層，對導電層進行蝕刻。使用相同的掩模步驟來蝕刻未位于柵電極7之下的部分柵絕緣層6。因此，可使用都蝕刻柵電極7的導電材料與柵絕緣層6的絕緣材料的蝕刻溶液。
將圖1a的結構進行預非晶化注入步驟(PAI)，其產生兩個非晶化區8和9，這兩個區稍候分別形成源延伸區2和漏延伸區3。圖1b中描述了該步驟。
PAI是限制注入可造成的深度的良好的可控方法。此外，以破壞襯底1的初始完美晶格點陣的基本濃度注入原子或更精密的離子，因此其變為非晶的。在適當的角度下通過照射來非晶化的步驟確保用于照射中的加速離子將通過離半導體襯底1最近的柵電極7的部分，和因此在半導體襯底1中形成看上去與柵電極7交迭的非晶化區8、9。
如圖1b中虛線表示的相對于垂直于襯底1的平面的方向的圖中所示的，在所需注入角進行所需的摻雜劑、劑量和能量的PAI。可用于PAI的摻雜劑的例子是Ge、Xe、Sb和Ar。用于PAI的劑量、能量與角度可通過所形成的結構的需要來選擇，特別是其深度。例如，在具體的Ge PAI時，在具有5.10e14原子/cm3、20Kev與0o-45o之間的條件下發生注入。而且，摻雜劑的選擇取決于用于襯底1的半導體材料。
本發明的方法的下一步驟是注入第一摻雜劑的勢壘區摻雜劑，即第一型摻雜劑。為了最佳使用所得的非晶區8、9，第一摻雜劑的注入角可以與用于PAI步驟中的角基本相同。但是，可選實施例中，第一摻雜劑的注入角可與PAI期間使用的角不同。用于勢壘區注入4、5，基于所使用的摻雜劑類型和半導體襯底1，可以使用任何所需的和適當的注入條件。例如在NMOS器件中，可在標準的但是不限于例如4.10e13原子/cm3的摻雜濃度、4keV能量的條件下注入硼。例如在PMOS器件中，可在例如4.10e13原子/cm3的摻雜濃度、20keV能量的條件下注入磷。
接下來的步驟中在可將變為源與漏勢壘區4、5(圖1c)的非晶區部分8、9中精確地激活注入的第一摻雜劑。到此為止，需要固相外延再生長步驟(SPER)。在SPER中，將非晶材料加熱到一溫度，該溫度下晶格構造的重新排序將發生得足夠快，但是沒有不必要的副作用，例如發生摻雜劑的擴散。SPER的標準溫度可在500到800℃之間，優選550到650℃之間。由非晶化半導體材料的類型、摻雜劑劑量、所需再生長速率以及例如用于柵絕緣材料6的最大許可溫度的限制來決定溫度。
用于施加SPER的時間周期例如可以是在0.5到1000秒之間，可取決于工作溫度、摻雜劑劑量以及特別是被激活的所需層厚度、即本實施例中勢壘區4、5的厚度。優選地，激活周期小于例如5秒。通過選擇該短激活周期，可高度避免材料上和圍繞被激活區的結構上的副作用。具體地，源區勢壘區4和/或漏區勢壘區5可具有0.5至5nm之間的厚度t，優選1到3nm之間。具有良好激活的摻雜劑輪廓的該厚度的勢壘區4、5對于例如非常小的MOSFET器件非常有用。例如，可在600℃溫度和1到5秒之間的時間周期的條件下達到1-3nm厚度的摻雜劑輪廓的基本再生長和激活。
目前，使圖1c中由原始區域8、9分別減去相應的勢壘區4、5的剩余部分定義的延伸區2、3保持非晶化，通過上述激活步驟將不激活注入這些區中的勢壘區摻雜劑--激活步驟僅在將變為源區和漏區4、5的部分非晶區8、9中進行。而且，不激活注入到非晶區8、9以外的勢壘區摻雜劑，由于半導體襯底1的依然結晶部分不受SPER的影響和作用，因此摻雜劑不回嵌入晶格中。
參考圖1c，應當注意到由于例如遮蔽效應，實際情況下該結構具有輕微的不勻稱(rounded-off)邊緣，即勢壘區4、5和延伸區2、3輕微地彎曲離開柵電極7。但是，這對器件的功能無害。
接下來的步驟中，將第二摻雜劑注入到延伸區2、3中，其將再次在與先前注入步驟中基本相同的注入角或不同的注入角的條件下來進行。NMOS器件中用于關于延伸注入的能量與劑量的某些標準值為例如在1.5keV時1.10e15原子/cm3的砷注入。延伸注入的摻雜劑、劑量和能量取決于所需特性，并照此選擇。有利地進行延伸注入，由此至少整個剩余非晶區填有第二摻雜劑。由于如在先前的步驟中的勢壘區4、5中的第一摻雜劑被激活一樣，勢壘區4、5中耗盡的第二摻雜劑將被激活，因而無害。
下一步驟中激活延伸注入，如發明的優選實施例中的、通過例如SPER或激光熱退火(LTA)步驟進行激活。兩種退火方式確保邊界區的特性基本保持不變，該實施例中勢壘區或暈4、5包含激活的第一摻雜劑。固相外延再生長是低溫再結晶方法，其中非晶區的組分再排列為規則的晶格點陣。激光退火中材料被熔化，結果在非晶層中僅具有高擴散。激光退火是將僅在熔化非晶材料的可選工藝，非晶材料具有比結晶材料低熔點。兩種方式僅影響剩余非晶區，在激光退火中，由于更高的擴散摻雜劑均勻地分布在退火的亞體積上，而在固相外延再生長中保留了摻雜劑濃度輪廓。通過進行例如SPER或LTA激活，剩余區被激活并且分別變為源延伸2和漏延伸3。例如對于SPER，由于延伸激活步驟的優選溫度范圍在550和650℃之間。該溫度下，SPER進行幾十秒，例如40秒，以將剩余非晶區退火并激活為延伸2和3。對于SPER步驟施加高溫將導致更短的時間周期。在相同的步驟期間，已被注入到剩余區2、3中的第一摻雜劑也可被激活。但是，由于大多情況下其濃度非常小，至少大約兩個數量級，因此該激活在延伸2、3不具有可測量效應。不必使用SPER或LTA來對具有第二摻雜劑的剩余非晶區進行退火。還可以使用其它退火方法，例如快速熱退火(RTA)。但是，后者的方法將至少部分地影響圍繞延伸2、3的源區和漏區4、5，并因此影響勢壘區4、5的特性。
在上述步驟之后，依照任何所需方法、例如本領域技術人員公知的CMOS工藝流程，進行例如用于源區和漏區的深注入。
圖2中，沿著圖1c的A-A′線示出了用于延伸區2、3的被激活的摻雜劑的濃度輪廓。X軸表示從左至右的距離d，y軸表示摻雜劑濃度c。紀錄了用于不同區的不同范圍，每個區具有實際上不同類型的摻雜劑。
圖中，d＝0和d＝d1之間的圖表部分對應于延伸區2，d＝d1和d＝d2之間的部分對應于勢壘區4。可以看出延伸區2中，濃度/激活度非常高。由于所選的退火方法，例如LTA或SPER，其很穩定或不穩定。還應當注意到延伸區2中的第二摻雜劑的高濃度非常突然地變化到勢壘區4中第一摻雜劑的低濃度之間的轉變。事實上，勢壘區4中被激活的第二摻雜劑的濃度基本可忽略。
原則上第一摻雜劑可具有任何所需的濃度輪廓。通常，相對容易地限制到非晶區8、9的注入。優選地，當將第一摻雜劑注入到至少半導體襯底的亞體積中時，進行注入以提供具有邊界區或勢壘區4、5最大化的第一摻雜劑濃度。如此提供勢壘區4、5中被激活的第一摻雜劑的最高濃度，其非常有效。如此限制了用于第一摻雜劑的注入步驟的時間、能量和材料的總量。但是，可以注入具有不同輪廓的第一摻雜劑，例如其后從勢壘區4、5變化的部分非晶區8、9可注入有濃度輪廓的“尾端”(“tail of a concerntration profile”)，其中最多位于勢壘區4、5以外。大多數情況下，可向剩余非晶區的剩余部分注入比第一摻雜劑濃度更高的第二摻雜劑，其確保所述剩余非晶區中第一摻雜劑的存在將對剩余區的特性沒有負面影響。
實際上，將發生一些平和的濃度輪廓。但是，依照本發明的方法，可以格外地得到具有1/10nm濃度陡峭度的陡峭的勢壘區4、5，和精確地所需的點、即直接與延伸2、2相鄰。該位置可定于1nm之內。由于這些特性，能夠滿足小尺寸超淺結的半導體國際技術標準(ITRS)的需要。通過本發明的方法得到的器件首先實現了該需要。
本發明的另一個優點是通過把具有第一摻雜劑、即勢壘區4、5的邊界區的注入步驟和具有第二摻雜劑、即延伸2、3的區的注入步驟分開，以及和通過在第一摻雜劑注入步驟之后施加固相外延再生長的激活步驟，則可控的和，如果需要的話區中非常薄的摻雜劑層以第一摻雜劑被激活，形成勢壘區4、5。在激活該薄層之后，注入覆蓋所述薄層的具有一定輪廓的第二摻雜劑，將對薄層內無影響，這是因為當第一摻雜劑已被再結晶并且第一摻雜劑已建立晶格點陣結構時，薄層中的所述第二摻雜劑不能被激活。只有在剩余的非晶化亞體積中，可以激活注入的分立第二摻雜劑，例如以SPE或激光退火步驟。以這種方式可以得到與區接近的良好控制的被激活摻雜劑薄層，該區具有完全不同的摻雜劑特性。關于被激活的摻雜劑的濃度輪廓，薄層或勢壘區4、5與延伸2、3之間的邊界陡峭度可以非常的高。
本發明的方法可進一步用于制造半導體器件，該半導體器件包含勢壘區以外其它結構的邊界區。
應當理解，盡管依照本發明的器件討論了優選實施例、具體結構和構造，以及材料，在不脫離本發明的精神和范圍的情況下可在形式上和細節上作出各種變化或修改。
權利要求
1.一種用于在半導體襯底(1)中提供被激活的摻雜劑的結構層的方法，其特征在于，所述方法包括提供一種具有至少一個非晶化亞體積的半導體襯底(1)，在所述非晶化亞體積中注入第一摻雜劑，在注入第一摻雜劑之后，通過固相外延再生長的方式激活所述非晶化亞體積的第一部分中的所述第一摻雜劑以形成邊界區(4，5)，該邊界區小于亞體積，所述非晶化亞體積的第二部分保持非晶化，在激活第一摻雜劑之后，將第二摻雜劑注入所述非晶化亞體積的所述第二部分中，和在注入第二摻雜劑之后，激活所述非晶化亞體積的所述第二部分中的所述第二摻雜劑。
2.如權利要求1所述的方法，其特征在于，通過固相外延再生長或激光熱退火的任一種方式進行激活第二摻雜劑。
3.如上述權利要求的任一項所述的方法，其特征在于，在小于1000秒的激活周期期間，在500℃和800℃之間的溫度下進行固相外延再生長。
4.如權利要求3所述的方法，其特征在于，激活周期小于5秒。
5.如上述權利要求的任一項所述的方法，其特征在于，利用注入并激活第一摻雜劑以在半導體襯底(1)中形成勢壘區(4，5)，和利用注入并激活第二摻雜劑以形成至少部分被勢壘區(4，5)圍繞的延伸(2，3)。
6.如上述權利要求的任一項所述的方法，其特征在于，邊界區(4，5)具有0.5和5nm之間的厚度，優選1和3nm之間的厚度。
7.如上述權利要求的任一項所述的方法，其特征在于，進行注入第一摻雜劑以在邊界區(4，5)中提供具有最大化的第一摻雜劑濃度。
全文摘要
公開了一種用于形成具有薄層結構和具有良好定義的被激活摻雜劑的層的半導體器件的方法。該方法中，當以第一摻雜劑在第一摻雜濃度注入區之后，半導體襯底中的該區被非晶化。接著為了激活僅位于這一薄層中的第一摻雜劑，在所需厚度的非晶化區的薄層上進行固相外延再生長步驟。然后，在剩余非晶區中以第二摻雜濃度注入第二摻雜劑，由此得到具有第一摻雜劑的薄層的摻雜劑特性與具有第二摻雜劑的區之間的非常陡峭的過渡。
文檔編號H01L21/268GK1645568SQ20041010233
公開日2005年7月27日 申請日期2004年10月15日 優先權日2003年10月17日
發明者R·C·蘇爾迪奴 申請人:Imec公司, 康寧克里克菲利浦電子股份有限公司