專利名稱：具有電鍍金屬柵極的場效應晶體管以及金屬柵極的制造方法
技術領域：
本發明涉及具有金屬柵極的場效應晶體管(FET)和互補金屬氧化物半導體(CMOS)器件，其中金屬柵極包括至少一部分通過電鍍淀積的材料。本發明還涉及在含有至少部分鍍覆的金屬柵極疊層的FET器件中制造金屬柵極的鍍覆方法。
背景技術：
先進的互補金屬氧化物半導體(CMOS)器件越來越多的利用金屬柵極材料代替更傳統的摻雜的多晶硅(poly-Si)，以便避免“多晶硅損耗”和“硼滲透”效應。用作柵極材料的特定金屬的選擇受到許多因素的影響，例如，所希望的功函數和電阻率、柵極要接觸的柵極電介質的類型(高k或其它)、柵極金屬預計要承受的熱負荷(thermal budget)以及避免損壞(damage-free)的柵極金屬淀積工藝的存在。雖然在某些類型的CMOS中例如鎢(W)等中等帶隙(mid-gap)金屬對于n型場效應晶體管(n-FET)和p型場效應晶體管(p-FET)都是可接受的，但是在已知為“雙金屬/雙功函數”CMOS的方法中，往往希望使用適合p-FET的柵極金屬(高功函數)和適合n-FET的柵極金屬(低功函數)。
通常，CMOS器件的金屬柵極由純金屬或合金、金屬或金屬合金硅化物或者含有金屬的導電氧化物或硅化物的一層或多層構成，這些層中的至少一層與器件的柵極電介質接觸。雙層金屬柵極包括，例如，薄底部“覆層”或“功函數設置”層(與下面的柵極電介質接觸)以及提供良好的導電性的厚上部“填充層”。在p-FET的條件下，釕(Ru)或者單獨作為金屬柵極，或者在與W的厚填充層的組合中作為薄覆層。
金屬柵極CMOS的制造方法常常利用置換柵極工藝流程，其中柵極金屬材料填充通過去掉“假柵極”(在工藝中預先由“犧牲位置占據”材料形成的)產生的間隙。置換柵極工藝的優點是允許在摻雜劑激活退火(往往是最高溫度的工藝步驟)之后淀積金屬。常常與該工藝有關的缺點是大多數金屬淀積技術不能填充所需尺寸的間隙(例如，寬度＜0.1μm，深度＞0.2μm)而不留下空隙或小孔。
間隙填充置換柵極結構的現有方法存在某些缺點。例如，在一個方法中，原位摻雜的多晶硅淀積在金屬覆層上的間隙中。多晶硅適于間隙填充，但是其導電性相對較差，并且其處理溫度一般高于覆層所能承受的溫度。
在另一個方法中，采用通過使用W(CO)6前體的化學汽相淀積(CVD)形成的薄W的第一層作為間隙的襯里(包含或不包含預先淀積的金屬覆層)。然后用采用WF6前體淀積的W的第二層進行間隙填充。不幸的是，來自WF6前體的W往往不能以希望的程度填充間隙。
在“單金屬/雙功函數”CMOS的方法中，在n-FET和p-FET器件區域上淀積一種柵極材料，然后修改，從而在n-FET器件區域中具有適合n-FET的功函數，在p-FET器件區域中具有適合p-FET的功函數。例如，在“Electrical properties of Ru-based alloy gate electrodesfor dual metal gate Si-CMOS”，IEEE Electron Device Letters 23 354(2002)中，Misra等人在n-FET和p-FET器件區域上淀積具有n-FET功函數的釕-鉭(Ru-Ta)合金，然后通過額外Ru的淀積和退火將Ru-Ta合金轉換為具有p-FET功函數的富Ru的Ru-Ta合金(在p-FET器件區域)。還可以參看Zhong等人的“Properties of Ru-Ta Alloys asGate Electrodes for NMOS and PMOS Silicon Devices”，IDEM 01 467(2001)。如果可以只在p-FET器件區域中選擇性的淀積Ru，則可以簡化該額外Ru的構圖Ru層的制造。
下面詳細介紹克服以上討論的至少一個缺點的途徑和方法。
發明內容
本發明涉及制造FET金屬柵極的方法，其中金屬柵極包括至少一部分通過電鍍淀積的材料。在一個實施例中，本發明涉及制造FET金屬柵極的方法，其中金屬柵極包括至少一部分鍍覆的材料，并且該方法包括以下步驟選擇具有上表面和凹陷區的襯底；在襯底上保形淀積薄導電籽層；以及在籽層上電鍍填充物柵極金屬，填充并過填充凹陷區。本發明還涉及包含至少部分鍍覆的金屬柵極的FET器件。
通過下面結合附圖對本發明的詳細介紹，本發明的這些和其它特征將變得顯而易見，其中圖1A-1F示出了制造至少部分鍍覆金屬柵極疊層的示例性工藝步驟的剖面圖；圖2A-2E示出了圖1A-1E的鍍覆工藝的貫穿掩模版本的剖面圖；圖3A-3G示出了可以用于形成雙功函數柵極的圖2A-2D的貫穿掩模鍍覆工藝的變型的剖面圖；圖4示出了在對應于圖1D的工藝階段電鍍的Ru柵極結構的剖面電子顯微圖；以及圖5A-5B示出了本發明的兩個FET器件的結構。
具體實施例方式
本發明提供一種制造包含金屬柵極疊層的FET的方法，其中通過電鍍淀積金屬柵極疊層的至少一部分。
在一個實施例中，本發明提供一種包含至少部分鍍覆金屬柵極的FET器件的結構。在本實施例中，可以在導電籽層上形成鍍覆的金屬。
在另一個實施例中，本發明提供一種制造FET的金屬柵極的方法。在該方法中，利用置換柵極工藝，用導電籽層作填充的柵極空腔的襯里，然后用至少一種電鍍金屬填充和過填充，鍍覆可以覆蓋或通過部分遮擋的掩模(a block-out mask)。鍍覆之后，通過例如化學機械拋光工藝去掉在柵極空腔上部的多余的金屬。
上述工藝的“貫穿掩模鍍覆”版本還可以為雙功函數FET柵極提供較簡單的途徑(在美國專利Nos.6,188,120和6,391,773中提供了貫穿掩模鍍覆的一般介紹，其整個公開在這里作為參考引入)。在這種工藝的一個例子中，在n-FET和p-FET器件區域上覆蓋淀積的具有n-FET的功函數Ru-Ta合金籽層。然后通過貫穿掩模鍍覆額外的Ru并退火，在p-FET器件區域上將該層選擇性地轉換為具有p-FET功函數的富Ru的Ru-Ta合金。
下面詳細介紹的至少一個方法在置換柵極工藝流程中提供無空隙金屬柵極。下面詳細介紹的至少一個方法還提供FET的金屬柵極疊層，其中電鍍金屬柵極疊層的至少一部分。另外，這些方法中的至少一個提供形成單金屬/雙功函數的柵極，其中電鍍至少一個金屬柵極疊層的至少一部分。這些方法中的至少一個還降低CMOS金屬柵極的雙金屬/雙功函數的復雜性。
落入本發明范圍內的一個方法包括制造至少部分鍍覆的金屬柵極疊層，如圖1A-1E所示。圖1A示出了具有上表面15和在上表面下延伸的柵極形狀的凹陷區或空腔20的襯底10。然后在襯底10上淀積可選的覆層或功函數設置層30。可選的覆層可以是連續的(如圖1B所示)、不連續的(例如，在一部分或全部水平表面上淀積，而不在垂直表面上淀積)或者完全省略。然后，例如，如圖1C所示(該層加在圖1B所示結構的位置)增加導電籽層40，從而形成籽層作襯里的柵極空腔45。導電籽層可以包括一個或多個連續的導電層，其最上層可以是金屬，在金屬上可以電鍍。
圖1D示出了在使用覆蓋電鍍工藝用電鍍金屬50填充和過填充預鍍覆的柵極空腔45之后圖1C的結構。電鍍的金屬可以有或沒有接縫55。
圖1E示出了在通過例如化學機械拋光工藝去掉上襯底表面15上的鍍覆金屬和覆層/籽層，留下包含復合金屬柵極60的平面結構之后圖1D的結構。用來形成圖1E的復合金屬柵極60的拋光工藝可以用減法構圖步驟代替，例如，貫穿掩模而蝕刻，形成具有T形條67和T形腳68的T形柵極65。
如果在貫穿掩模電鍍工藝中選擇性電鍍金屬填充，則可以簡化形成圖1E的結構的平面化工藝，如圖2A-2D所示。圖2A示出了在不需要鍍覆的區域應用構圖的遮擋掩模70之后圖1C的結構。圖2B示出了在使用貫穿掩模電鍍工藝用電鍍的金屬50填充和過填充預鍍覆的空腔45之后圖2A的結構。從圖2B的結構中去掉抗蝕劑70以產生圖2C的結構，將其平面化以產生圖2D的結構。
或者，可以設計構圖的遮擋掩模70以利于T形柵極的形成，如圖2E的75所示。T形柵極75包括T形條77和T形腳78，T形條的橫向尺寸對應于掩模70中的開口。通過采用例如蝕刻工藝去掉覆層/籽層30/40的暴露區域由圖2C的結構產生圖2E的結構。
如果規劃導電籽層具有可電鍍區和不可電鍍區，則對于圖2A-2D的貫穿掩模鍍覆工藝可以有其它選擇。例如，籽層可以包括難以在其上鍍覆的導電底層(例如，W)和只在選定的區域中存在的容易在其上鍍覆的頂層(例如，Ru)。通過在柵極空腔中(或僅在柵極空腔的底部表面上)放置容易在其上鍍覆的籽層，可以僅在空腔中進行鍍覆。該方法可以大大減少拋光時間，另外，可以更有效的使用鍍覆材料。
還應當注意，如果通過無電鍍工藝形成鍍覆金屬填充，則覆層30和籽層40都不需要連續。Ru、Pt和Co是可以無電鍍的許多金屬中的例子。
上述貫穿柵極鍍覆工藝的變型對于形成具有Ru-Ta合金的n-FET柵極和富Ru的Ru-Ta合金的p-FET柵極的雙功函數柵極可能是有用的。在圖3A-3G中示出了該工藝。圖3A示出了具有n-FET柵極空腔90和p-FET柵極空腔100的襯底80；圖3B示出了覆蓋淀積具有n-FET功函數的Ru-Ta合金籽層之后圖3A的結構。然后用抗蝕劑110掩蔽n-FET柵極空腔90，如圖3C所示，允許在p-FET柵極空腔中和周圍選擇性地電鍍Ru層120，如圖3D所示。去掉抗蝕劑，并對金屬退火，產生具有Ru-Ta合金130的圖3E的結構。然后用填充金屬140可選地覆蓋電鍍該結構，產生圖3F的結構。在平面化之后，留下圖3G的具有n-FET柵極150和p-FET柵極160的結構。這種將Ru-Ta合金的區域選擇性地轉換為富Ru的Ru-Ta合金的電化學方法可以在圖3A-3G的平坦襯底以及不平坦襯底80上實施。對于平坦襯底的情況，可以在電鍍之后進行n-FET和p-FET柵極所需的構圖。
本發明的另一個方面是一種FET器件結構包括至少部分鍍覆的金屬柵極60，例如，如圖5A-5B所示，具有襯底200、源極/漏極區210、柵極電介質220或220’、介質層230和240、柵極接觸260以及源極/漏極接觸270。圖5B示出了具有作置換柵極空腔襯里的柵極電介質220’的FET，圖5A示出了僅在置換柵極空腔底部具有柵極電介質220的FET。如圖1E所示，圖5A-5B的至少部分電鍍的金屬柵極60包括導電籽層40、可選的覆層或功函數設置層30以及放置在導電籽層40上的鍍覆金屬50。
導電籽層40和可選的覆層或功函數設置層30可以是純金屬或合金、金屬或金屬合金硅化物或者含有金屬的導電氧化物或硅化物的一層或多層，這些層中的至少一層與器件的柵極電介質接觸。例如，金屬或金屬合金元素可以從Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、Ir、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr中選擇。這些層也可以用非金屬元素摻雜，例如，C、B、O、N、Si、Ge、P、As和Sb。可以通過在本領域中已知的任何方法淀積金屬和合金元素，例如，化學汽相淀積(CVD)、金屬有機(metalorganic)CVD(MOCVD)或濺射。
金屬柵極的鍍覆部分可以放在導電籽層上，并且可以是純金屬或金屬合金的一層或多層，例如，其中金屬從Al、Co、Cr、Fe、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr中選擇。金屬柵極的鍍覆部分也可以用非金屬元素摻雜，例如，C、B、O、N、Si、Ge、P、As和Sb。可選地，可以在柵極疊層制造期間或之后的任何時刻退火柵極疊層金屬。如果需要，可以選擇退火條件使柵極的鍍覆部分與導電籽層形成合金或混合。
本發明的至少部分鍍覆的金屬柵極疊層的例子包括(i)W或Mo覆層和電鍍的Ir、Pt、Ru或Rh填充，(ii)貴金屬疊層(例如，Ir、Pd、Pt、Re、Rh、Ru)和鍍覆的Ir、Pt、Ru或Rh填充，(iii)具有復合金屬硅氮化物或金屬氮化物覆層和鍍覆的Ir、Pt、Ru或Rh填充。金屬氮化物和金屬硅氮化物的例子包括Ti、Ta和W的氮化物和硅氮化物。
在上述實施例中，柵極形的凹陷區或空腔最好小于1微米寬乘以1微米深，優選從大約20nm到大約500nm寬，從大約20nm到大約300nm深，更優選從大約40nm到大約100nm寬，從大約70nm到大約150nm深。導電籽層優選從大約1nm到大約30nm厚，更優選從大約10nm到大約20nm厚。導電覆層優選從大約0.05nm到大約15nm厚，更優選從大約0.05nm到大約2nm厚。應當注意，導電覆層和導電籽層的厚度可以不完全一致，例如，在空腔側壁上的層厚度可以小于在空腔底部的層厚度，而空腔底部的層厚度又小于空腔上的表面上的層厚度。
對Ru顯示了基本沒有氣孔的電鍍(圖4)。通過采用本文公開的方法，對于Co、Ni、Pd、Pt和Rh這種鍍覆也是可行的。在一定的電鍍條件下，也可以在Re、W或金屬氮化物的籽層上進行鍍覆。
例子通過以下的例子進一步說明本發明例1首先在SiO2層中形成大約500nm寬和500nm深的槽形空腔。然后用濺射淀積的具有結構TaN(底部10nm)/Ta(80nm)/Ru(頂部60nm)的籽層作空腔的襯里。然后在含有4g/li的Ru+3的EnthoneOMI Ruthenex SP溶液中進行Ru電鍍。晶片在保持為70℃的鍍液中以50rpm旋轉；電流密度在4和10mA/cm2之間變化。圖4示出了該工藝的該階段電鍍的Ru柵極結構的剖面電子顯微圖。雖然徹底的檢查顯示存在5nm寬的接縫180，但是鍍覆的Ru層170沒有空隙。
雖然以說明的方式介紹了本發明，但是應當理解，所用的術語是出于詞匯的本意和介紹，而不是要限制。此外，雖然根據幾個說明性實施例介紹了本發明，但是應當理解，本領域的技術人員很容易將這些內容用于本發明的其它可能的變型。
權利要求
1.一種制造場效應晶體管的金屬柵極的方法，所述金屬柵極包括鍍覆材料，所述方法包括選擇具有上表面和在所述上表面下面延伸的凹陷區的襯底，所述凹陷區限定所述金屬柵極所需的位置和尺寸；在所述襯底上保形淀積導電籽層；在所述導電籽層上電鍍填充柵極金屬，填充并過填充所述凹陷區；以及去掉所述填充柵極金屬和所述導電籽層的至少一部分，暴露出所述襯底的所述上表面的至少一部分。
2.根據權利要求1的方法，其中通過拋光或減法構圖實現去掉所述填充柵極金屬和所述導電籽層的至少一部分，以暴露出所述襯底的所述上表面的至少一部分。
3.根據權利要求1的方法，其中凹陷區小于1微米寬并小于1微米深。
4.根據權利要求1的方法，還包括在淀積所述導電籽層之前，在所述襯底上淀積導電覆層。
5.根據權利要求4的方法，其中凹陷區從大約20nm到大約500nm寬，從大約20nm到大約300nm深，導電籽層優選從大約1nm到大約30nm厚，導電覆層優選從大約0.05nm到大約15nm厚。
6.根據權利要求4的方法，其中以貫穿掩模電鍍工藝電鍍填充柵極金屬，其中在用填充柵極金屬電鍍之前在不需要鍍覆的區域的至少一部分上涂覆遮擋掩模。
7.根據權利要求1的方法，其中導電籽層包括金屬、金屬合金、金屬硅化物、金屬合金硅化物、含有金屬的導電氧化物或者含有金屬的導電硅化物，其中金屬從由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr構成的組中選擇。
8.根據權利要求7的方法，其中導電籽層用由C、B、O、N、Si、Ge、P、As和Sb構成的組中選擇的至少一種非金屬元素摻雜。
9.根據權利要求4的方法，其中導電覆層包括金屬、金屬合金、金屬硅化物、金屬合金硅化物、含有金屬的導電氧化物或者含有金屬的導電硅化物，其中金屬從由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr構成的組中選擇。
10.根據權利要求9的方法，其中導電覆層用由C、B、O、N、Si、Ge、P、As和Sb構成的組中選擇的至少一種非金屬元素摻雜。
11.根據權利要求1的方法，其中填充柵極金屬包括金屬或金屬合金，其中金屬從由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr構成的組中選擇。
12.根據權利要求11的方法，其中填充柵極金屬用由C、B、O、N、Si、Ge、P、As和Sb構成的組中選擇的至少一種非金屬元素摻雜。
13.根據權利要求4的方法，其中導電覆層包括金屬或金屬合金，其中金屬從由W和Mo構成的組中選擇，填充柵極金屬包括金屬或金屬合金，其中金屬從由Ir、Pt、Ru和Rh構成的組中選擇。
14.根據權利要求4的方法，其中導電覆層包括金屬或金屬合金，其中金屬從由Ir、Pd、Pt、Re、Rh和Ru構成的組中選擇，填充柵極金屬包括金屬或金屬合金，其中金屬從由Ir、Pt、Ru和Rh構成的組中選擇。
15.根據權利要求4的方法，其中導電覆層包括金屬、金屬合金或金屬氮化物，其中金屬從由Ti、Ta和W構成的組中選擇，填充柵極金屬包括金屬或金屬合金，其中金屬從由Ir、Pt、Ru和Rh構成的組中選擇。
16.根據權利要求1的方法，其中填充柵極金屬包括金屬或金屬合金，其中金屬為Ru。
17.根據權利要求16的方法，其中導電籽層包括金屬、金屬合金或金屬氮化物，其中金屬從由Ta和Ru構成的組中選擇。
18.一種制造n-FET和p-FET金屬柵極的方法，其中所述柵極的至少一個包括鍍覆材料，所述方法包括選擇具有上表面和在所述上表面下面延伸的至少兩個凹陷區的襯底，所述凹陷區限定至少一個n-FET柵極和至少一個p-FET柵極處；在所述襯底上覆層淀積具有n-FET功函數的籽層；用抗蝕劑掩蔽該至少一個n-FET柵極；在該至少一個p-FET柵極上選擇性地鍍覆允許p-FET功函數的層；去掉該至少一個n-FET柵極上的抗蝕劑；退火在該至少一個p-FET柵極上淀積的金屬層，形成具有p-FET功函數的退火層。
19.根據權利要求18的方法，還包括以下步驟在所述籽層和所述退火層上電鍍填充柵極金屬，填充并過填充所述凹陷區；以及去掉所述籽層和覆蓋填充柵極金屬的至少一部分，暴露出所述襯底的所述上表面的至少一部分。
20.根據權利要求19的方法，其中所述至少兩個凹陷區小于1微米寬并小于1微米深。
21.根據權利要求19的方法，其中具有n-FET功函數的籽層包括Ru-Ta合金。
22.根據權利要求21的方法，其中允許p-FET功函數的層包括金屬或金屬合金，其中金屬為Ru。
23.一種場效應晶體管器件，在襯底中包括至少一個凹陷區，其中該器件還包括至少部分鍍覆的金屬柵極。
24.根據權利要求23的場效應晶體管器件，其中至少一個凹陷區小于1微米寬并小于1微米深。
25.根據權利要求23的場效應晶體管器件，還包括導電籽層。
26.根據權利要求25的場效應晶體管器件，還包括導電覆層。
27.根據權利要求26的場效應晶體管器件，其中凹陷區從大約20nm到大約500nm寬，從大約20nm到大約300nm深，導電籽層從大約1nm到大約30nm厚，導電覆層從大約0.05nm到大約15nm厚。
28.根據權利要求23的場效應晶體管器件，其中所述金屬柵極包括通過將鍍覆金屬與金屬下層合金化來形成導體。
29.根據權利要求28的場效應晶體管器件，其中鍍覆金屬包括金屬或金屬合金，其中金屬從由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr構成的組中選擇。
30.根據權利要求29的場效應晶體管器件，其中鍍覆金屬用由C、B、O、N、Si、Ge、P、As和Sb構成的組中選擇的至少一種非金屬元素摻雜。
31.根據權利要求25的場效應晶體管器件，其中導電籽層包括金屬、金屬合金、金屬硅化物、金屬合金硅化物、含有金屬的導電氧化物或者含有金屬的導電硅化物，其中金屬從由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr構成的組中選擇。
32.根據權利要求31的場效應晶體管器件，其中導電籽層用由C、B、O、N、Si、Ge、P、As和Sb構成的組中選擇的至少一種非金屬元素摻雜。
33.根據權利要求25的場效應晶體管器件，其中導電覆層包括金屬、金屬合金、金屬硅化物、金屬合金硅化物、含有金屬的導電氧化物或者含有金屬的導電硅化物，其中金屬從由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr構成的組中選擇。
34.根據權利要求33的場效應晶體管器件，其中導電覆層用由C、B、O、N、Si、Ge、P、As和Sb構成的組中選擇的至少一種非金屬元素摻雜。
35.根據權利要求26的場效應晶體管器件，其中導電覆層包括金屬或金屬合金，其中金屬從由W和Mo構成的組中選擇，填充柵極金屬包括金屬或金屬合金，其中金屬從由Ir、Pt、Ru和Rh構成的組中選擇。
36.根據權利要求26的場效應晶體管器件，其中導電覆層包括金屬或金屬合金，其中金屬從由Ir、Pd、Pt、Re、Rh和Ru構成的組中選擇，填充柵極金屬包括金屬或金屬合金，其中金屬從由Ir、Pt、Ru和Rh構成的組中選擇。
37.根據權利要求26的場效應晶體管器件，其中導電覆層包括金屬、金屬合金或金屬氮化物，其中金屬從由Ti、Ta和W構成的組中選擇，填充柵極金屬包括金屬或金屬合金，其中金屬從由Ir、Pt、Ru和Rh構成的組中選擇。
38.根據權利要求23的場效應晶體管器件，其中填充柵極金屬包括金屬或金屬合金，其中金屬為Ru。
39.根據權利要求39的場效應晶體管器件，其中導電籽層包括金屬、金屬合金或金屬氮化物，其中金屬從由Ta和Ru構成的組中選擇。
全文摘要
公開了一種制造FET金屬柵極的方法，其中金屬柵極包括至少一部分通過電鍍淀積的材料，FET器件包括至少部分鍍覆的金屬柵極。還公開了一種制造FET金屬柵極的方法，其中金屬柵極包括至少一部分鍍覆的材料，并且該方法包括以下步驟選擇具有上表面和凹陷區的襯底；在襯底上保形淀積薄導電籽層；以及在籽層上電鍍填充柵極金屬，填充并過填充凹陷區。
文檔編號H01L21/288GK1612299SQ200410087010
公開日2005年5月4日 申請日期2004年10月22日 優先權日2003年10月29日
發明者凱瑟琳·L·斯恩格, 小西里爾·卡巴拉爾, 伊曼紐爾·I·庫珀, 哈里卡利亞·得里格亞尼, 帕納約蒂斯·安德里卡科斯, 菲利普·M·維里肯 申請人:國際商業機器公司