專利名稱：光生伏打元件及其制造方法
技術領域：
本發明涉及一種使用半導體結的光生伏打元件及其制造方法。
背景技術：
近年來，開發了具有n型單晶硅基板與p型非晶硅膜的結的光生伏打元件。就這種光生伏打元件而言，為了提高光電變換效率，必需在維持高的短路電流Isc和開放電壓Voc的同時，提高曲線因子F.F.。
但是，由于在n型單晶硅基板與p型非晶硅膜的結部存在多個界面能級，所以產生載流子的再結合，開放電壓Voc降低。
因此，為了抑制n型單晶硅基板與p型非晶硅膜的結部中的載流子再結合，提議具有在n型單晶硅基板與p型非晶硅膜之間插入實質上本征的非晶硅膜(i型非晶硅膜)的HIT(具有本征薄膜的異質結Heterojunction with Intrinsic Thin-Layer)結構的光生伏打元件(例如參照特開平11-224954號公報)。
該光生伏打元件從n型單晶硅基板的主面側受光，在n型單晶硅基板內充電。此時產生的電可通過設置在主面側和背面側的電極取到外部。
但是，上述光生伏打元件由于主面側的電極和p型非晶硅膜的光吸收，入射到n型單晶硅基板的光子數減少，限制發光效率。
另外，上述光生伏打元件中，因為構成光生伏打元件的層數多，所以制造工序變復雜，花費制造成本。
發明內容
本發明的目的在于提供一種可最大限度地充分利用入射光的光生伏打元件及其制造方法。
本發明的另一目的在于提供一種可最大限度地充分利用入射光且降低制造成本和制造時間的光生伏打元件及其制造方法。
設本說明書中的結晶類半導體中包含單晶半導體和多晶半導體，非晶類半導體中包含非晶半導體和微結晶半導體。
另外，所謂本征的非晶類半導體膜是非有意摻雜雜質的非晶類半導體膜，也包括含有在半導體原料中原本含有的雜質或在制造過程中自然混入的雜質的非晶類半導體膜。
根據本發明一個方面的光生伏打元件，具備具有一個面和另一面的結晶類半導體；本征的第1非晶類半導體膜；包含表示一導電類型的雜質的第2非晶類半導體膜；第1電極；包含表示與一導電類型不同的另一導電類型的雜質的半導體層；和，第2電極；在結晶類半導體的一個面的第1區域中，順序形成第1非晶類半導體膜、第2非晶類半導體膜和第1電極，在結晶類半導體的一個面的第2區域中，順序形成半導體層和第2電極。
在該光生伏打元件中，一旦結晶類半導體從另一面側受光，則產生空穴和電子，產生的空穴通過經由第1非晶類半導體膜、第2非晶類半導體膜和第1電極的路徑、和經由半導體層和第2電極的路徑之一的路徑，取出到外部，產生的電子通過與空穴相反的路徑取出到外部。
此時，因為第1電極和第2電極形成于一面側，所以可抑制從結晶類半導體的另一面側入射的光的反射損耗和吸收損耗。由此，通過從結晶類半導體的另一面受光，可最大限度地充分利用入射光。
結晶類半導體也可包含表示一導電類型的雜質。此時，在結晶類半導體與半導體層之間形成pn結，高效地進行載流子的取出。
半導體層是包含表示另一導電類型的雜質的第3非晶類半導體膜，光生伏打元件還具備設置在結晶類半導體與第3非晶類半導體膜之間的本征第4非晶類半導體膜。
此時，防止結晶類半導體與第3非晶類半導體膜之間的載流子的再結合，發電效率提高。
結晶類半導體的第1區域的第1非晶類半導體膜與第2區域的第4非晶類半導體膜可以是連續的共同的非晶類半導體膜。
此時，結晶類半導體的一面側由本征非晶類半導體膜覆蓋。由此，沒有結晶類半導體的一面側的露出部，防止結晶類半導體一面側中載流子的再結合，發電效率提高。
可以有間隔地設置第2非晶類半導體膜與第3非晶類半導體膜，光生伏打元件還可具備設置在第2非晶類半導體膜與第3非晶類半導體膜之間的共同非晶類半導體膜表面的保護層。
此時，在共同的非晶類半導體膜的表面，第2非晶類半導體膜與第3非晶類半導體膜的間隔的露出部被保護層覆蓋。由此，沒有共同的結晶類半導體膜表面的露出部，可防止第1和第2電極形成時對共同的非晶類半導體膜表面的損害。
結晶類半導體的第1區域的第1非晶類半導體膜與第2區域的第4非晶類半導體膜可以彼此連接地形成。
此時，結晶類半導體的一面側由本征非晶類半導體膜覆蓋。由此，沒有結晶類半導體的一面側的露出部，防止結晶類半導體一面側中載流子的再結合，發電效率提高。
第2非晶類半導體膜與第3非晶類半導體膜可以彼此連接地形成。
此時，結晶類半導體的一面側由本征非晶類半導體膜和第2及第3非晶類半導體膜覆蓋。由此，完全沒有結晶類半導體的一面側的露出部，充分防止結晶類半導體一面側中載流子的再結合，發電效率進一步提高。
可以有間隔地設置第1區域與第2區域，光生伏打元件還可以在第1區域與第2區域之間的結晶類半導體表面上具備保護層。
此時，在結晶類半導體的一面側，第1區域與第2區域的間隔的露出部由保護層覆蓋。由此，沒有結晶類半導體的一面側的露出部，防止結晶類半導體一面側中載流子的再結合，發電效率提高。另外，可防止第1和第2電極形成時對共同的非晶類半導體膜表面的損害。
半導體層可以是向結晶類半導體的第2區域中摻雜表示另一導電類型的雜質的摻雜層。
此時，通過摻雜層得到結晶類半導體與第2非晶類半導體的電接觸。
第2非晶類半導體膜可以是向第1非晶類半導體膜中摻雜表示另一導電類型的雜質的摻雜層。
此時，可容易地形成表示另一導電類型的第2非晶類半導體膜。
還可以具備設置在結晶類半導體的另一面上的防止反射膜。
此時，因為可通過防止反射膜使入射光高效地透過光生伏打元件的內部，所以可進一步地充分利用入射光。
光生伏打元件還可具備設置在結晶類半導體的另一面與防止反射膜之間的本征第5非晶類半導體膜。
此時，結晶類半導體的另一面側被本征非晶類半導體膜覆蓋。由此，防止結晶類半導體的另一面側中載流子的再結合，發電效率提高。
另一面實質上整個面都可以是光入射面。此時，因為光從另一面充分入射，所以可最大限度地充分利用入射光。
根據本發明另一方面的光生伏打元件，具備具有一個面和另一面的結晶類半導體；形成于結晶類半導體的一面中的本征的第1非晶類半導體膜；包含表示一導電類型的雜質的第2非晶類半導體膜；包含表示與一導電類型不同的另一導電類型的雜質的第3非晶類半導體膜；第1電極；和，第2電極；在第1非晶類半導體膜的第1區域中形成第2非晶類半導體膜，在第1非晶類半導體膜的第2區域和第2非晶類半導體膜上形成第3非晶類半導體膜，在第1區域上的第3非晶類半導體膜的區域中形成第1電極，在第2區域上的第3非晶類半導體膜的區域中形成第2電極。
在該光生伏打元件中，削減了在形成第3非晶類半導體膜時、在第2非晶類半導體膜上覆蓋掩模的工序。由此，降低制造成本和制造時間。
另外，在該光生伏打元件中，當結晶類半導體從另一面側受光時，產生空穴和電子，產生的空穴通過經由第1非晶類半導體膜、第2非晶類半導體膜、第3非晶類半導體膜和第1電極的路徑、和經由第1非晶類半導體膜、第3非晶類半導體膜和第2電極的路徑之一的路徑，取出到外部，產生的電子通過與空穴相反的路徑取出到外部。此時，因為第1電極和第2電極設置在結晶類半導體的一面側，所以在結晶類半導體的另一面側沒有因電極引起的光的反射損耗和吸收損耗。因此，通過從結晶類半導體的另一面感光，可最大限度地充分利用入射光。
根據本發明再一方面的光生伏打元件，具備具有一個面和另一面的結晶類半導體；本征的第1非晶類半導體膜；包含表示一導電類型的雜質的第2非晶類半導體膜；第1電極；本征的第3非晶類半導體膜；包含表示與一導電類型不同的另一導電類型的雜質的第4非晶類半導體膜；和，第2電極；在結晶類半導體的一個面的第1區域中，形成第1非晶類半導體膜，在第1非晶類半導體膜上形成第2非晶類半導體膜，在第2非晶類半導體膜上形成第1電極，在結晶類半導體的一個面的第2區域和第1電極上，形成第3非晶類半導體膜，在第3非晶類半導體膜上形成第4非晶類半導體膜，在第2區域上的第4非晶類半導體膜的區域中形成第2電極。
在該光生伏打元件中，削減了在形成第3非晶類半導體膜和第4非晶類半導體膜時、在第1電極上覆蓋掩模的工序。由此，降低制造成本和制造時間。
另外，在本發明的光生伏打元件中，當結晶類半導體從另一面側感光時，產生空穴和電子，產生的空穴通過經由第1非晶類半導體膜、第2非晶類半導體膜、第3非晶類半導體膜和第1電極的路徑、和經由第1非晶類半導體膜、第3非晶類半導體膜和第2電極的路徑之一的路徑，取出到外部，產生的電子通過與空穴相反的路徑取出到外部。此時，因為第1電極和第2電極設置在結晶類半導體的一面側，所以在結晶類半導體的另一面側沒有因電極引起的光的反射損耗和吸收損耗。因此，通過從結晶類半導體的另一面感光，可最大限度地充分利用入射光。
根據本發明又一方面的光生伏打元件的制造方法，具備如下工序在結晶類半導體的一個面的第1區域中形成本征的第1非晶類半導體膜的工序；在第1非晶類半導體膜上形成包含表示一導電類型的雜質的第2非晶類半導體膜的工序；在結晶類半導體的一個面的第2區域中形成包含表示與一導電類型不同的另一導電類型的雜質的半導體層的工序；在第2非晶類半導體膜上形成第1電極的工序；和，在半導體層上形成第2電極的工序。
在該光生伏打元件的制造方法中，在結晶類半導體的一個面的第1區域中，形成第1非晶類半導體膜、第2非晶類半導體膜和第1電極，在結晶類半導體的一個面的第2區域中，形成半導體層和第2電極。
此時，一旦結晶類半導體從另一面側感光，則產生空穴和電子，產生的空穴通過經由第1非晶類半導體膜、第2非晶類半導體膜和第1電極的路徑、和經由半導體層和第2電極的路徑之一的路徑，取出到外部，產生的電子通過與空穴相反的路徑取出到外部。此時，因為第1電極和第2電極形成于結晶類半導體的一面側，所以可抑制從結晶類半導體的另一面側入射的光的反射損耗和吸收損耗。因此，通過從結晶類半導體的另一面感光，可最大限度地充分利用入射光。
結晶類半導體的另一面實質上整個面都可以是光入射面。此時，因為光從另一面充分入射，所以可最大限度地充分利用入射光。
光生伏打元件的制造方法還可以具備在結晶類半導體的另一面上形成防止反射膜的工序。
此時，由于入射光通過防止反射膜高效地透過光生伏打元件的內部，所以可進一步地充分利用入射光。
根據本發明又一方面的光生伏打元件的制造方法，具備如下工序在結晶類半導體的一面中形成本征的第1非晶類半導體膜的工序；在第1非晶類半導體膜的第1區域中形成包含表示一導電類型的雜質的第2非晶類半導體膜的工序；在第1非晶類半導體膜的第2區域和第2非晶類半導體膜上形成包含表示與一導電類型不同的另一導電類型的雜質的第3非晶類半導體膜的工序；在第1區域上的第3非晶類半導體膜的區域中形成第1電極的工序；和，在第2區域上的第3非晶類半導體膜的區域中形成第2電極的工序。
在該光生伏打元件的制造方法中，在結晶類半導體的一面中，形成本征的第1非晶類半導體膜，在第1非晶類半導體膜的第1區域中，形成包含表示一導電類型的雜質的第2非晶類半導體膜。
另外，在第1非晶類半導體膜的第2區域和第2非晶類半導體膜上，形成包含表示另一導電類型的第3非晶類半導體膜。
并且，在第1區域上的第3非晶類半導體膜的區域中形成第1電極，在第2區域上的第3非晶類半導體膜的區域中形成第2電極。
此時，削減了在形成第3非晶類半導體膜時、在第2非晶類半導體膜上覆蓋掩模的工序。由此，降低制造成本和制造時間。
另外，在通過本發明的方法制造的光生伏打元件中，當結晶類半導體從另一面側感光時，產生空穴和電子，產生的空穴通過經由第1非晶類半導體膜、第2非晶類半導體膜、第3非晶類半導體膜和第1電極的路徑、和經由第1非晶類半導體膜、第3非晶類半導體膜和第2電極的路徑之一的路徑，取出到外部，產生的電子通過與空穴相反的路徑取出到外部。此時，因為第1電極和第2電極設置在結晶類半導體的一面側，所以在結晶類半導體的另一面側沒有因電極引起的光的反射損耗和吸收損耗。因此，通過從結晶類半導體的另一面感光，可最大限度地充分利用入射光。
根據本發明又一方面的光生伏打元件的制造方法，具備如下工序在結晶類半導體的一個面的第1區域中形成本征的第1非晶類半導體膜的工序；在第1非晶類半導體膜上形成包含表示一導電類型的雜質的第2非晶類半導體膜的工序；在第2非晶類半導體膜上形成第1電極的工序；在結晶類半導體的一個面的第2區域和第1電極上形成本征的第3非晶類半導體膜的工序；在第3非晶類半導體膜上形成包含表示與一導電類型不同的另一導電類型的雜質的第4非晶類半導體膜的工序；和，在第2區域上的第4非晶類半導體膜的區域中形成第2電極的工序。
在該光生伏打元件的制造方法中，在結晶類半導體的一個面的第1區域中，形成本征的第1非晶類半導體膜、包含表示一導電類型的雜質的第2非晶類半導體膜和第1電極。
另外，在結晶類半導體的一個面的第2區域和第1電極上形成本征的第3非晶類半導體膜、包含表示另一導電類型的雜質的第4非晶類半導體膜。
并且，在第2區域上的第4非晶類半導體膜的區域中形成第2電極。
此時，削減了在形成第3非晶類半導體膜和第4非晶類半導體膜時、在第1電極上覆蓋掩模的工序。由此，降低制造成本和制造時間。
另外，在通過本發明的方法制造的光生伏打元件中，當結晶類半導體從另一面側感光時，產生空穴和電子，產生的空穴通過經由第1非晶類半導體膜、第2非晶類半導體膜、第3非晶類半導體膜和第1電極的路徑、和經由第1非晶類半導體膜、第3非晶類半導體膜和第2電極的路徑之一的路徑，取出到外部，產生的電子通過與空穴相反的路徑取出到外部。此時，因為第1電極和第2電極設置在結晶類半導體的一面側，所以在結晶類半導體的另一面側，光未惡化。因此，通過從結晶類半導體的另一面受光，可最大限度地充分利用入射光。
圖1a是表示第1實施方式的光生伏打元件背面的平面圖。
圖1b是圖1a的局部放大圖。
圖2是表示第1實施方式的光生伏打元件結構的示意性剖面圖。
圖3是表示第2實施方式的光生伏打元件結構的示意性剖面圖。
圖4是表示第3實施方式的光生伏打元件結構的示意性剖面圖。
圖5是表示第4實施方式的光生伏打元件結構的示意性剖面圖。
圖6是表示第5實施方式的光生伏打元件結構的示意性剖面圖。
圖7是表示第6實施方式的光生伏打元件結構的示意性剖面圖。
圖8是表示第7實施方式的光生伏打元件結構的示意性剖面圖。
圖9是表示第8實施方式的光生伏打元件結構的示意性剖面圖。
圖10是表示第9實施方式的光生伏打元件結構的示意性剖面圖。
圖11是表示第10實施方式的光生伏打元件結構的示意性剖面圖。
圖12是表示第11實施方式的光生伏打元件結構的示意性剖面圖。
圖13是表示比較例的光生伏打元件結構的示意性剖面圖。
具體實施例方式
(第1實施方式)下面，說明本發明的第1實施方式。
圖1a是表示本實施方式的光生伏打元件500的背面的平面圖，圖1b是圖1a的局部放大圖。
如圖1a所示，光生伏打元件500具有長方形狀。例如，短邊長度為5cm，長邊長度為10cm。光生伏打元件500的背面由梳子形的正極100和梳子形的負極200構成。正極100和負極200在光生伏打元件500的短邊方向上延伸，交互排列。另外，沿光生伏打元件500的背面的兩個長邊，分別設置電極300、400。
如圖1b所示，在正極100和負極200中，分別設置集電極11、10。集電極10連接電極300，集電極11連接電極400。
圖2是表示本實施方式的光生伏打元件500的結構的示意性剖面圖。
如圖2所示，在n型單晶硅基板1的主面(表側的面)上，依次形成i型非晶硅膜2(未摻雜非晶硅膜)和由非晶氮化硅等構成的防止反射膜3。將n型單晶硅基板1的主面側作為光入射面。在n型單晶硅基板1的背面，相鄰地設置正極100和負極200。
正極100包含依次形成于n型單晶硅基板1的背面上的i型非晶硅膜5、p型非晶硅膜7、背面電極9和集電極11。負極200包含依次形成于n型單晶硅基板1的背面上的i型非晶硅膜4、n型非晶硅膜6、背面電極8和集電極10。在圖2的光生伏打元件500中，n型單晶硅基板1為主要的發電層。
背面電極8、9是由ITO(氧化銦錫)、SnO2(氧化錫)、ZnO(氧化鋅)等構成的透明電極。集電極10、11由Ag(銀)等構成。
i型非晶硅膜2的膜厚例如為10nm左右，防止反射膜3的膜厚例如為70nm左右，i型非晶硅膜4、5的膜厚例如為15nm左右，n型非晶硅膜6的膜厚例如為20nm左右，p型非晶硅膜7的膜厚例如為10nm左右，背面電極8、9的膜厚例如為70nm左右，集電極10、11的膜厚例如為200nm左右，但不限于此。
另外，因為通過縮短n型單晶硅基板1與p型非晶硅膜7之間的載流子的行走距離來提高發電效率，所以最好p型非晶硅膜7的寬度比n型非晶硅膜6的寬度寬。
本實施方式的光生伏打元件500的正極100，為了改善pn結特性，具有在n型單晶硅基板1與p型非晶硅膜7之間設置i型非晶硅膜5的HIT結構，就負極200來說，為了防止載流子再結合，具有在n型單晶硅基板1的背面設置i型非晶硅膜4和n型非晶硅膜6的BSF(BackSurface Field)結構。
下面，說明圖2的光生伏打元件500的制造方法。首先，在真空室內加熱洗凈后的n型單晶硅基板1。由此，去除附著在n型單晶硅基板1表面上的水分。之后，向真空室內導入H2(氫)氣，通過等離子體放電來進行n型單晶硅基板1表面的清潔。
接著，向真空室內導入SiH4(硅烷)氣體和H2氣，并通過等離子體CVD(化學淀積)法，在n型單晶硅基板1的主面上形成i型非晶硅膜2。接著，向真空室內導入SiH4氣體和NH3(氨)氣，在i型非晶硅膜2上，通過等離子體CVD法形成防止反射膜3。
之后，在n型單晶硅基板1的背面的一部分上覆蓋金屬掩模。接著，向真空室內導入SiH4氣體和H2氣，通過等離子體CVD法，在n型單晶硅基板1的背面的去除金屬掩模的部分，形成i型非晶硅膜5。接著，向真空室內導入SiH4氣體、H2氣和B2H6氣，通過等離子體CVD法，在i型非晶硅膜5上形成p型非晶硅膜7。
接著，在n型單晶硅基板1的背面的一部分上覆蓋金屬掩模，以覆蓋i型非晶硅膜5和p型非晶硅膜7。接著，向真空室內導入SiH4氣體和H2氣，通過等離子體CVD法，在n型單晶硅基板1的背面的去除金屬掩模的部分，形成i型非晶硅4。接著，向真空室內導入SiH4氣體、H2氣和PH3(磷化氫)氣，通過等離子體CVD法，在i型非晶硅4上形成n型非晶硅膜6。
接著，通過濺射法，分別在n型非晶硅膜6和p型非晶硅膜7上形成背面電極8、9。并且，通過網印法，分別在背面電極8、9上形成集電極10、11。
在本實施方式的光生伏打元件500中，不要妨礙有效利用入射光的光入射面的導電型硅膜、透明電極和集電極。由此，在縮短制造工序、降低成本的同時，可由于最大限度地充分利用入射光而最大化輸出電壓和曲線因子。
另外，在本實施方式的防止反射膜3中使用氮化硅，但也可使用氧化硅。并且，在本實施方式的光生伏打元件500中，因為存在于n型單晶硅基板1的主面上的表面缺陷終止于i型非晶硅膜2，所以防止反射膜3不必考慮主面的界面特性，只要是光透過性好且可防止入射光反射的材料即可。這里，硅的折射率約為3.4，在使用光生伏打元件500時，覆蓋光生伏打元件500的EVA(乙烯-乙酸乙烯樹脂)等密封材料的折射率約為1.5，所以若折射率為1.5～3.4，則可用作防止反射膜3。例如可舉出表1中所示的材料。
表1
另外，向本實施方式的n型非晶硅膜6中摻雜P(磷)作為雜質，但不限于此。例如，也可摻雜As(砷)等V族元素來作為雜質。向p型非晶硅膜7中摻雜B(硼)作為雜質，但不限于此。例如，也可摻雜Al(鋁)、Ga(鎵)等III族元素來作為雜質。另外，也可使用n型多晶硅基板來代替n型單晶硅基板1。并且，i型非晶硅膜2、4、5、n型非晶硅膜6和p型非晶硅膜7可包含微結晶硅。
另外，也可使用例如SiC(碳化硅)、SiGe(鍺化硅)、Ge(鍺)等其它IV族元素來代替本實施方式的n型單晶硅基板1、i型非晶硅膜2、4、5、n型非晶硅膜6和p型非晶硅膜7。
另外，在本實施方式的光生伏打元件500中，使用n型單晶硅基板1，但不限于此。例如，也可在p型單晶硅基板的主面上形成i型非晶硅膜和氮化硅膜，并在背面設置與本實施方式的光生伏打元件500一樣的正極100和負極200。
并且，本發明不限于圖2所示的光生伏打元件500的結構，可適用于具有其它各種結構的光生伏打元件。例如，也可不設置n型單晶硅基板1背面的i型非晶硅膜4和n型非晶硅膜6。
另外，在本實施方式中，p型相當于一導電類型，n型相當于另一導電類型，但也可以是n型相當于一導電類型，p型相當于另一導電類型。
(第2實施方式)下面，說明本發明的第2實施方式。
圖3是表示第2實施方式的光生伏打元件500a的結構的示意性剖面圖。圖3的光生伏打元件500a與圖1的光生伏打元件500的不同之處在于在n型單晶硅基板1中具備雜質擴散層1a，代替i型非晶硅膜4和n型非晶硅膜6。
在n型單晶硅基板1的背面，通過向未形成i型非晶硅膜5的區域的一部分中熱擴散高濃度的P(磷)，形成雜質擴散層1a。之后，在雜質擴散層1a上形成背面電極8和集電極10。
在本實施方式中，因為在制作負極200時不必形成i型非晶硅膜4和n型非晶硅膜6，所以可實現制造工序的縮短。
(第3實施方式)下面，說明本發明的第3實施方式。
圖4是表示第3實施方式的光生伏打元件500b的結構的示意性剖面圖。圖4的光生伏打元件500b與圖1的光生伏打元件500的不同之處在于i型非晶硅膜4接觸于p型非晶硅膜7的端部。
下面，說明圖4的光生伏打元件500b的制造方法。n型單晶硅基板1的主面側的i型非晶硅膜2、防止反射膜3、背面側的i型非晶硅膜5和p型非晶硅膜7的形成方法與圖2的光生伏打元件500相同。
在形成i型非晶硅膜4和n型非晶硅膜6時，與i型非晶硅膜5和p型非晶硅膜7的端面對齊地覆蓋金屬掩模。由此，由i型非晶硅膜4、5覆蓋n型單晶硅基板1的整個背面。其結果，防止n型單晶硅基板1的露出部中載流子的再結合，發電效率提高。
(第4實施方式)下面，說明本發明的第4實施方式。
圖5是表示第4實施方式的光生伏打元件500c的結構的示意性剖面圖。圖5的光生伏打元件500c與圖1的光生伏打元件500的不同之處在于，在n型單晶硅基板1的整個背面形成i型非晶硅膜4。由此，防止n型單晶硅基板1的露出部中載流子的再結合，發電效率提高。
下面，說明圖5的光生伏打元件500c的制造方法。n型單晶硅基板1的主面側的i型非晶硅膜2和防止反射膜3的形成方法與圖2的光生伏打元件500相同。
在n型單晶硅基板1的整個背面形成i型非晶硅膜4之后，形成n型非晶硅膜6和p型非晶硅膜7。由此，不必形成i型非晶硅膜5，實現制造工序的縮短。
(第5實施方式)下面，說明本發明的第5實施方式。
圖6是表示第5實施方式的光生伏打元件500d的結構的示意性剖面圖。圖6的光生伏打元件500d與圖5的光生伏打元件500c的不同之處在于，在i型非晶硅膜4內形成雜質擴散層4a，在i型非晶硅膜4上的整個面中形成n型非晶硅膜6。
下面，說明圖6的光生伏打元件500d的制造方法。n型單晶硅基板1的主面側的i型非晶硅膜2和防止反射膜3的形成方法與圖2的光生伏打元件500相同。
在i型非晶硅膜4上的部分區域上覆蓋金屬掩模。接著，通過等離子體摻雜法，在i型非晶硅膜4中摻雜高濃度的B等III族元素，形成雜質擴散層4a。之后，在i型非晶硅膜4上的整個面中形成n型非晶硅膜6。
在本實施方式中，由于削減了在形成n型非晶硅膜6時覆蓋金屬掩模的工序，所以可實現制造工序的縮短。另外，由于n型非晶硅膜6的膜厚非常小，所以雜質擴散層4a與n型非晶硅膜6之間的pn結基本上對發電效率不造成影響。
(第6實施方式)下面，說明本發明的第6實施方式。
圖7是表示第6實施方式的光生伏打元件500e的結構的示意性剖面圖。圖7的光生伏打元件500e與圖1的光生伏打元件500的不同之處在于，在p型非晶硅膜7的整個面中形成背面電極9，在n型非晶硅膜6的整個面中形成背面電極8。
下面，說明圖7的光生伏打元件500e的制造方法。n型單晶硅基板1的主面側的i型非晶硅膜2和防止反射膜3的形成方法與圖2的光生伏打元件500相同。
使用在形成p型非晶硅膜7時所用的金屬掩模來形成背面電極9，并使用在形成n型非晶硅膜6時所用的金屬掩模來形成背面電極8。由此，可在p型非晶硅膜7的整個面上形成背面電極9，在n型非晶硅膜6的整個面上形成背面電極8。此時，由于降低金屬掩模的定位次數，所以是有效的。
另外，在通過CVD法形成i型非晶硅膜4、5之前，通過網印法在i型非晶硅膜4與i型非晶硅膜5之間事先形成線狀的樹脂構成的發射(lift off)層。
此時，通過圖5的方法，形成i型非晶硅膜4、5、n型非晶硅膜6和p型非晶硅膜7，并在n型非晶硅膜6、p型非晶硅膜7和發射層的整個面中形成背面電極，去除發射層。由此，可形成背面電極8、9。
另外，在形成圖2的光生伏打元件500的n型非晶硅膜6和p型非晶硅膜7之后，在n型非晶硅膜6、p型非晶硅膜7和n型單晶硅基板1的露出部中形成背面電極，并通過激光劃片(scribe)法，去除背面電極的不用區域，由此形成背面電極8、9。通過調整激光的照射條件，可選擇地去除背面電極的局部區域。
此時，作為激光的種類，可使用激元激光器或YAG(釔鋁石榴石)的SHG(第二諧波發生器)、THG(第三諧波發生器)等。
另外，也可使用機械劃片法來代替激光劃片法來去除背面電極的不用區域。
在本實施方式的光生伏打元件500e中，由于在n型非晶硅膜6和p型非晶硅膜7上的整個面中形成背面電極8、9，所以可從n型非晶硅膜6和p型非晶硅膜7來高效收集載流子。由此，光生伏打元件500e的發電效率提高。
(第7實施方式)下面，說明本發明的第7實施方式。
圖8是表示第7實施方式的光生伏打元件500f的結構的示意性剖面圖。圖8的光生伏打元件500f與圖7的光生伏打元件500e的不同之處在于，在i型非晶硅膜5與i型非晶硅膜4之間形成由樹脂等構成的保護層12。
在形成i型非晶硅膜4、5之前，通過網印法事先形成保護層12，由此，在通過圖7中說明的激光劃片法、機械劃片法等來去除背面電極的不用區域時，可防止對n型單晶硅基板1的損害。
(第8實施方式)下面，說明本發明的第8實施方式。
圖9是表示第8實施方式的光生伏打元件500g的結構的示意性剖面圖。圖9的光生伏打元件500g與圖7的光生伏打元件500e的不同之處在于，在n型單晶硅基板1的整個背面中形成i型非晶硅膜4。
在通過圖5中說明的方法形成至i型非晶硅膜4之后，通過圖7中說明的方法，通過形成n型非晶硅膜6、p型非晶硅膜7、背面電極8、9和集電極10、11，可制造圖9的光生伏打元件500g。
在本實施方式的光生伏打元件500g中，因為在n型單晶硅基板1的整個背面中形成i型非晶硅膜4，所以在防止n型單晶硅基板1的露出部中的載流子的再結合的同時，在n型非晶硅膜6和p型非晶硅膜7上的整個面中形成背面電極8、9，所以可高效地從n型非晶硅膜6和p型非晶硅膜7收集載流子。由此，發電效率進一步提高。
(第9實施方式)下面，說明本發明的第9實施方式。
圖10是表示第9實施方式的光生伏打元件500h的結構的示意性剖面圖。圖10的光生伏打元件500h與圖7的光生伏打元件500e的不同之處在于，在n型單晶硅基板1的整個背面中形成i型非晶硅膜4的同時，在n型非晶硅膜6與p型非晶硅膜7之間形成由樹脂等構成的保護層12。
在形成n型非晶硅膜6和p型非晶硅膜7之前，通過網印法事先形成保護層12，由此，在通過圖7中說明的激光劃片法、機械劃片法等來去除背面電極的不用區域時，可防止對i型非晶硅膜4的損害。
在本實施方式的光生伏打元件500h中，因為在n型單晶硅基板1的整個背面中形成i型非晶硅膜4，所以在防止n型單晶硅基板1的露出部中的載流子的再結合的同時，在n型非晶硅膜6和p型非晶硅膜7上的整個面中形成背面電極8、9，所以可高效地從n型非晶硅膜6和p型非晶硅膜7收集載流子。由此，發電效率進一步提高。
(第10實施方式)下面，說明本發明的第10實施方式。
圖11是表示本實施方式的光生伏打元件的結構的示意性剖面圖。
在圖11的光生伏打元件中，在i型非晶硅膜4上形成p型非晶硅膜7，以代替在圖6的i型非晶硅膜4內設置雜質擴散層4a。
如圖11所示，在n型單晶硅基板1的主面(表側的面)上，依次形成i型非晶硅膜2(未摻雜非晶硅膜)和由氮化硅等構成的防止反射膜3。
在n型單晶硅基板1的背面，形成i型非晶硅膜4。在i型非晶硅膜4上的局部區域中，形成p型非晶硅膜7。在i型非晶硅膜4和p型非晶硅膜7上的整體中，形成n型非晶硅膜6。隔著n型非晶硅膜6，在p型非晶硅膜7上依次形成背面電極9和集電極11。在p型非晶硅膜7不存在的n型非晶硅膜6上的區域中，依次形成背面電極8和集電極10。在圖11的光生伏打元件中，n型單晶硅基板1成為主要的發電層。
另外，由p型非晶硅膜7、n型非晶硅膜6、背面電極9和集電極11來構成正極100，由n型非晶硅膜6、背面電極8和集電極10來構成負極200。
背面電極8、9是由ITO(氧化銦錫)、SnO2(氧化錫)、ZnO(氧化鋅)等構成的透明電極，集電極10、11由Ag(銀)等構成。
i型非晶硅膜2的膜厚例如為10nm左右，防止反射膜3的膜厚例如為70nm左右，i型非晶硅，4的膜厚例如為15nm左右，n型非晶硅膜6的膜厚例如為20nm左右，p型非晶硅膜7的膜厚例如為10nm左右，背面電極8、9的膜厚例如為70nm左右，集電極10、11的膜厚例如為200nm左右，但不限于此。
另外，由于通過縮短n型單晶硅基板1與p型非晶硅膜7之間的載流子的行走距離來提高發電效率，所以最好p型非晶硅膜7的寬度比p型非晶硅膜7不存在的區域上的n型非晶硅膜6的寬度寬。
本實施方式的光生伏打元件的正極100，為了改善pn結特性，具有在n型單晶硅基板1與p型非晶硅膜7之間設置i型非晶硅4的HIT結構，就負極200來說，為了防止載流子再結合，具有在n型單晶硅基板1的背面設置i型非晶硅膜4和n型非晶硅膜6的BSF(Back SurfaceField)結構。
下面，說明圖11的光生伏打元件500i的制造方法。首先，在真空室內加熱洗凈后的n型單晶硅基板1。由此，去除附著在n型單晶硅基板1表面上的水分。之后，向真空室內導入H2(氫)氣，通過等離子體放電來進行n型單晶硅基板1表面的清潔。
接著，向真空室內導入SiH4(硅烷)氣體和H2氣，并通過等離子體CVD(化學淀積)法，在n型單晶硅基板1的主面上形成i型非晶硅膜2。接著，向真空室內導入SiH4氣體和NH3(氨)氣，在i型非晶硅膜2上，通過等離子體CVD法形成防止反射膜3。
接著，向真空室內導入SiH4氣體和H2氣，通過等離子體CVD法，在n型單晶硅基板1的背面形成i型非晶硅膜4。
接著，在i型非晶硅膜4的一部分覆蓋金屬掩模。接著，向真空室內導入SiH4氣體、H2氣和B2H6(乙硼烷)氣，通過等離子體CVD法，在i型非晶硅膜4上，在i型非晶硅膜4上的去除金屬掩模的部分中形成p型非晶硅膜7。
接著，向真空室內導入SiH4氣體、H2氣和PH3(磷化氫)氣，通過等離子體CVD法，在p型非晶硅膜7和i型非晶硅4上形成n型非晶硅膜6。
之后，去除p型非晶硅膜7存在的區域，覆蓋金屬掩模，以便覆蓋n型非晶硅膜6上。接著，通過濺射法，在n型非晶硅膜6上的去除金屬掩模的部分，形成背面電極9和集電極11。
接著，在集電極11上覆蓋金屬掩模。接著，通過濺射法，在n型非晶硅膜6上的去除金屬掩模的部分，形成背面電極8和集電極10。
在本實施方式的光生伏打元件中，不需要妨礙有效利用入射光的光入射面的導電型硅膜、透明電極和集電極。由此，在縮短制造工序、降低成本的同時，可最大限度地充分利用入射光，因此最大化輸出電壓和曲線因子。
并且，由于不使用金屬掩模地在i型非晶硅4和p型非晶硅膜7上形成n型非晶硅膜6，所以可削減使用金屬掩模的工序。其結果是，制造成本和制造時間被降低。
另外，由于n型非晶硅膜6的膜厚非常小，所以p型非晶硅膜7與n型非晶硅膜6之間的pn結基本上對發電效率不造成影響。
在本實施方式的防止反射膜3中使用氮化硅，但也可使用氧化硅。并且，在本實施方式的光生伏打元件中，因為存在于n型單晶硅基板1的主面上的表面缺陷終止于i型非晶硅膜2，所以防止反射膜3不必考慮主面的界面特性，只要是光透過性好且可防止入射光反射的材料即可。這里，硅的折射率約為3.4，在使用光生伏打元件時，覆蓋光生伏打元件的EVA(乙烯-乙酸乙烯樹脂)等密封材料的折射率約為1.5，所以若折射率為1.5～3.4，則可用作防止反射膜3。例如可舉出表1中所示的材料。
另外，向本實施方式的p型非晶硅膜7中摻雜B(硼)作為雜質，但不限于此。例如，也可摻雜Al(鋁)、Ga(鎵)等III族元素來作為雜質。向n型非晶硅膜6中摻雜P(磷)作為雜質，但不限于此。例如，也可摻雜As(砷)等V族元素來作為雜質。另外，也可使用n型多晶硅基板來代替n型單晶硅基板1。并且，i型非晶硅膜2、4、n型非晶硅膜6和p型非晶硅膜7可包含微結晶硅。
另外，也可使用例如SiC(碳化硅)、SiGe(鍺化硅)、Ge(鍺)等其它IV族元素來代替本實施方式的n型單晶硅基板1、i型非晶硅膜2、4、n型非晶硅膜6和p型非晶硅膜7。
另外，在本實施方式的光生伏打元件中，在i型非晶硅膜4上的局部區域中形成p型非晶硅膜7，在i型非晶硅膜4和p型非晶硅膜7的整體上形成n型非晶硅膜6，但也可以在i型非晶硅膜4上的局部區域中形成n型非晶硅膜6，在i型非晶硅膜4和n型非晶硅膜6的整體上形成p型非晶硅膜7。
另外，在本實施方式的光生伏打元件中，使用n型單晶硅基板1，但不限于此。例如，也可在p型單晶硅基板的主面上形成i型非晶硅膜和氮化硅膜，并在背面設置與本實施方式的光生伏打元件500i一樣的正極100和負極200。
(第11實施方式)下面，說明本發明的第11實施方式。
圖12是表示本實施方式的光生伏打元件500j的結構的示意性剖面圖。如圖12所示，n型單晶硅基板1的主面上的結構與圖11的光生伏打元件500i相同。
在n型單晶硅基板1背面的局部區域中，形成i型非晶硅膜5、p型非晶硅膜7、背面電極9和集電極11。在n型單晶硅基板1背面的其余區域和集電極11上的整體中，依次形成i型非晶硅膜4和n型非晶硅膜6。在i型非晶硅膜5和p型非晶硅膜7不存在的n型非晶硅膜6上的區域中，依次形成背面電極8和集電極10。
下面，說明圖12的光生伏打元件的制造方法。在n型單晶硅基板1的主面上，與圖11的光生伏打元件500i的制造方法一樣，依次形成i型非晶硅膜2和防止反射膜3。
接著，在n型單晶硅基板1背面的一部分上覆蓋金屬掩模。接著，向真空室內導入SiH4氣體和H2氣，并通過等離子體CVD法，在n型單晶硅基板1背面的去除金屬掩模的部分中形成i型非晶硅膜5。接著，向真空室內導入SiH4氣體、H2氣和B2H6氣，在i型非晶硅膜5上，通過等離子體CVD法形成p型非晶硅膜7。接著，通過濺射法，在p型非晶硅膜7上形成背面電極9和集電極11。
接著，向真空室內導入SiH4氣體和H2氣，通過等離子體CVD法，在集電極11和n型單晶硅基板1上形成i型非晶硅4。接著，向真空室內導入SiH4氣體、H2氣和PH3(磷化氫)氣，通過等離子體CVD法，在i型非晶硅4上形成n型非晶硅膜6。
接著，在集電極11存在的區域中，覆蓋金屬掩模，以便覆蓋n型非晶硅膜6上。接著，通過濺射法，在n型非晶硅膜6上的去除金屬掩模的部分，形成背面電極8和集電極10。
在本實施方式的光生伏打元件中，不需要妨礙有效利用入射光的光入射面的導電型硅膜、透明電極和集電極。由此，在縮短制造工序、降低成本的同時，可最大限度地充分利用入射光，因此最大化輸出電壓和曲線因子。
并且，由于不使用金屬掩模地形成i型非晶硅4和n型非晶硅膜6，所以可削減使用金屬掩模的工序。其結果，制造成本和制造時間被降低。
另外，由于i型非晶硅4和n型非晶硅膜6的膜厚非常小，所以通過將布線等接合在集電極11上的n型非晶硅膜6的部分上，可電連接集電極11與布線等。
另外，在本實施方式的光生伏打元件中，在n型單晶硅基板1背面的局部區域中，依次形成i型非晶硅膜5和p型非晶硅膜7，在n型單晶硅基板1背面的其余區域和集電極11上的整體中，依次形成i型非晶硅膜4和n型非晶硅膜6，但也可在n型單晶硅基板1背面的局部區域中，形成i型非晶硅膜5和n型非晶硅膜6，在n型單晶硅基板1背面的其余區域和集電極11上的整體中，依次形成i型非晶硅膜4和p型非晶硅膜7。
(實施例1)以下的實施例中，通過上述實施方式的方法來制作具有圖5結構的光生伏打元件500c，并測定輸出特性。表2中示出實施例的光生伏打元件的制作條件。
如表2所示，在形成p型非晶硅膜7時，使用H2氣體稀釋后的B2H6氣體，設B2H6相對于SiH4的濃度為2％。另外，在形成n型非晶硅膜6時，使用H2氣體稀釋后的PH3氣體，設PH3相對于SiH4的濃度為1％。
(比較例1)圖13是表示比較例1的光生伏打元件的結構的示意性剖面圖。
如圖13所示，在n型單晶硅基板101的主面(表側的面)上，依次形成i型非晶硅膜105(未摻雜非晶硅膜)和p型非晶硅膜107。在p型非晶硅膜107上，形成由ITO構成的表面電極109，在表面電極109上形成由Ag構成的梳子形的集電極111。
在n型單晶硅基板101的背面，依次形成i型非晶硅膜104和n型非晶硅膜106。在n型非晶硅膜106上，形成由ITO構成的背面電極108，在背面電極108上形成由Ag構成的梳子形的集電極110。在比較例1的光生伏打元件中，n型單晶硅基板101為主要的發電層。
在比較例1中，制作具有圖13的結構的光生伏打元件，并測定輸出特性。比較例1的光生伏打元件的各膜制作條件與實施例1一樣。
(評價)測定實施例1和比較例1的光生伏打元件的輸出特性。表3中示出實施例1和比較例1的光生伏打元件的輸出特性。
如表3所示，實施例1的光生伏打元件的最大輸出Pmax、開放電壓Voc、短路電流Isc和曲線因子F.F.均為比比較例1的光生伏打元件高的值。
如上所述，可知實施例1的光生伏打元件具有比比較例1的光生伏打元件高的輸出特性。
(實施例2、3)
在以下的實施例2、3中，利用上述實施方式的方法來分別制作具有圖11和圖12的結構的光生伏打元件，并測定了輸出特性。表4中示出實施例2、3的光生伏打元件的制作條件。
如表4所示，在形成p型非晶硅膜7時，使用H2氣體稀釋后的B2H6氣體，設B2H6相對于SiH4的濃度為2％。另外，在形成n型非晶硅膜6時，使用H2氣體稀釋后的PH3氣體，設PH3相對于SiH4的濃度為1％。
(比較例2)在比較例2中，制作具有圖13的結構的光生伏打元件，并測定了輸出特性。比較例2的光生伏打元件的各膜制作條件與實施例2、3一樣。
(評價)測定了實施例2、3和比較例2的光生伏打元件的輸出特性。表5中示出實施例2、3和比較例2的光生伏打元件的輸出特性。
如表5所示，實施例2的光生伏打元件的開放電壓Voc和曲線因子F.F.的值比比較例2的光生伏打元件稍小，但最大輸出Pmax和短路電流Isc為比比較例2的光生伏打元件高的值。
另外，實施例3的光生伏打元件的最大輸出Pmax、開放電壓Voc、短路電流Isc和曲線因子F.F.均為比比較例2的光生伏打元件高的值。
如上所述，可知實施例2、3的光生伏打元件具有比比較例2的光生伏打元件高的輸出特性。
產業上的可利用性如上所述，在本發明的光生伏打元件中，可最大限度地充分利用入射光。另外，在本發明的光生伏打元件的制造方法中，可制造上述光生伏打元件。因此，本發明的光生伏打元件適于用作使用半導體結的光生伏打元件，本發明的光生伏打元件的制造方法適用于制造使用半導體結的光生伏打元件的用途中。
權利要求
1.一種光生伏打元件，其特征在于包括具有一個面和另一面的結晶類半導體；本征的第1非晶類半導體膜；包含表示一導電類型的雜質的第2非晶類半導體膜；第1電極；包含表示與所述一導電類型不同的另一導電類型的雜質的半導體層；和第2電極；在所述結晶類半導體的所述一個面的第1區域中，順序形成所述第1非晶類半導體膜、所述第2非晶類半導體膜和所述第1電極，在所述結晶類半導體的所述一個面的第2區域中，順序形成所述半導體層和所述第2電極。
2.根據權利要求1所述的光生伏打元件，其特征在于所述結晶類半導體包含表示所述一導電類型的雜質。
3.根據權利要求1所述的光生伏打元件，其特征在于所述半導體層是包含表示所述另一導電類型的雜質的第3非晶類半導體膜，還包括設置在所述結晶類半導體與所述第3非晶類半導體膜之間的本征第4非晶類半導體膜。
4.根據權利要求3所述的光生伏打元件，其特征在于所述結晶類半導體的所述第1區域的所述第1非晶類半導體膜與所述第2區域的所述第4非晶類半導體膜是連續的共同的非晶類半導體膜。
5.根據權利要求4所述的光生伏打元件，其特征在于有間隔地設置所述第2非晶類半導體膜和所述第3非晶類半導體膜，還包括設置在所述第2非晶類半導體膜和所述第3非晶類半導體膜之間的所述共同非晶類半導體膜表面的保護層。
6.根據權利要求3所述的光生伏打元件，其特征在于所述結晶類半導體的所述第1區域的所述第1非晶類半導體膜與所述第2區域的所述第4非晶類半導體膜彼此連接地形成。
7.根據權利要求6所述的光生伏打元件，其特征在于所述第2非晶類半導體膜與所述第3非晶類半導體膜彼此連接地形成。
8.根據權利要求1所述的光生伏打元件，其特征在于有間隔地設置所述第1區域和所述第2區域，還包括設置在所述第1區域和所述第2區域之間的所述結晶類半導體表面上的保護層。
9.根據權利要求1所述的光生伏打元件，其特征在于所述半導體層是向所述結晶類半導體的所述第2區域中摻雜表示所述另一導電類型的雜質的摻雜層。
10.根據權利要求1所述的光生伏打元件，其特征在于所述第2非晶類半導體膜是向所述第1非晶類半導體膜中摻雜表示所述另一導電類型的雜質的摻雜層。
11.根據權利要求1所述的光生伏打元件，其特征在于所述另一面實質上整個面都是光入射面。
12.根據權利要求1所述的光生伏打元件，其特征在于還包括設置在所述結晶類半導體的另一面上的防止反射膜。
13.根據權利要求12所述的光生伏打元件，其特征在于還具備設置在所述結晶類半導體的所述另一面與所述防止反射膜之間的本征第5非晶類半導體膜。
14.一種光生伏打元件，其特征在于包括具有一個面和另一面的結晶類半導體；形成于所述結晶類半導體的所述一個面中的本征的第1非晶類半導體膜；包含表示一導電類型的雜質的第2非晶類半導體膜；包含表示與所述一導電類型不同的另一導電類型的雜質的第3非晶類半導體膜；第1電極；和第2電極；在所述第1非晶類半導體膜的第1區域中形成所述第2非晶類半導體膜，在所述第1非晶類半導體膜的第2區域和所述第2非晶類半導體膜上形成所述第3非晶類半導體膜，在所述第1區域上的第3非晶類半導體膜的區域中形成所述第1電極，在所述第2區域上的第3非晶類半導體膜的區域中形成所述第2電極。
15.一種光生伏打元件，其特征在于包括具有一個面和另一面的結晶類半導體；本征的第1非晶類半導體膜；包含表示一導電類型的雜質的第2非晶類半導體膜；第1電極；本征的第3非晶類半導體膜；包含表示與所述一導電類型不同的另一導電類型的雜質的第4非晶類半導體膜；和第2電極；在所述結晶類半導體的一個面的第1區域中，形成所述第1非晶類半導體膜，在所述第1非晶類半導體膜上形成所述第2非晶類半導體膜，在所述第2非晶類半導體膜上形成所述第1電極，在所述結晶類半導體的所述一個面的第2區域和所述第1電極上，形成所述第3非晶類半導體膜，在所述第3非晶類半導體膜上形成所述第4非晶類半導體膜，在所述第2區域上的所述第4非晶類半導體膜的區域中形成所述第2電極。
16.一種光生伏打元件的制造方法，其特征在于包括在結晶類半導體的一個面的第1區域中形成本征的第1非晶類半導體膜的工序；在所述第1非晶類半導體膜上形成包含表示一導電類型的雜質的第2非晶類半導體膜的工序；在所述結晶類半導體的所述一個面的第2區域中形成包含表示與所述一導電類型不同的另一導電類型的雜質的半導體層的工序；在所述第2非晶類半導體膜上形成第1電極的工序；和在所述半導體層上形成第2電極的工序。
17.根據權利要求16所述的光生伏打元件的制造方法，其特征在于所述結晶類半導體的另一面實質上整個面都是光入射面。
18.根據權利要求16所述的光生伏打元件的制造方法，其特征在于還包括在所述結晶類半導體的另一面上形成防止反射膜的工序。
19.一種光生伏打元件的制造方法，其特征在于包括在結晶類半導體的一個面中形成本征的第1非晶類半導體膜的工序；在所述第1非晶類半導體膜的第1區域中形成包含表示一導電類型的雜質的第2非晶類半導體膜的工序；在所述第1非晶類半導體膜的第2區域和所述第2非晶類半導體膜上形成包含表示與所述一導電類型不同的另一導電類型的雜質的第3非晶類半導體膜的工序；在所述第1區域上的所述第3非晶類半導體膜的區域中形成第1電極的工序；和在所述第2區域上的所述第3非晶類半導體膜的區域中形成第2電極的工序。
20.一種光生伏打元件的制造方法，其特征在于包括在結晶類半導體的一個面的第1區域中形成本征的第1非晶類半導體膜的工序；在所述第1非晶類半導體膜上形成包含表示一導電類型的雜質的第2非晶類半導體膜的工序；在所述第2非晶類半導體膜上形成第1電極的工序；在所述結晶類半導體的所述一個面的第2區域和所述第1電極上形成本征的第3非晶類半導體膜的工序；在所述第3非晶類半導體膜上形成包含表示與所述一導電類型不同的另一導電類型的雜質的第4非晶類半導體膜的工序；和在所述第2區域上的所述第4非晶類半導體膜的區域中形成第2電極的工序。
全文摘要
本發明提供一種光生伏打元件，在n型單晶硅基板的主面上，依次形成i型非晶硅膜和由非晶氮化硅等構成的防止反射膜。在n型單晶硅基板的背面，相鄰地設置正極和負極。正極包含依次形成于n型單晶硅基板背面上的i型非晶硅膜、p型非晶硅膜、背面電極和集電極。負極包含依次形成于n型單晶硅基板背面上的i型非晶硅膜、n型非晶硅膜、背面電極和集電極。
文檔編號H01L31/075GK1601759SQ20041008018
公開日2005年3月30日 申請日期2004年9月24日 優先權日2003年9月24日
發明者寺川朗, 淺海利夫 申請人:三洋電機株式會社