橫向結型場效應晶體管的制作方法

專利名稱：橫向結型場效應晶體管的制作方法
技術領域：
本發明涉及橫向結型場效應晶體管(JFETJunction Field EffectTransistor)，更具體地說，涉及用作功率晶體管的橫向結型場效應晶體管。
背景技術：
結型場效應晶體管(JFET)通過從柵極向載流子通過的溝道區的側部所設的pn結施加反向偏壓，使起自pn結的耗盡層向溝道區擴展，控制溝道區的電導來進行開關等工作。其中，“橫向”JFET是指在溝道區中載流子平行于元件表面來移動。溝道的載流子可以是電子(n型)，也可以是空穴(p型)，但是對于作為本發明對象的SiC來說，電子的遷移率比空穴高，所以通常使溝道區為n型雜質區。因此，在以下的說明中，為了方便，以溝道的載流子為電子、從而使溝道區為n型雜質區來進行說明，但是當然也有使溝道區為p型雜質區的情況。
如上所述，SiC的載流子的遷移率像Si一樣大，電子的飽和漂移速度像GaAs一樣大，而且耐壓大，所以正在研究將其用于高速開關元件和大功率元件。SiC的晶體結構有六方最密填充結構和立方最密填充結構，而六方最密填充結構還存在層的重復周期不同的許多結構，已知有100種以上的晶體多型(ポリタイプ)。代表性的多型有3C、4H、6H等。C表示立方晶，而H表示六方晶，其前的數字表示重復周期。立方晶形只有3C，將其稱為β-SiC，將其他統稱為α-SiC。在以下的說明中，只使用α-SiC的6H或4H。
圖33是使用SiC的JFET的示例剖面圖(U.S.Patent(美國專利)No.5,264,713，John W.Palmour等)。在該圖中，SiC襯底101的導電型最好是p型，為p型SiC襯底。該SiC襯底101的一個區域上形成的SiC膜102的導電型也最好是p型，為p型SiC膜102。進而，在該p型SiC膜102上形成包含與溝道區對應的薄層部分111的n型SiC膜103。在該n型SiC膜103上，形成有與源極112歐姆接觸的n+型雜質層117、及與漏極113歐姆接觸的n+型雜質層118。柵極114在上述p型SiC襯底101的背面一側被做成背面柵極114。上述源極、漏極、柵極以外的表面由保護膜126覆蓋。
在上述現有技術(圖33)中，使SiC襯底的導電型最好為p型的理由如下所述。如上所述，溝道區的載流子能得到高的遷移率，所以為電子(n型)。因此，包含溝道區的層為n型SiC膜。因此，在周圍限定該n型SiC膜中的載流子的層為p型SiC膜。如果形成該p型SiC膜的SiC襯底使用n型SiC襯底，則在向柵極施加正電位的情況下，在n型SiC襯底和p型SiC膜之間的結部加有反向偏壓，產生耗盡層。因此，需要評價判斷該耗盡層的影響。相反，通過使用p型SiC襯底，無需評價該耗盡層的影響，在開關工作中不用考慮到達溝道區的途中的疊層部中的結部的反向偏壓。因此，通過使用上述導電型的SiC襯底，能夠在必要時使耗盡層只在溝道區中生長，用遷移率高的載流子來得到大功率的高速開關元件等。
然而，p型SiC襯底與n型SiC襯底相比，微管(マイクロパイプ)等的缺陷密度高。因此，在JFET等半導體元件的制作中必不可少的SiC襯底上的晶體生長層中，缺陷密度也高。反映這種高的缺陷密度，p型SiC襯底上形成的JFET的成品率低，而且完成的JFET的泄漏電流也大。
上述圖33的橫向JFET在導通狀態時，在n型雜質區即源區103和p型雜質層102的結面上施加有正向偏壓。此外，在截止狀態時，在上述結面上施加有反向偏壓，耗盡層在溝道區中生長，截斷溝道區。在導通狀態時，在n型雜質區即源區103和p型雜質層102的結面上最好施加有正向偏壓，電流脫離溝道區而流入柵極114。從該溝道區泄漏而流入柵極114的電流隨著正向偏壓上升及溫度上升而增大。從溝道區泄漏而流入柵極的電流影響到放大倍數，如果該電流增大，則導致放大倍數降低，所以是一個問題。
此外，在圖33所示的橫向JFET中，在p型外延SiC膜的整個面上形成有上述pn結面。因此，有下述問題和與溝124的底部相接的部分的溝道區的面積相比，上述n型雜質區103和p型雜質區之間的pn結面的面積過大。即，有下述問題在pn結面中，與進行開關工作的溝道區的面積的比率小的相比，無助于開關工作、作為從上述溝道區泄漏的電流的路徑的部分的比率大。
圖34是使用SiC的另一現有的橫向JFET的結構剖面圖(PA Ivanov et al4H-SiC Field-effect transistor hetero-epitaxially grown on 6H-SiC subtrate bysublimation(通過升華而在6H-SiC襯底上異質外延生長的4H-SiC場效應晶體管)，p757 Silicon Carbide and Related Materials 1995 Conf.，Kyoto Japan)。在圖34中，通過真空蒸鍍法使包含Sn的4H-SiC膜109在6H-SiC襯底101上異質外延生長，成為緩沖層109。在緩沖層109上形成包含p+型雜質即Al的SiC膜102，在其上，溝道區111被配置在中央部，在其兩側形成有具有源區117、漏區118的包含氮的n型SiC膜103。源極112、漏極113被設置在溝道區的左右上方，柵極114隔著槽115被形成在源極、漏極的下方。柵極114都由底膜120即Ni膜和上層膜121即Al膜形成。通過使用該橫向JFET，能夠形成電子的漂移遷移率高、而且電子的遷移率也非常高的JFET。
然而，圖34的JFET有下述諸問題。
(a)在兼備高耐壓和低導通電阻這一點上不夠。
JFET的耐壓由溝道的n型雜質區和與該區相接的p型雜質區形成的pn結的耐壓來決定。因此，為了提高JFET的耐壓性能，提高pn結的耐壓即可。為了提高pn結的耐壓，減少溝道的雜質即n型雜質濃度即可，但是其結果是溝道的電流減少，導通電阻(載流子流過溝道區的狀態下的電阻)增大。其結果是，功率被消耗，元件溫度上升。橫向JFET在漏極電流大的范圍內溫度系數為負，所以對溫度上升施加負反饋，但是在漏極電流小的范圍內不施加負反饋。此外，不管漏極電流的大小，元件中的功耗都是不希望的。不能降低上述JFET的導通電阻的另一個理由是電極中的接觸電阻。在圖34所示的結構中，如果用Ni來形成各電極，則雜質濃度過低，容易殘留肖特基接觸，不能構成歐姆接觸。
(b)開關速度不夠。
開關速度由pn結的耗盡層的充放電時間來決定。設耗盡層電容為C，柵極電阻為Rg，則充放電時間與兩者之積CRg大致成正比。因此，如果能夠降低柵極電阻Rg，則能夠加快開關時間，但是在圖34所示的現有的JFET中，在第二導電型區域上形成有槽，不能充分降低柵極電阻。如果稍微犧牲精確性而重視直覺的把握，則柵極電阻Rg可以說是從柵極114到溝道111中央部的pn結界面的路徑的電阻。
(c)制造工序復雜，要求高精度、嚴格的管理。
在制作上述圖34的JFET時，通過下述方法來制造。在SiC襯底101上形成緩沖層109，接著，形成p+型SiC膜102。接著，如圖35所示，形成n型SiC膜，用RIE(Reactive Ion Etching，反應離子蝕刻)在形成有溝道、源極、漏極各區域的部分制圖。接著，如圖36所示，作為電極的下層120，形成Ni膜。在該Ni膜上，如圖37所示形成電極的上層121的Al膜成膜。此時，往往不能將Al膜形成在Ni膜的正上方位置，而引起位置偏差。如果Al附著在側壁等上，則起浮動電極的作用而使元件工作不穩定。接著，如圖38所示，通過RIE，將源極112及漏極113做成掩膜并蝕刻其間而形成溝道區111。此時，p+膜102的表面也被蝕刻，與溝道區一起形成槽115。在該蝕刻時，由于上述位置偏差而附著的Al等也被除去。將電極做成Ni膜和Al膜雙層膜，是為了形成歐姆接觸。由于上述槽，從柵極到溝道區中央部的pn結界面的路徑的電阻Rg增大，在用于開關元件的情況下，上升(下降)時間延長。此外，槽的形成需要多余的工時，成為成本上升的原因。
(d)晶體管特性按照溝道區的雜質濃度或厚度等的個體差異而變動很大。如果為了避免這種元件間的個體差異，而以減少溝道區的電阻為目的來注入高濃度的雜質元素，則耐壓性能惡化。因此，希望有不使用高濃度的雜質、不易受溝道區的雜質濃度或其厚度等的個體差異影響的JFET。
(e)上述JFET通常是常開型(在未向柵極施加電壓時為導通狀態)，在用于旋轉機控制等的情況下，柵極電路結構復雜。即，在未向柵極施加電壓時為導通狀態，所以在柵極電路出故障的情況下，旋轉機仍舊旋轉，很危險。因此，為了防備故障，需要在柵極電路上設置用于在故障時使其截止的機構。此外，在截止狀態下需要持續施加電壓，所以在截止期間產生功耗。
(f)由于表面電荷，工作不穩定，并且表面泄漏電流大。
由于這些表面電荷或表面泄漏電流而發生誤操作，導致成品率降低。
本發明就是為了解決上述課題而提出的，其第一目的在于得到一種SiC制的橫向JFET，它使用n型SiC襯底，包括具有遷移率高的載流子的溝道區，成品率高。
此外，本發明的第二目的在于提供一種橫向JFET，它制造容易，損耗低，高耐壓性及高速開關特性優良。
此外，本發明的第三目的在于提供一種橫向JFET，它抑制導通狀態時從溝道區泄漏的電流，不使放大倍數降低。

發明內容
本發明第一方面的橫向JFET包括n型SiC襯底；p型SiC膜，被形成在n型SiC襯底的正(表)面上；n型SiC膜，被形成在p型SiC膜上，包含溝道區；源區、漏區，被分別形成在該n型SiC膜上的、溝道區的兩側；以及柵極，與n型SiC襯底相接來設置。
通過上述結構，能夠使用缺陷密度低的n型SiC襯底，用高的成品率來制作驅動高遷移率載流子的JFET。此時，根據JFET是導通狀態還是截止狀態而決定是否發生問題。本發明第一方面的橫向JFET對在n型SiC襯底上制作橫向JFET有意義，所以對本發明第一方面的橫向JFET來說，前提是不交換n型和p型。與此不同，本發明其他方面即使交換n型和p型也成立，所以假定了n型和p型的交換。
在常開型JFET的截止狀態下，施加負的柵極電壓，所以不發生問題。即，在截止狀態下，在n型SiC襯底和p型SiC膜之間的結部上施加有正向偏壓，所以在該結部中不產生耗盡層。在上述截止狀態下，只在p型SiC膜和n型SiC膜之間的結部上施加反向偏壓，耗盡層擴展到雜質濃度低的溝道區，截斷載流子路徑。
在常關型JFET的截止狀態下，n型SiC襯底和p型SiC膜之間的結部及p型SiC膜和n型SiC膜之間的結部中分別產生擴散電位，產生耗盡層，但是分別獨立擴展，所以不發生問題。
在常開型的導通狀態下，可以使柵極電壓為0V，但是擴散電位產生的耗盡層擴展。為了流過更多的電流，需要向柵極提供正電位，以便消除擴散電位產生的耗盡層。因此，需要研究伴隨向柵極施加正電位而產生的耗盡層。在柵極的電位為正的情況下，向n型SiC襯底和p型SiC膜之間的結部施加有反向偏壓。然而，通過同時提高n型SiC襯底的雜質濃度和p型SiC膜的雜質濃度，耗盡層的寬度減小。因此，通過隧道效應，穿透耗盡層而流過電流。此外，有時由于提高雜質濃度，結部的耐壓性消失，流過電流。因此，上述結部中的耗盡層幾乎不影響工作。為了得到上述結部，使n型SiC襯底的n型雜質濃度為1×1019cm-3左右，并且使p型SiC膜的p型雜質濃度為1×1019cm-3左右即可。其結果是，能夠提高從SiC襯底制作到產品完成的成品率，制作可進行高速開關等高速工作的SiC制的JFET。
在常關型JFET的導通狀態下，發生與上述常開型JFET的導通狀態的情況同樣的現象，所以如上所述，不發生什么問題。
按照JFET是常開型還是常關型，如下施加電壓，進行開關工作。對于常開型，使柵極電壓在負(關)～正(開)的范圍內變化。而對于常關型，則在零(關)～正(開)的范圍內變化。如上所述，常關型JFET通過使雜質濃度和構造滿足規定的條件來實現。
在上述本發明第一方面的JFET中，例如可以使得從平面上來看，在p型SiC膜的區域中包含n型SiC膜的區域。
通過該結構，n型SiC膜的端面從平面上來看位于其下層的p型SiC膜的端面的內部。即，采用p型SiC膜和其上層的n型SiC膜之間有臺階差的構造。這些SiC膜的端面通常通過RIE(Reactive Ion Etching，反應離子蝕刻)來形成。在以往那樣n型SiC膜的端面和p型SiC膜的端面對齊的構造中，在同時蝕刻n型SiC膜及其下層的p型SiC膜的期間，該n型SiC膜的端面的上述端面持續暴露在離子中。另一方面，在上述構造中，n型SiC膜的端面是在蝕刻p型SiC膜的端面之后、通過第二次蝕刻而形成的端面，所以只在第二次蝕刻的短期間內暴露在離子中。其結果是，包含溝道、源區、柵區的n型SiC膜的端面暴露在離子中的時間短，不易引起對晶體管特性影響很大的表面晶體層的惡化。
在上述本發明第一方面的JFET中，柵極例如被偏置在n型SiC襯底的正面上的、p型SiC膜的端部附近。
通過該結構，能夠通過容易的制作方法來制作，而且能夠可靠地向p型半導體膜和溝道區(n型半導體膜)之間的結部施加反向偏壓來形成耗盡層，實現截止狀態。
在上述本發明第一方面的JFET中，柵極例如被形成在n型SiC襯底的背面上，成為背面柵極構造的偏置。
通過采用上述背面柵極構造，施加柵極電壓的信號從溝道區的正面在寬闊的范圍內沿直線被傳遞到溝道區，所以能夠提高開關速度。此外，柵極不是被配置在從溝道區擴展的位置上，而是在立體上與溝道區重疊來配置，所以能夠提高JFET的集成度。采用背面柵極構造，也通過向柵極施加正電壓而在n型SiC襯底和p型SiC膜之間的結部中形成耗盡層。但是，如上所述，通過提高兩側的雜質濃度，能夠避免該耗盡層影響本JFET的工作。
在上述本發明第一方面的JFET中，溝道區的厚度例如小于p型SiC膜、和該p型SiC膜上形成的n型SiC膜之間的結部中由擴散電位在該n型SiC膜內產生的耗盡層寬度。
通過該結構，在柵極電位為零時，在p型SiC膜和n型SiC膜之間的結部中產生耗盡層，該耗盡層寬度的前端部超過溝道區的厚度。因此，溝道區被截斷，在柵極電壓為零時實現截止狀態。
在上述本發明第一方面的JFET中，例如可以還包括低濃度n型SiC膜，該低濃度n型SiC膜被夾接在p型SiC膜和n型SiC膜之間，包含濃度比溝道區的n型雜質濃度低的n型雜質。
通過該結構，能夠用缺陷密度低的n型SiC襯底，不影響溝道區的電流，而得到高耐壓的橫向JFET。因此，能夠廉價地制造即使流過大電流、功耗也小、溫度上升也低的橫向JFET。
在上述本發明第一方面的JFET中，例如可以使得溝道區包含濃度比其兩側的n型SiC膜的部分的雜質濃度高的n型雜質。
通過該結構，能夠用缺陷密度低的n型SiC襯底，在溝道區的兩側形成截斷溝道剖面的耗盡層并形成截止狀態，使耗盡層的部分負擔電壓。因此，不降低橫向JFET的耐壓就能夠減少導通電阻，能夠用作低損耗、高耐壓的開關元件。
在上述本發明第一方面的JFET中，例如可以具有與溝道區的表面相接而配置的導電膜。
通過該結構，溝道區和導電膜相對于流過溝道的電流并聯配置。因此，例如在導電膜的電阻比溝道區低1個量級的情況下，在導通狀態下流過導電膜的電流比溝道區的電流高大約10倍。因此，即使有雜質濃度的個體差異或溝道區厚度的個體差異，對晶體管特性的影響也很輕微，這些因素的個體差異的影響實質上不成問題。另一方面，在截止狀態下，通過向柵極施加的負電位(反向偏壓)，在包含溝道區的n型SiC膜、和其下層的p型SiC膜之間的結部中，耗盡層向n型SiC膜一側延伸。該耗盡層與上述反向偏壓成正比，與包含溝道區的n型SiC膜和其下層的p型SiC膜的雜質濃度成反比，更大幅度地擴大到濃度低的一側。如果該耗盡層截斷溝道區，則載流子通過溝道區的路徑被截斷。其結果是，能夠容易地實現截止狀態。
在上述本發明第一方面的JFET中，在具有導電膜的情況下，例如可以使得導電膜沿溝道長度方向的長度比溝道長度短。
由于導電膜的至少一端與側壁絕緣，所以如果耗盡層在該絕緣的一側截斷溝道區，就能夠截止。
在上述本發明第一方面的JFET中，在具有導電膜的情況下，例如可以使得溝道區的厚度小于p型SiC膜、和該p型SiC膜上形成的n型SiC膜之間的結部中由擴散電位在該n型SiC膜內產生的耗盡層寬度。
在柵極電位為零時，在p型SiC膜和n型SiC膜之間的結部中由擴散電位產生的耗盡層截斷溝道區。因此，能夠得到常關的橫向JFET，不用實施柵極電路的故障對策等就能夠用來控制旋轉機等。此外，能夠降低導通狀態下的功耗，并且避免溝道區的雜質的個體差異等的影響。
在上述本發明第一方面的JFET中，在具有導電膜的情況下，導電膜例如可以采用金屬膜或包含高濃度雜質的半導體膜中的某一個。
通過上述結構，能夠用低電阻的金屬膜在溝道區中簡便地設置低電阻的并聯旁路。金屬膜只要可以作為電極材料，什么都行，但是如果考慮到蝕刻的容易性及高的導電率，則最好是鋁(Al)、或鋁合金。
在上述本發明第一方面的JFET中，SiC襯底是6H-SiC襯底，p型SiC膜及n型SiC膜都是6H-SiC。
通過該結構，對結晶性好的薄膜進行疊層，不會由于結晶性不良引起的誤操作等而發生成品率降低等。
在上述本發明第一方面的JFET中，例如可以使得p型SiC膜及n型SiC膜都是4H-SiC，由4H-SiC構成的p型SiC膜經4H-SiC緩沖層被形成在6H-SiC襯底上。
通過緩沖層能夠得到結晶性良好的4H-SiC膜，而且4H-SiC的電子遷移率比6H-SiC等的優良，所以能夠適合用作高速開關元件等。
在上述本發明第一方面的JFET中，例如可以使得SiC襯底是4H-SiC襯底，p型SiC膜及n型SiC膜都是4H-SiC。
通過該結構，對結晶性好的薄膜進行疊層，不會由于結晶性不良引起的誤操作等而發生成品率降低等。而且如上所述，4H-SiC的電子遷移率比6H-SiC等的優良，所以能夠適合用作高速開關元件等。
在上述本發明第一方面的JFET中，例如可以使得p型SiC膜及n型SiC膜都是6H-SiC，由6H-SiC構成的p型SiC膜經6H-SiC緩沖層被形成在4H-SiC襯底上。
通過緩沖層能夠得到結晶性良好的6H-SiC膜，能夠按照用途來使用適當結晶類型的SiC。
如上所述，本發明第一方面的橫向JFET對在n型SiC襯底上制作橫向JFET有意義，所以對本發明第一方面的橫向JFET來說，前提是不交換n型和p型。與此不同，以下的第二方面以后的本發明的橫向JFET即使交換n型和p型也成立，所以將雜質的導電型記作第一導電型或第二導電型。第一導電型可以是p型也可以是n型，而第二導電型可以是n型也可以是p型。
本發明第二方面的橫向JFET包括SiC襯底；第二導電型SiC膜，被形成在SiC襯底上；第一導電型SiC膜，被形成在第二導電型SiC膜上；溝道區，在第一導電型SiC膜上使其膜厚變薄而形成；源區及漏區，是由第一導電型SiC膜上形成的第一導電型SiC構成的膜，被分別形成在溝道區的兩側；以及柵極，柵極被形成在第二導電型SiC的平坦的區域上。
根據該結構，柵極被形成在第二導電型SiC的平坦區域上，所以能夠降低柵極電阻，其結果是，能夠提高開關響應速度。此外，在制造工序中，形成柵極的略微的位置偏差也不會產生問題，所以能夠防止成品率降低。因此，能夠用于高速開關元件。
在上述本發明第二方面的橫向JFET中，第二導電型SiC膜具有無槽的表面，柵極例如由第二導電型SiC的平坦區域即第二導電型SiC膜的平坦的表面上形成的2個柵極構成。
根據該結構，在源極·漏極和柵極之間不設置槽等，所以能夠降低柵極電阻，其結果是，能夠提高開關響應速度。此外，在制造工序中，柵極形成時略微的位置偏差也不會產生問題，所以能夠防止成品率降低。
在上述本發明第二方面的橫向JFET中，SiC襯底是包含第二導電型雜質的第二導電型SiC襯底，柵極例如由第二導電型SiC的平坦區域即該第二導電型SiC襯底的背側表面上設置的背面柵極構造構成。
根據該結構，在第二導電型SiC襯底的背側的整個表面上設置有柵極，所以柵極電阻降低。其結果是，開關的響應速度提高，能夠用作高速開關元件。此外，柵極的形成也容易。
在上述本發明第二方面的橫向JFET中，最好還包括低濃度第一導電型SiC膜，該低濃度第一導電型SiC膜被夾接在第二導電型SiC膜和第一導電型SiC膜之間，包含濃度比溝道區的第一導電型雜質濃度低的第一導電型雜質。
根據該結構，可不影響溝道區的電流而提高耐壓。因此，即使流過大電流，功耗也小，溫度也不會上升，能夠實現高耐壓。其結果是，能夠用作高電壓、大功率的開關元件。
在上述本發明第二方面的橫向JFET中，溝道區例如可以包含濃度比其兩側的第一導電型SiC膜的部分的雜質濃度高的第一導電型雜質。
根據該結構，形成從溝道區的兩側截斷溝道剖面的耗盡層而成為截止狀態，由該耗盡層的部分分擔電壓，所以不降低橫向JFET的耐壓就能夠減少導通電阻。因此，本橫向JFET即使流過大電流也沒有功耗，能夠用作低損耗、高耐壓的開關元件。
在上述本發明第二方面的橫向JFET中，在包含低濃度第一導電型SiC膜的橫向JFET中，溝道區包含濃度比其兩側的第一導電型SiC膜的部分的雜質濃度高的第一導電型雜質。
通過該結構，不大幅度降低橫向JFET的耐壓就能夠減少導通電阻。其結果是，能夠用作高電壓、大功率的開關元件。
在上述本發明第二方面的橫向JFET中，溝道區的厚度例如小于第二導電型SiC膜、和該第二導電型SiC膜上形成的第一導電型SiC膜之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
通過上述結構。例如能夠使擴散電位產生的耗盡層擴展到溝道區(第一導電型半導體層)和其下層的第二導電型半導體層之間的結部，得到常關的JFET。在該橫向JFET中，例如使溝道區的雜質濃度為5×1016cm-3以下，溝道區的厚度為550nm以下。在使溝道區的雜質濃度為5×1016cm-3以下、使第二導電型SiC膜中的雜質濃度為濃度比其高的通常水平的濃度時，上述耗盡層寬度超過550nm。因此，在柵極電壓為零的狀態下，延伸到溝道區中的耗盡層實現阻塞該溝道區的狀態。即，能夠得到常關的JFET，不用附加復雜的對付柵極電路故障的電路，就能夠將上述JFET搭載到旋轉機器等上。
為了形成導通狀態，施加可克服該擴散電位的正電位即可。通常，熱平衡狀態下產生的擴散電位為2V～3V，所以通過將2V～3V的正電位提供給柵極來除去上述耗盡層，溝道區就成為導通狀態。此外，上述截止的施加電位為0V，所以與常開的JFET的截止所需的施加電位22V左右相比，能夠大幅度地降低截止時的功耗。其結果是，能夠提供確保低損耗、高耐壓的高速開關功能、并且可簡便地搭載到旋轉機器等上的低功耗的JFET。
在上述本發明第二方面的橫向JFET中，在溝道區包含濃度比其兩側的第一導電型SiC膜的部分的雜質濃度高的第一導電型雜質的橫向JFET中，溝道區的厚度例如小于第二導電型SiC膜、和該第二導電型SiC膜上形成的第一導電型SiC膜之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
通過該結構，在零柵極電壓的狀態下，延伸到溝道區側旁的第一導電型SiC膜一側的耗盡層實現阻塞該溝道區的狀態。耗盡層可以阻塞溝道區的一個側旁，也可以阻塞溝道區的兩個側旁。因此，能夠得到常關的JFET，不用形成復雜的對付柵極電路故障的機構，就能夠用來控制旋轉機器等。
在上述本發明第二方面的橫向JFET中，可以具有與溝道區的表面相接而配置的導電膜。
通過該結構，溝道區和導電膜相對于流過溝道的電流并聯配置。因此，例如在導電膜的電阻比溝道區低1個量級的情況下，在導通狀態下流過導電膜的電流比溝道區的電流高大約10倍。因此，即使有雜質濃度的個體差異或溝道區厚度的個體差異，對晶體管特性的影響也很輕微，這些因素的個體差異的影響實質上不成問題。另一方面，在截止狀態下，通過向柵極施加的負電位(反向偏壓)，在包含溝道區的第一導電型半導體層、和其下層的第二導電型半導體層之間的結部中，耗盡層向第一導電型半導體層一側延伸。該耗盡層與上述反向偏壓成正比，與第一導電層和第二導電層的雜質濃度成反比，更大幅度地擴大到濃度低的一側。如果該耗盡層截斷溝道區，則載流子通過溝道區的路徑被截斷。在上述導電膜例如被配置得使其側部與夾著溝道區的兩側的第一導電型半導體層不相接的情況下，通過上述截斷，不僅溝道區，導電膜也被截斷。其結果是，能夠容易地實現截止狀態。此外，在上述導電膜只在上述第一導電型半導體層的一側相接、而在另一側不相接的情況下，也能夠容易地實現上述截止狀態，而且能夠降低電阻。該電阻的減少使雜質濃度的個體差異或溝道區厚度的個體差異的影響減小。在上述導電膜兩側的側部都分別與上述第一導電型半導體層相接的情況下，電阻進一步降低，更加難以受雜質濃度的個體差異或溝道區厚度的個體差異的影響。第一導電型可以是n型也可以是p型，而第二導電型可以是p型也可以是n型。此外，半導體襯底可以是n型Si襯底也可以是p型Si襯底，可以是n型SiC襯底也可以是p型SiC襯底。
在上述本發明第二方面的橫向JFET中，導電膜沿溝道長度方向的長度最好比溝道長度短。
通過該結構，能夠消除導電膜的兩端與側壁相接的情況下實現截止工作的困難性。即，由于上述導電膜的至少一端與側壁絕緣，所以如果耗盡層在該絕緣的一側截斷溝道區，就能夠截止。
在上述本發明第二方面的橫向JFET中，溝道區的厚度例如小于第二導電型SiC膜、和該第二導電型SiC膜上形成的第一導電型SiC膜之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
通過上述結構，在柵極電位為零時，在第二導電型半導體膜和第一導電型半導體膜之間的結部中由擴散電位產生的耗盡層截斷溝道區。因此，能夠得到常關的JFET，不用實施柵極電路的故障對策等就能夠用來控制旋轉機等。此外，能夠降低導通狀態下的功耗，并且避免溝道區的雜質的個體差異等的影響。
在上述本發明第二方面的橫向JFET中，導電膜例如是金屬膜或包含高濃度雜質的半導體膜中的某一個。
通過上述結構，能夠用低電阻的金屬膜在溝道區中簡便地設置低電阻的并聯旁路。金屬膜只要可以作為電極材料，什么都行，但是如果考慮到蝕刻的容易性及高的導電率，則最好是鋁(Al)、或鋁合金。
在上述本發明第二方面的橫向JFET中，源區及漏區可包含濃度比溝道區兩側的第一導電型SiC膜的分的雜質濃度高的第一導電型雜質。
通過該結構，不降低耐壓就能夠減少導通電阻。此外，即使不將電極做成使用Ni和Al等的雙層構造，也能夠形成歐姆接觸。因此，在制造工序中，最終無需形成槽。其結果是，能夠將柵極電阻抑制得很低，能夠減少開關的上升(下降)時間。
在上述本發明第二方面的橫向JFET中，可以使第二導電型SiC膜的雜質濃度超過1019cm-3。
通過該結構，即使在Ni等單層電極的情況下，在柵極中也形成歐姆接觸，柵極電阻減少。因此，能夠縮短開關時的上升時間或下降時間，能夠進行高速響應。
在上述本發明第二方面的橫向JFET中，源區上形成的源極、漏區上形成的漏極及第二導電型SiC膜或第二導電型SiC襯底上形成的柵極最好由與各個電極接觸的包含雜質的SiC為歐姆接觸的金屬構成。
通過該結構，能夠用簡便的工序來形成電極。即，電極板可以是單層構造，無需做成雙層構造等。因此，最終不用形成提高柵極電阻的槽等，能夠縮短開關的上升(下降)時間。與高濃度地包含雜質的第二導電型及第一導電型SiC膜形成歐姆接觸的金屬有Ni等。
在上述本發明第二方面的橫向JFET中，除源極、漏極及柵極之外的表面最好由絕緣膜覆蓋。
在元件表面暴露的情況下，發生由表面泄漏電流或表面電荷形成而引起的工作不穩定。通過用上述絕緣膜來覆蓋，能夠防止這種故障，穩定地進行開關工作。
在上述本發明第二方面的橫向JFET中，例如SiC襯底是6H-SiC襯底，第二導電型SiC膜及第一導電型SiC膜都是6H-SiC。
通過該結構，對結晶性好的薄膜進行疊層，不會由于結晶性不良引起的誤操作等而發生成品率降低等。
在上述本發明第二方面的橫向JFET中，例如第二導電型SiC膜及第一導電型SiC膜都是4H-SiC，由4H-SiC構成的第二導電型SiC膜經4H-SiC緩沖層被形成在6H-SiC襯底上。
通過緩沖層能夠得到結晶性良好的4H-SiC膜，而且4H-SiC的電子遷移率比6H-SiC等的優良，所以能夠適用于高速開關元件等。
在上述本發明第二方面的橫向JFET中，例如SiC襯底是4H-SiC襯底，第二導電型SiC膜及第一導電型SiC膜都是4H-SiC。
通過該結構，對結晶性好的薄膜進行疊層，不會由于結晶性不良引起的誤操作等而發生成品率降低等。而且如上所述，4H-SiC的電子遷移率比6H-SiC等的優良，所以能夠適用于高速開關元件等。
在上述本發明第二方面的橫向JFET中，例如第二導電型SiC膜及第一導電型SiC膜都是6H-SiC，由6H-SiC構成的第二導電型SiC膜經6H-SiC緩沖層被形成在4H-SiC襯底上。
通過緩沖層能夠得到結晶性良好的6H-SiC膜，能夠按照用途來使用適當結晶類型的SiC。
本發明第三方面的橫向JFET包括SiC襯底，具有柵極，所述SiC襯底的導電型為第一導電型及與其相反的導電型即第二導電型中的某一導電型；第一SiC膜，被形成在SiC襯底上；以及第一導電型的第二SiC膜，被形成在第一SiC膜上，包含厚度變薄的溝道區及從兩側夾著該溝道區的源區、漏區。在該橫向JFET中，第一SiC膜由高濃度雜質區、和該高濃度雜質區以外的具有高電阻的高電阻區構成，該高濃度雜質區被設置在溝道區下的部分上，寬度與該溝道區大致相同，具有比該溝道區短的長度，含有比溝道區的第一導電型雜質濃度值高的第二導電型雜質。
上述高濃度雜質區與溝道區之間形成結部，對載流子形成高電位阻擋層，但是載流子通過隧道效應等而侵入該高濃度雜質區。侵入高濃度雜質區的載流子與該高濃度雜質重新結合而消失，成為無效泄漏電流，使放大倍數降低。這種無效泄漏電流具有隨著提高正向偏壓、提高溫度而增加的傾向。因此，通過使該高濃度雜質區的長度比溝道區短，減小其厚度方向的截面積，來增大該高濃度雜質區的厚度方向的電阻。此外，高濃度雜質區以外的第一SiC膜的部分厚度方向的截面積大，使其成為高電阻區。通過設置該高電阻區，與不設置它而使整體為上述高濃度雜質區的情況相比，能夠減少從源區、溝道區泄漏到第一SiC膜的電流。即，通過整體提高與源區、溝道區相接的第一SiC膜的電阻，在導通狀態下從源區或溝道區泄漏到第一SiC膜的電流被抑制。因此，大部分電流通過溝道區，從源區流入漏區。另一方面，截止狀態下是通過向上述高濃度雜質區和溝道區之間的結面施加反向偏壓，由延伸到溝道區而截斷溝道區的耗盡層來實現的。這里，設溝道區長度方向為長度方向，設與疊層面正交的方向為厚度方向，設與這兩者垂直的方向為橫向JFET的寬度方向。
此外，上述柵極可以設置在SiC襯底的背面，也可以設置在上述第一SiC膜兩側的SiC襯底上。SiC襯底為了能夠與柵極形成歐姆接觸，不管是第一或第二導電型，最好高濃度地包含雜質。
高濃度雜質區的第二導電型雜質濃度和溝道區的第一導電型雜質濃度之比越大，施加反向偏壓時耗盡層向溝道區的生長越容易。因此，設置包含濃度比溝道區的雜質濃度值高的、導電型與溝道區相反的雜質的高濃度雜質區，但是由于需要減小與厚度方向對應的截面積來提高電阻，所以使其長度比溝道區短。該高濃度雜質區的長度越短，則與厚度方向對應的截面積越小，通過使其為1μm左右以下，能夠將流入柵極的電流抑制到實用上沒有問題的程度。但是，如果太短，則耗盡層難以截斷溝道區，并且即使截斷溝道區，載流子也會因隧道效應而通過耗盡層，所以使其為能夠通過形成耗盡層來實現截止狀態的長度以上。
其結果是，能夠抑制從源區、溝道區一側泄漏到第一SiC膜的電流，防止放大倍數降低。
在上述本發明第三方面的橫向JFET中，高電阻區包含濃度值比第二SiC膜的第一導電型雜質濃度值低的第一導電型雜質。
上述結構對應于下述4種結構。(a)溝道區和高電阻區為n型、襯底(柵極)為p型的情況；(b)溝道區和高電阻區為n型、襯底(柵極)為n型的情況；(c)溝道區和高電阻區為p型、襯底(柵極)為n型的情況；(d)溝道區和高電阻區為p型、襯底(柵極)為p型的情況。其中，在(b)及(d)的情況下，即在高電阻區和襯底為相同導電型的情況下，在這些高電阻區和襯底之間的結部不產生耗盡層，通過由低雜質濃度引起的高電阻，來抑制上述泄漏電流。
另一方面，在(a)及(c)的情況下，即在高電阻區和襯底為互不相同的導電型的情況下，如下所述。在(a)的情況下，在導通時向柵極施加正電位。而在(c)的情況下，在導通時向柵極施加負電位。因此，在(a)及(c)的情況下，都是襯底和第一SiC膜中的高電阻層為正向偏置，耗盡層不擴展。因此，在(a)及(c)的情況下，由于由低雜質形成的高電阻層，都能夠抑制上述泄漏電流。
在上述任一情況下，都是在導通狀態下大部分電流經由溝道區從源區流向漏區。因此，能夠抑制從源區、溝道區一側泄漏到第一SiC膜的無效電流，防止放大倍數降低。在上述橫向JFET中，高電阻區中的雜質濃度的低濃度值最好為1×1017cm-3以下。通過使上述高電阻區的第一導電型或第二導電型雜質的低濃度值為1×1017cm-3以下，能夠通過形成耗盡層而使電阻非常高，或者不形成耗盡層也能夠提高電阻。
在上述本發明第三方面的橫向JFET中，高電阻區例如包含濃度值比第二SiC膜的第一導電型雜質濃度值低的第二導電型雜質。
上述結構對應于下述4種情況。(e)溝道為n型、高電阻區為p型、襯底(柵極)為p型的情況；(f)溝道為n型、高電阻區為p型、襯底(柵極)為n型的情況；(g)溝道為p型、高電阻區為n型、襯底(柵極)為n型的情況；(h)溝道為p型、高電阻區為n型、襯底(柵極)為p型的情況。其中，在(e)及(g)的情況下，即在高電阻區和襯底為相同導電型的情況下，在高電阻區和襯底之間的結部不產生耗盡層，通過由低雜質濃度引起的高電阻，能夠抑制上述泄漏電流。
另一方面，在(f)及(h)的情況(在高電阻區和襯底為互不相同的導電型的情況)下，在導通狀態下，在襯底和高電阻區之間的結部中形成耗盡層。即，在(f)的情況下，襯底為n型，與高電阻區形成np-結部，而在(h)的情況下，襯底為p型，與高電阻區形成pn-結部。在(f)的情況下(在使第一導電型為n型的情況下)，在導通狀態下，向柵極施加零或稍稍正的電位。而在(h)的情況下(在使第一導電型為p型的情況下)，向柵極施加零或稍稍負的電位。此時，向上述np-結部及pn-結部中的任一個結部都施加反向偏壓，產生耗盡層。除了由低濃度雜質引起的高電阻，還由于該耗盡層，從溝道區到第一SiC膜的路徑的電阻非常高。
其結果是，能夠抑制從源區、溝道區一側泄漏到第一SiC膜的無效電流，防止放大倍數降低。
在上述本發明第三方面的橫向JFET中，高電阻區例如由第一層和第二層雙層構造構成，第一層包含濃度值比第二SiC膜的第一導電型雜質濃度值低的第一導電型雜質，第二層包含濃度值比第二SiC膜的第一導電型雜質濃度值低的第一導電型雜質。
該雙層構造為(A)p-(上層)/n-(下層)的雙層構造、或(B)n-(上層)/p-(下層)的雙層構造。
在(A)的雙層構造的情況下，在導通狀態下，在上層和下層之間施加反向偏壓而形成耗盡層。該耗盡層的形成不依賴于溝道區的導電型及SiC襯底的導電型。
在(B)的雙層構造的情況下，在SiC襯底的導電型為n型時，在導通狀態下，在p-(下層)和n型SiC襯底之間的結面上施加反向偏壓，生成耗盡層。
在上述情況下，通過形成耗盡層而使電阻非常高。該耗盡層的形成不依賴于溝道區的導電型。此外，在上述(B)的情況下，在SiC襯底的導電型為p型的情況下，不形成耗盡層，但是上述雙層構造的上層下層的雜質濃度都低，所以電阻值高。在上述橫向JFET中，高電阻區中的雜質濃度的低濃度值最好為1×1017cm-3以下。通過使上述高電阻區的第一導電型或第二導電型雜質的低濃度值為1×1017cm-3以下，能夠通過形成耗盡層而使電阻非常高，或者不形成耗盡層而提高電阻。
上述任何情況下，均可確保高電阻，故可抑制自源區、漏區向第一SiC膜泄漏出的無效電流，可防止放大倍數的降低。
在上述本發明第三方面的橫向JFET中，高濃度雜質區和溝道區被形成得使得在兩者的結部中，擴散電位產生的耗盡層截斷溝道區。
通過上述結構，能夠進行常關工作。即，在使柵極電位相對于源極電位(通常為接地電位)為零時，由于擴散電位，溝道區被從其與高濃度雜質區之間的結面延伸的耗盡層截斷。因此，在柵極電位為零的狀態下，為截止狀態。為了變為導通狀態，施加規定的正電位即可。在由于擴散電位而使耗盡層不如上所述生長的情況下，進行常開工作。即，在柵極電位為零時，溝道區的載流子不受制約地移動，為了變為截止狀態，將負電位施加到柵極，施加高的反偏電位。進行常開工作的JFET，在搭載到旋轉機上時，在外圍電路故障時電力也被供給到旋轉機，所以為了防止危險，需要設置對付它的控制電路。如上所述，通過采用常關工作，無需上述控制電路。是進行常關工作、還是進行常開工作，可以根據溝道區及高濃度雜質區的雜質濃度之比、高濃度雜質區的長度、溝道區的厚度等來設定。如上所述，高濃度雜質區的第二導電型雜質濃度和溝道區的第一導電型雜質濃度之比越大，則越容易得到常關工作。在本發明中，在沒有特別指出為常關的情況下，都假定為常開。
在上述本發明第三方面的橫向JFET中，例如溝道區可以包含濃度比其兩側的第一導電型SiC膜的部分的雜質濃度高的第一導電型雜質。
通過該結構，形成從溝道區的兩側截斷溝道剖面的耗盡層而成為截止狀態，由該耗盡層的部分分擔電壓，所以不降低橫向JFET的耐壓就能夠減少導通電阻。因此，本橫向JFET即使流過大電流也沒有功耗，能夠用作低損耗、高耐壓的開關元件。
在上述本發明第三方面的橫向JFET中，例如可以具有與溝道區的表面相接而配置的導電膜。
通過上述結構，即使有溝道區雜質濃度的個體差異或溝道區厚度的個體差異，對晶體管特性的影響也很輕微，這些因素的個體差異的影響實質上不成問題。另一方面，在截止狀態下，在上述導電膜例如被配置得使其側部與夾著溝道區的兩側的第一導電型半導體層不相接的情況下，通過上述截斷，不僅溝道區，導電膜也被截斷。其結果是，能夠容易地實現截止狀態。
在上述本發明第三方面的橫向JFET中，在具有導電膜的情況下，例如可以使導電膜沿溝道長度方向的長度比溝道長度短。
通過該結構，由于導電膜的至少一端與側壁絕緣，所以如果耗盡層在該絕緣的一側截斷溝道區，就能夠截止。
在上述本發明第三方面的橫向JFET中，在具有導電膜的情況下，例如可以使溝道區的厚度小于第二導電型SiC膜、和該第二導電型SiC膜上形成的第一導電型SiC膜之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
通過上述結構，能夠得到常關的橫向JFET，不用實施柵極電路的故障對策等就能夠用來控制旋轉機等。此外，能夠降低導通狀態下的功耗，并且避免溝道區的雜質濃度的個體差異等的影響。
在上述本發明第三方面的橫向JFET中，在具有導電膜的情況下，例如可以使導電膜是金屬膜或包含高濃度雜質的半導體膜中的某一個。
通過上述結構，能夠用低電阻的金屬膜在溝道區中簡便地設置低電阻的并聯旁路。金屬膜只要可以作為電極材料，什么都行，但是如果考慮到蝕刻的容易性及高的導電率，則最好是鋁(Al)、或鋁合金。


圖1是本發明實施形態1的橫向JFET的剖面圖。
圖2是本發明實施形態2的橫向JFET的剖面圖。
圖3是本發明實施形態3的橫向JFET的剖面圖。
圖4是用于與本發明實施形態3的橫向JFET進行比較的JFET的剖面圖。
圖5是本發明實施形態3的另一橫向JFET的剖面圖。
圖6是本發明實施形態4的橫向JFET的剖面圖。
圖7是圖6的橫向JFET在中間制作階段中形成n+SiC膜并通過RIE形成圖形的階段的剖面圖。
圖8是在圖7的階段之后通過RIE形成溝道區的階段的剖面圖。
圖9是在圖8的階段之后形成Ni膜并形成電極的階段的剖面圖。
圖10是本發明實施形態5的橫向JFET的平面圖。
圖11是圖10的橫向JFET在中間制作階段中形成n+SiC膜并通過RIE形成圖形的階段的剖面圖。
圖12是在圖11的階段之后通過RIE形成溝道區的階段的剖面圖。
圖13是在圖12的階段之后形成Ni膜并形成電極的階段的剖面圖。
圖14是本發明實施形態6的橫向JFET的剖面圖。
圖15是本發明實施形態7的橫向JFET的剖面圖。
圖16是圖15的橫向JFET在中間制作階段中形成n+SiC膜并通過RIE形成圖形的階段的剖面圖。
圖17是在圖16的階段之后通過RIE形成溝道區、離子注入雜質的階段的剖面圖。
圖18是在圖17的階段之后形成Ni膜并形成電極的階段的剖面圖。
圖19是本發明實施形態8的橫向JFET的剖面圖。
圖20是本發明實施形態9的橫向JFET的剖面圖。
圖21是元件破壞電壓和H之間的關系圖。
圖22是本發明實施形態10的橫向JFET的剖面圖。
圖23是本發明實施形態11的橫向JFET的剖面圖。
圖24是圖23的橫向JFET的截止狀態的示意圖。
圖25是本發明實施形態12的橫向JFET的剖面圖。
圖26是本發明實施形態13的橫向JFET的剖面圖。
圖27是本發明實施形態14的橫向JFET的剖面圖。
圖28是本發明實施形態15的橫向JFET的剖面圖。
圖29是本發明實施形態16的橫向JFET的剖面圖。
圖30是本發明實施形態17的橫向JFET的剖面圖。
圖31是本發明實施形態18的橫向JFET的剖面圖。
圖32是本發明實施形態19的橫向JFET的剖面圖。
圖33是現有的橫向JFET的剖面圖。
圖34是現有的另一橫向JFET的剖面圖。
圖35是圖34的橫向JFET在中間制作階段中形成n溝道層的階段的剖面圖。
圖36是在圖35的階段之后形成雙層電極的第一層即Ni膜的階段的剖面圖。
圖37是在圖36的階段之后形成雙層電極的第二層即Al膜的階段的剖面圖。
圖38是在圖37的階段之后在柵區和中央部中間設置槽的階段的剖面圖。
具體實施例方式
接著，用附圖來說明本發明的實施形態。
(實施形態1)圖1是本發明實施形態1的橫向JFET的剖面圖。在n型SiC襯底1n上形成有p型SiC膜2，在其上形成有溝道區11的部分減厚的n型SiC膜3。此外，夾著溝道區11在n型SiC膜上形成有作為源區22及漏區23的n+型雜質層。此外，源極12與源區22相接而形成歐姆接觸，并且漏極13與漏區23相接而形成歐姆接觸。在本實施形態中，從平面上來看，柵極14是夾著源區、漏區22、23而形成的。上述結構的特征在于下述疊層構造n型SiC襯底/(L)疊層結部/p型SiC膜/(G)柵極結部/具有溝道區的SiC膜。
(A)常開的JFET通過采用上述構造，成品率高，能夠進行大功率高速開關。另一方面，(B)常關的JFET通過上述pn結部的擴散電位使耗盡層擴展到n型SiC膜一側，從而耗盡層超越溝道厚度a。為此，例如使包含溝道區的n型SiC膜3的n型雜質濃度為1×1016cm-3，使溝道區的厚度a為500nm以下，則該常關的JFET的工作如下進行。
(B-1)在截止的情況下，即，在柵極的電位為零的情況下，在柵極結部中施加擴散電壓，產生耗盡層。在該結部中，p型SiC膜的雜質濃度由于向(L)疊層結部施加反向偏壓時的耗盡層抑制而升高。因此，當然比溝道區中的n型雜質濃度高，所以耗盡層寬幅地延伸到溝道區一側，延伸到p型SiC膜一側的幅度小。因此，通過調整雜質濃度，能夠通過耗盡層只截斷溝道區。其結果是，實現了截止狀態。
(B-2)在導通的情況下，即，在柵極電壓為正的情況下，在(G)柵極結部施加有正向偏壓，不產生耗盡層，實現了導通狀態。在柵極的電位為正的情況下，在上述(L)疊層結部上施加有反向偏壓。然而，通過同時提高p型SiC膜的p型雜質濃度及n型SiC襯底的n型雜質濃度，使耗盡層的寬度小，通過隧道效應而流過電流。作為上述高濃度的雜質濃度，例如使n型SiC襯底1n的n型雜質濃度為1×1019cm-3左右，并且使p型SiC膜的p型雜質濃度為1×1019cm-3左右。此外，由于如上所述提高了雜質濃度，所以也會有下述情況結部的耐壓降低，耐壓性消失，流過電流。因此，上述結部中的耗盡層幾乎不影響JFET的導通、截止工作。
根據上述實施形態1的橫向JFET的結構，將遷移率高的電子用作溝道區的載流子，而且使用缺陷密度低的n型SiC襯底，能夠以高的成品率來制作大功率、高開關速度的JFET。試制階段中上述本實施形態的JFET的成品率如下所述。為了比較，也一并示出現有的JFET的成品率。
本發明例制作在n型SiC襯底上(實施形態1)成品率90％現有例制作在p型SiC襯底上成品率10％從上述結果可知，與現有例相比，本實施形態的JFET的成品率飛躍性地提高。
(實施形態2)圖2是本發明實施形態2的橫向JFET的剖面圖。在本實施形態中，與實施形態1的JFET差別很大的是將柵極14配置在n型SiC襯底1n的背面一側。其他各部分涉及的工作或功能與實施形態1所示的工作或功能相同。在本實施形態中，由于將柵極14配置在n型SiC襯底的背面，所以能夠從正面沿直線、而且寬范圍地看到柵極14至溝道區11。因此，向柵極施加的信號沿直線、而且寬范圍地被傳遞到溝道區，所以能夠高速地進行導通、截止工作。即，能夠實現高速開關元件。此外，與實施形態1的柵極的配置相比，實施形態2的JFET的平面尺寸小，為立體配置。因此，能夠提高JFET的集成度。
(實施形態3)圖3是本發明實施形態3的橫向JFET的剖面圖。而圖4是用于與其進行比較的JFET的剖面圖。在本實施形態中，p型SiC膜2的端面31、和其上層的n型SiC膜3的端面32錯開，從平面上來看，前者位于后者的內部。與此不同，在圖4中，兩者的端面被做成對齊的端面30。在端面30的情況下，在通過RIE來進行蝕刻時，端面30在RIE期間中暴露在離子中，有時晶體被損傷。與此不同，在圖3所示的端面構造的情況下，n型SiC膜的端面通過第一次蝕刻A來蝕刻，而通過第二次蝕刻B，內側的部分被蝕刻、暴露，所以該部分只在短的期間內暴露在離子氣氛中。因此，端面32附近的晶體受離子損傷的可能性非常低。因此，能夠通過簡便的方法來確保高的成品率，而且得到具有優良的晶體管特性的JFET。
圖3所示的JFET具有背面柵極構造，但是如圖5所示將柵極14配置在溝道旁邊的構造的JFET也是本實施形態的有效的構造。即，通過采用圖5所示的構造，不會損傷端部的表面晶體，能夠得到高成品率的JFET。
(實施形態4)圖6是本發明實施形態4的橫向JFET的剖面圖。在圖6中，在SiC襯底1上形成有p+型SiC膜2。這些SiC襯底1及p+型SiC膜2可以是6H，也可以是4H。在上述p+型SiC膜2上，形成有具有溝道區的n型SiC膜3。溝道區11是使n型SiC膜3的厚度變薄而形成在其中央部的。從溝道區來看，源極12及漏極13分別被形成在位于溝道兩側上方的n+SiC膜4即源區及漏區上。此外，p+型SiC膜2的端部未由上層的n型SiC膜3覆蓋，在其未被覆蓋的比較寬闊的一個平面上，夾著在中央上方形成的源極12和漏極13，形成有2個柵極14。即，源區、漏區和柵極之間的導電路徑沒有在途中被槽等擠窄的部分，而始終為寬闊的斷面。使源區及漏區的n型雜質濃度為高濃度，以便與Ni等構成歐姆接觸。各區域的雜質濃度例如最好如下所述。
溝道區11及n型SiC膜3n型雜質2×1017cm-3源區、漏區(n+型SiC膜)4n型雜質＞1×1019cm-3p+型SiC膜2p型雜質＞1×1019cm-3此外，溝道區的厚度a、長度L、與紙面垂直的方向的寬度w可以按照元件的大小來決定。源極12和源區22、漏極13和漏區23、及柵極14和柵區即p+型SiC膜2都是雜質濃度超過1×1019cm-3的高濃度的區域和金屬膜之間的連接，所以通過例如將Ni用作金屬膜的原料，能夠形成歐姆接觸。
在使其為截止狀態時，向柵極14施加反向偏壓而使耗盡層從溝道區11下方的pn結部突出到溝道區11，成為阻塞溝道區斷面的狀態。大略說來，可認為從柵極到耗盡層中央下端為柵極電阻Rg，耗盡層的電容為柵極電容Cg。為了變為導通狀態，可撤除反向偏置，除去耗盡層。在導通狀態下，載流子從柵極經溝道區11流向漏極。在重復導通、截止時，可以認為上述柵極電阻Rg和柵極電容Cg串聯連接，上升(下降)時間與該電路的過度現象中的時間常數即RgCg成正比。因此，通過減少柵極電阻Rg，能夠縮短開關的上升(下降)時間。
通過使用圖6的橫向JFET的結構，不提高導通電阻就能夠提高耐壓，縮短開關響應時間，提供性能穩定的JFET。該JFET的制造工序簡單、容易，很少發生成品率降低等故障，所以最終能夠廉價地制造。
(與實施形態4對應的實施例)用圖6所示的構造制造了橫向JFET。在溝道區11中，溝道長度L為10μm，溝道厚度a為300nm(0.3μm)，與紙面垂直的溝道寬度w為700μm。圖35～圖38說明了現有的橫向JFET的制造方法，與圖35～圖38對應的本發明的工序的說明圖示于圖7～圖9。
首先，在p型SiC襯底上形成1μm厚度的p+型SiC膜，接著形成n型SiC膜。進而，在其上形成n+型SiC膜后，通過RIE來進行蝕刻，形成包含源區、漏區的區域的圖形(圖7)。接著，在包含源區、漏區的部分的中央部通過RIE來進行蝕刻以設置槽，成為源區22和漏區23被隔開的構造(圖8)。再接著，在p+SiC膜2上設置柵極，并且在n+雜質區即源區22及漏區23上分別設置源極12及漏極13(圖9)。然后，不設在p+SiC膜2上設置槽的蝕刻工序。在比較例的橫向JFET中，如圖34所示，源區及漏區都不怎么提高雜質濃度，仍舊使n型SiC膜3的濃度為2×1017cm-3。此外，作為比較例，還試制了圖34的p型SiC膜中的槽的深度為0.7μm、底部殘存的p型SiC的厚度為0.3μm的橫向JFET。
對兩個橫向JFET，測定了開關的上升(下降)時間。將比較例的上升時間基準化為1的測定結果示于表1。
表1

如表1所示，通過使p型SiC膜2為沒有槽的平滑的平面并在其上形成柵極14，能夠將開關上升(下降)時間縮短到3分之1。其結果是，能夠得到高耐壓、低導通電阻、而且能夠高速開關的橫向JFET。
(實施形態5)圖10是本發明實施形態5的橫向JFET的平面圖。在圖10中，在SiC襯底上形成有p+型SiC膜2。在上述p+型SiC膜2上，將包含濃度比溝道區低的n型雜質的低濃度層7夾在n型SiC膜3和p+型SiC膜2中間，使得兩者沒有相接的部位。溝道區11被形成在中央部的上述低濃度層7上。從溝道區來看，源極12及漏極13分別被形成在位于溝道兩側上方的n+SiC膜4即源區及漏區上。此外，p+型SiC膜2的端部未由上層的n型SiC膜3覆蓋，在其未被覆蓋的比較寬闊的一個平面上，夾著在中央上方形成的源極12和漏極13，形成有2個柵極14。即，源區、漏區和柵極之間的導電路徑沒有在途中被槽等擠窄的部分，而始終為寬闊的斷面。各區域的雜質濃度例如最好如下所述。
溝道區11n型雜質2×1017cm-3源區、漏區(n+型SiC膜)4n型雜質＞1×1019cm-3低濃度層7n型雜質＜2×1017cm-3p+型SiC膜2p型雜質＞1×1019cm-3此外，溝道區的厚度a、長度L、與紙面垂直的方向的寬度w可以按照元件的大小來決定。此外，除了電極12、13、14的部分之外，表面由SiO2構成的保護膜5覆蓋。源極12和源區22、漏極13和漏區23、及柵極14和柵區即p+型SiC膜2都是雜質濃度超過1×1019cm-3的高濃度的區域和金屬膜之間的連接，所以通過例如將Ni用作金屬膜的原料，實施熱處理，能夠形成歐姆接觸。
在圖10中，在導通狀態下，柵極上施加有正向偏壓，在溝道區11中未形成耗盡層。因此，載流子流過經源區、溝道區到達漏區的路徑。在該路徑上，沒有什么提高導通阻抗的部分，不會產生功耗。如果向柵極14施加反向偏壓，則耗盡層從溝道區下方的pn結延伸到溝道區，最后完全阻塞溝道部，則實現截止狀態。在本發明這樣在p型SiC膜2上不設置槽的情況下，柵極電阻小，所以在重復該導通、截止時，上升(下降)時間縮短。
通過使用圖10的橫向JFET的結構，不提高導通電阻就能夠提高耐壓，縮短開關響應時間，提供性能穩定的JFET。該JFET的制造工序簡單、容易，很少發生成品率降低等故障，所以最終能夠廉價地制造。
(與實施形態5對應的實施例1)用圖10所示的構造制造了橫向JFET。除溝道區11及低濃度層7之外的部分的各區域的結構如上所述。在溝道區11中，溝道長度L為10μm，溝道厚度a為300nm(0.3μm)，與紙面垂直的溝道寬度w為700μm。低濃度層(n-雜質層)的雜質濃度為1×1015cm-3，膜厚為0.1μm。
圖35～圖38說明了現有的橫向JFET的制造方法，與圖35～圖38對應的本發明的橫向JFET的制造方法示于圖11～圖13。首先，在p型SiC襯底1上形成p+型SiC膜2，接著形成低濃度的n型SiC膜7，在其上形成n型SiC膜3。進而，在其上形成n+型SiC膜4后，通過RIE來進行蝕刻，形成包含源區、漏區的區域的圖形(圖11)。接著，在包含源區、漏區的部分的中央部通過RIE來進行蝕刻以設置槽，成為源區22和漏區23被隔開的構造(圖12)。再接著，在p+SiC膜2上設置柵極，并且在n+雜質區即源區22及漏區23上分別設置源極12及漏極13(圖13)。然后，不設在p+SiC膜2上設置槽的蝕刻工序。此外，為了比較，還制作了圖34所示的構造的橫向JFET。在比較例的橫向JFET中，源區及漏區都不怎么提高雜質濃度，仍舊使n型SiC膜3的濃度為2×1017cm-3。對這2個橫向JFET測定耐壓和導通電阻的結果示于表2。
表2

如圖2所示，能夠在耐壓仍舊高達250V的狀態下，使導通電阻從10mΩ·cm2降低到8.7mΩ·cm2。
(與實施形態5對應的實施例2)使用上述實施形態5的橫向JFET的結構，只改變p型SiC膜的p型雜質濃度，作為開關元件的響應速度的指標，測定了施加電壓時的上升(下降)時間。電極使用Ni膜，在p型雜質區和歐姆接觸之間，形成有歐姆接觸。測定結果示于表3。
表3

如表3所示，p型雜質濃度和上述上升時間處于反比的關系，隨著p型雜質濃度上升，上升(下降)時間傾向于縮短。
(實施形態6)圖14是本發明實施形態6的橫向JFET的剖面圖。在圖14中，有下述特色將柵極形成在p型SiC襯底的整個背表面上。根據圖14的結構，能夠降低柵極電阻Rg，其結果是，能夠縮短開關的上升(降低)時間。此外，制造方法也簡單容易，提高了成品率。
(實施形態7)圖15是本發明實施形態7的橫向JFET的剖面圖。在圖15中，在6H-SiC襯底1上形成有6H-p+型SiC膜2。當然也可以在6H類型的襯底以外使用4H類型的襯底。以下，省略“6H-”或“4H-”。在圖15中，溝道區11包含濃度比其兩側的n型SiC膜3的部分的雜質濃度高的n型雜質。從溝道區11來看，源極12及漏極13分別被形成在位于溝道兩側上方的n+SiC膜4即源區及漏區上。此外，p+型SiC膜2的端部未由上層的n型SiC膜3覆蓋，在其未被覆蓋的比較寬闊的一個平面上，夾著在中央上方形成的源極12和漏極13，形成有2個柵極14。即，源區、漏區和柵極之間的導電路徑沒有在途中被槽等擠窄的部分，而始終為寬闊的斷面。各區域的雜質濃度例如如下所述。
溝道區11n型雜質＞1×1018cm-3溝道區兩側的n型SiC膜3n型雜質2×1017cm-3源區、漏區(n+型SiC膜)4n型雜質＞1×1019cm-3p+型SiC膜2p型雜質＞1×1019cm-3此外，溝道區的厚度a、長度L、與紙面垂直的方向的寬度w可以按照元件的大小來決定。源極12和源區22、漏極13和漏區23都是雜質濃度超過1×1019cm-3的高濃度的區域和金屬膜之間的連接，所以通過例如將Ni用作金屬膜的原料，能夠形成歐姆接觸。此外柵極14和柵區即p型SiC膜2之間的連接也是雜質濃度超過1×1019cm-3的高濃度的區域和金屬膜之間的連接，所以通過例如將Ni用作金屬膜的原料，實施熱處理，能夠形成歐姆接觸。
在該橫向JFET的導通狀態下，載流子流過從源極12經源區22、溝道區11到達漏區23的路徑。在該路徑上，溝道區即使截面積小，雜質濃度也高，所以能夠降低電阻，降低導通電阻，能夠降低功耗。因此，即使流過大電流，功耗也小，發熱也被抑制得很低。另一方面，為了變為截止狀態，在柵極14上施加反向偏壓而在pn結的n型SiC膜一側形成耗盡層。該耗盡層在溝道區11的兩側很發達，隨著提高反向偏壓，向溝道中生長，以阻塞溝道區的路徑斷面。在溝道區的路徑斷面被耗盡層阻塞時成為截止狀態。
通過使用該橫向JFET的結構，不提高導通電阻就能夠提高耐壓，縮短開關響應時間，提供性能穩定的JFET。因此，能夠用作低損耗、大功率的高速開關元件。該JFET的制造工序簡單、容易，很少發生成品率降低等故障，所以最終能夠廉價地制造。
(與實施形態7對應的實施例)用圖15所示的構造制造了橫向JFET。圖35～圖38說明了現有的橫向JFET的制造方法，與圖35～圖38對應的工序的說明圖示于下面的圖16～圖18。首先，在p型SiC襯底3上形成p+型SiC膜，接著形成n型SiC膜。該n型SiC膜3的雜質濃度為1.66×1017cm-3。進而，在其上形成n+型SiC膜后，通過RIE來進行蝕刻，形成包含源區、漏區的區域的圖形(圖16)。接著，在包含源區、漏區的部分的中央部通過RIE來進行蝕刻以設置槽，成為源區22和漏區23被隔開的構造。向該槽的底部下方形成的溝道區11通過離子注入來摻雜n型雜質(圖17)。溝道區11的n型雜質濃度為1.36×1018cm-3。溝道長度L為8μm，溝道厚度a為214nm(0.214μm)，與紙面垂直的方向的寬度w為0.72mm。再接著，在p+SiC膜2上設置柵極，并且在n+雜質區即源區22及漏區23上分別設置源極12及漏極13(圖18)。然后，不設在p+SiC膜2上設置槽的蝕刻工序。在比較例的橫向JFET中，如圖34所示，源區及漏區都不怎么提高雜質濃度，仍舊使n型SiC膜3的濃度為1.66×1017cm-3。溝道的形狀與上述本發明例的橫向JFET相同。對兩個橫向JFET，測定了耐壓和導通電阻。兩者的測定結果示于表4。
表4

如圖4所示，能夠在耐壓仍舊高達155V的狀態下，使導通電阻從2.20mΩ·cm2降低到0.93mΩ·cm2。
(實施形態8)圖19是本發明實施形態8的橫向JFET的剖面圖。柵極以外的部分的雜質濃度與圖15的橫向JFET相同。在圖19中，有下述特色將柵極14形成在p型SiC襯底1的整個背表面上。根據圖19的結構，能夠通過與圖15相同的柵極電壓施加方法來實現導通、截止狀態。此外，能夠使柵極電阻Rg更低，其結果是，能夠縮短開關的上升(下降)時間。此外，制造方法也簡明，能夠提高成品率。
(實施形態9)圖20是本發明實施形態9的橫向JFET的剖面圖。在圖20中，溝道區21的厚度a比通過pn-結部的擴散電位(2V～3V左右)在n-層一側產生的耗盡層寬度小。在結部為“寬度”，而在圖20中，該“寬度”是厚度。具體地說，在使n-層的雜質濃度為1×1016cm-3時，溝道區的厚度a為500nm以下。溝道區的雜質濃度n最好比n-層的濃度n-濃。為了在圖20的橫向JFET中實現導通狀態，向柵極施加比源極電位高的正電位。如果將柵極電位增大到擴散電位以上，則pn-結成為導通狀態，所以將柵極電位增大到超過擴散電位沒有意義。即，在截止狀態下使柵極電位為零電位，而在導通狀態下使柵極電位為3V左右的正電位即可。
接著，說明圖20所示的橫向JFET的耐壓設計。假設進行200V的耐壓設計，使圖20中的n型SiC膜3的厚度H為900nm。此時，根據圖21所示的H和耐壓之間的關系，耐壓為210～220V，確實超過200V。在H為900nm時，可以使溝道區的厚度a為500nm，提供比該厚度a大的擴散電位產生的耗盡層的厚度的n-層的雜質濃度如上所述為1×1016cm-3左右以下。此外，可以使溝道區11的雜質濃度n為比n-層高的雜質濃度即3.8×1017cm-3。這樣，能夠確保耐壓性，并且得到常關的橫向JFET。因此，能夠實現常關狀態，能夠降低功耗，而且不用對旋轉機等采取柵極電路的故障對策等就能夠用該橫向JFET來進行控制。
(實施形態10)圖22是本發明實施形態10的橫向JFET的剖面圖。在圖22中，n型SiC膜在溝道區21的兩側被做成下層的n-層3a和其上層的n1層3b雙層。為了耐壓性、高速開關工作等，及為了實現常關狀態，上層的濃度n1和溝道區11的濃度n2最好是比n-高的濃度。此外，n2最好是比n1高的濃度。根據該結構，也能夠確保高速開關工作和耐壓性處于高的水平，與實施形態9同樣得到常關的橫向JFET。
為了得到200V的耐壓，使上述雙層(n-層/n1層)的厚度H為1200nm，使雜質濃度分別如下所述。通過使上層的n層的濃度n1＝1×1017cm-3，下層的n層的濃度n-＝1×1016cm-3，溝道區的濃度n2＝3.8×1017cm-3，溝道區厚度a＝500nm，能夠確保200V的耐壓，得到高速開關工作的常關的橫向JFET。
(實施形態11)圖23是本發明實施形態11的橫向JFET的剖面圖。在該圖中，在SiC襯底1上形成有p型SiC膜2，在其上形成有具有減厚的溝道區11部分的n型SiC膜3。在溝道區11兩側的該n型SiC膜3上，形成有作為源區、漏區的n+型SiC膜22、23，進而在各個區域上分別形成源極、漏極12、13。此外，在p型SiC膜上，從平面上來看，夾著源區、漏區形成有2個柵極14。本實施形態的最大特征在于在溝道區上形成有鋁膜17。該鋁膜的截面長度比溝道長度L小，從平面上來看，鋁膜被包含在溝道區中。即，鋁膜17與溝道區11的兩側的壁不相接。
接著，說明該JFET的工作。首先，在導通狀態下，載流子沿襯底面流過溝道區11。此時，如果鋁層17被配置在溝道區上，則電流流過溝道區11和鋁層17構成的并聯電路。在鋁膜的電阻與溝道區的電阻相比例如低1個量級的情況下，流過鋁膜17的電流比流過溝道區的電流也大致高1個量級。其結果是，流過半導體中的電流幾乎也可以忽略，晶體管特性幾乎不依賴于溝道區的雜質濃度或溝道區的厚度a。其結果是，為了降低溝道區的電阻，無需摻雜高濃度的雜質，能夠在保持高的耐壓性能的狀態下，確保沒有個體差異的其他晶體管特性。
另一方面，在截止狀態下，向圖24所示的柵極14施加負電位。因此，在p型SiC膜2和n型SiC膜3之間的結部上形成耗盡層，負電位的絕對值越大，則在雜質濃度低的一側，與雜質濃度大致成反比，耗盡層寬度越擴展。如果耗盡層寬度的前端部超過溝道區11的厚度a，則溝道區被耗盡層截斷，妨礙載流子通過。如上所述，鋁膜17與溝道區11兩側的壁未相接，所以在上述耗盡層寬度的前端部超過溝道區厚度a的時刻實現截止狀態。
(與實施形態11對應的實施例)試制了圖23的實施形態11中所示的JFET，測定了施加1V時的溝道電阻。本JFET為100V耐壓元件。包含溝道區的n型SiC膜3、4的雜質濃度為4.0×1017cm-3，溝道長度L設定為10000nm(10μm)，溝道區寬度a設定為230nm。
表5


根據圖5所示的結果，現有例的在溝道區中沒有金屬膜的JFET(從圖23的JFET中除去鋁膜的JFET)的溝道電阻為7.8mΩcm2。與此不同，具有鋁膜的實施形態11的JFET(本發明例)的溝道電阻為1.6mΩcm2，電阻值大幅度降低。因此可知，根據本發明例，溝道電阻大大降低。因此，能夠得到不受溝道區的雜質濃度或溝道區的厚度的變動影響、元件間的個體差異小的JFET。
(實施形態12)圖23及圖24所示的上述實施形態11的橫向JFET在柵極電壓為零的狀態下，實現了電流流過溝道區4的常開狀態。常開的JFET在被用來控制旋轉機器等的情況下，如果柵極電路發生故障，則有可能不能制止旋轉，所以需要對付柵極電路故障的機構。設置這種機構很麻煩，所以最好是常關的JFET。在實施形態2中，說明該常關的JFET。如圖25所示，本實施形態的最大特征如下所述。使pn2結部的擴散電位產生的耗盡層、即柵極電位為零的狀態下產生的耗盡層的寬度比溝道區的厚度a大。例如，通過(a)使濃度n2為1×1016cm-3，(b)使溝道區的厚度a為500nm以下，能夠使擴散電位產生的耗盡層寬度超過溝道區的厚度a，成為常關。
通過采用上述構造，不降低耐壓性能，就能夠實現不使特性隨溝道濃度等的變動而發生個體差異、而且常關的JFET。其結果是，在大型旋轉機器等的控制裝置中不設置應付柵極電路故障的機構就能夠使用。
(實施形態13)圖26是本發明實施形態13的橫向JFET的剖面圖。在p+型SiC襯底上，形成有通過區域來進行濃度調整的p型外延SiC膜2a、2b、2c。在溝道區11下的高濃度雜質區中形成p+SiC層2a，在其兩側配置高電阻層即p-SiC層2b、2c。在其上形成n型外延SiC膜，由溝19形成有溝道區11、和源區·漏區22、23相連部分。在這些部分上，分別形成高濃度的n+的源區·漏區22、23，以便實現歐姆接觸，在其上設有源極·漏極12、13。此外，在高濃度的p+型SiC襯底的背側表面上設有柵極14，形成背面柵極構造。在高濃度地包含雜質的SiC襯底上設置柵極是為了能夠得到歐姆接觸。但是，未必需要是背面柵極，只要是在高濃度地包含雜質的SiC襯底上，也可以在高電阻區的p-SiC層2b、2c旁邊的SiC襯底1上設置柵極。在做成背面柵極的情況下，能夠形成集成度提高了的功率器件。另一方面，在高電阻區p-SiC層2b、2c旁邊的SiC襯底1上設置柵極的情況下，具有下述優點在LSI芯片等半導體裝置的制造流程中，能夠在一個面上形成各部分來完成。
在圖26中，具有使p+SiC層2a的長度比溝道區短的特征，雖然雜質濃度高，但是通過減小厚度方向的截面積，能夠增大該高濃度雜質區的電阻。這里，在圖26中，設與紙面垂直的方向為橫向JFET的寬度方向，設溝道長度方向為長度方向，設與疊層面正交的方向為厚度方向。
上述高濃度雜質區p+SiC層2a無需設置在溝道區5下，也可以位于靠近源區22的部分。在其兩側的高電阻區p-SiC層2b、2c中，雜質濃度低，電阻大，所以從源區、溝道區泄漏而侵入p-SiC層2b、2c的電流少。
在通過離子注入法來形成p+SiC層2a的情況下，可以使最小寬度為1μm左右。因此，該p+SiC層2a的電阻也為大值。
如上所述，通過將p+SiC層2a設置得很小，降低其兩側的濃度，能夠比以往抑制正向偏置時的溝道泄漏電流。其結果是，能夠防止導通狀態下放大倍數降低。
(實施形態14)圖27是本發明實施形態14的橫向JFET的剖面圖。與圖26所示的橫向JFET不同的構造只有源區、溝道、漏區下的高電阻區。該高電阻區被設置在p+SiC層2a兩側，作為n-SiC層2b、2c。當然，使該兩側的層2b、2c的n型雜質濃度很低。
在上述構造的情況下，在導通狀態時，p+SiC層2a兩側的高電阻區n-SiC層2b、2c的電阻與實施形態13同樣很大。因此，與實施形態13同樣，能夠抑制從源區、溝道區一側泄漏到第一SiC膜的電流，從而防止放大倍數降低。
(實施形態15)圖28是本發明實施形態15的橫向JFET的剖面圖。與圖26所示的橫向JFET不同的構造只有源區、溝道、漏區下的高電阻區。該高電阻區被設置在p+SiC層2a兩側，作為2級層p-SiC層21b、21c/n-SiC層20b、20c。向該兩側的高電阻區的p-n-結面在導通狀態下施加反向偏壓。因此，在圖28中箭頭所示的p-n-結面上形成耗盡層。因此，對從源區、溝道區泄漏的電流的電阻非常大，上述泄漏電流被大幅度抑制。像本實施形態15這樣，在導通狀態下，在第一SiC膜的高濃度雜質區以外的周圍區域中形成耗盡層，高電阻區的電阻非常高，這種情況是最好的。
(實施形態16)圖29是本發明實施形態16的橫向JFET的剖面圖。圖29所示的橫向JFET的構造與圖26所示的實施形態13的橫向JFET的不同點只是襯底使用了n+SiC襯底1。即，與實施形態13同樣，用盡量短的長度來設置高濃度雜質區p+SiC層2a。
由于襯底使用n+SiC襯底1，所以在導通狀態下，向襯底1和p-SiC層2b、2c之間的結面施加反向偏壓，因此耗盡層在p-SiC層2b、2c中生長。因此，在本實施形態中，通過形成高濃度雜質區p+SiC層2a兩側的耗盡層，電阻大大增大，能夠大幅度抑制從源區、溝道區側泄漏到第一SiC膜的電流。在本實施形態16中，在導通狀態下在高電阻層中形成耗盡層的情況也是最好的。
(實施形態17)圖30是本發明實施形態17的橫向JFET的剖面圖。圖30所示的橫向JFET的構造與圖27所示的實施形態14的橫向JFET的不同點只是襯底使用了n+SiC襯底1。即，與實施形態14同樣，用盡量短的長度來設置高濃度雜質區p+SiC層2a。此外，抑制泄漏到第一SiC膜的電流的原理也與圖27的橫向JFET相同，所以省略其說明。
(實施形態18)圖31是本發明實施形態18的橫向JFET的剖面圖。圖31所示的橫向JFET的構造與圖28所示的實施形態15的橫向JFET的不同點只是襯底使用了n+SiC襯底1。即，與實施形態15同樣，用盡量短的長度來設置高濃度雜質區p+SiC層2a。此外，抑制從源區、溝道區泄漏到第一SiC膜的電流的原理、形成耗盡層的原理等也與圖28的橫向JFET相同，所以省略其說明。
(實施形態19)圖32是本發明實施形態19的橫向JFET的剖面圖。上述實施形態13～19都假定進行常開工作。即，假定使柵極電壓相對于源極電位(通常為接地電位)為零或略微為正電位而成為導通狀態。因此，為了變為截止狀態，需要向柵極施加規定的負電壓。然而，對常開的JFET，作為事故時的對策，需要設置多余的控制電路，最好是進行常關工作的橫向JFET。即，最好在柵極電壓為零時，耗盡層從p+SiC層2a生長到溝道區而截斷溝道區，在使柵極電壓為規定的正電壓時實現導通狀態。
在圖32中，通過提高高濃度雜質區p+SiC層2的濃度，降低溝道區11的n型雜質濃度，用零柵極電壓、即擴散電位使耗盡層18截斷溝道區11。因此，用零柵極電壓成為截止狀態，無需設置應付柵極電路故障的控制電路。圖32的橫向JFET的構造除上述以外的部分與圖26的橫向JFET的構造相同，所以抑制從源區、溝道區一側泄漏到第一SiC膜的電流的機構與實施形態13中的說明相同。
以上說明了本發明的實施形態及實施例，但是上述公開的本發明實施形態及實施例充其量是例示，本發明的范圍不限于這些發明實施形態及實施例。本發明的范圍由權利要求書的記載示出，并且包含與權利要求書的記載等價的意義及范圍內的所有變更。
根據本發明，能夠得到SiC制的JFET，它具有溝道區，使用成品率高的n型SiC襯底，使用遷移率高的電子。此外，能夠提供均一質量的橫向JFET，它功耗少，高耐壓性及高速性優良，適合大功率半導體開關元件。此外，能夠得到一種橫向JFET，它能夠抑制從源區、溝道區側泄漏到第一SiC膜的電流，防止放大倍數減少。
權利要求
1.一種橫向結型場效應晶體管，包括SiC襯底；p導電型SiC膜，被形成在上述SiC襯底的正面上；n導電型SiC膜，被形成在上述p導電型SiC膜上；溝道區，被形成在上述n導電型SiC膜上，源區、漏區，其具有由n導電型SiC膜構成的膜，該n導電型SiC膜被分開為隔著上述溝道區，分別形成在上述n導電型SiC膜上，上述SiC襯底是n+導電型，柵極的配置是下面(a1)(a2)(a3)中的任何一種(a1)柵極被配置在上述SiC襯底的里面；(a2)柵極是位于具有越過該電極并向側方延伸的平面區域的襯底正面的平面區域之上，被其正面的平面區域包圍；(a3)柵極是位于具有越過上述柵極并向側方延伸的平面區域的第2導電型SiC膜的平面區域之上，被其正面的平面區域包圍。
2.如權利要求1所述的橫向結型場效應晶體管，其中，從上平面的來看，在上述p型SiC膜(2)的區域中包含上述n型SiC膜(3)的區域。
3.如權利要求1所述的橫向結型場效應晶體管，其中，上述柵極(14)被配置在上述n型SiC襯底(1n)的正面上的、上述p型SiC膜(2)的端部附近。
4.如權利要求1所述的橫向結型場效應晶體管，其中，上述柵極(14)被形成在上述n型SiC襯底(1n)的背面上，成為背面柵極構造的配置。
5.如權利要求1所述的橫向結型場效應晶體管，其中，上述溝道區(11)的厚度(a)小于上述p型SiC膜(2)、和該p型SiC膜上形成的上述n型SiC膜(3)之間的結部中由擴散電位在該n型SiC膜內產生的耗盡層寬度。
6.如權利要求1所述的橫向結型場效應晶體管，還包括低濃度n型SiC膜(7)，該低濃度n型SiC膜(7)被夾接在上述p型SiC膜(2)和n型SiC膜(3)之間，包含濃度比上述溝道區(11)的n型雜質濃度低的n型雜質。
7.如權利要求1所述的橫向結型場效應晶體管，其中，上述溝道區(11)包含濃度比其兩側的n型SiC膜的部分的雜質濃度高的n型雜質。
8.如權利要求1所述的橫向結型場效應晶體管，具有與上述溝道區(11)的表面相接而配置的導電膜(17)。
9.如權利要求8所述的橫向結型場效應晶體管，其中，上述導電膜(17)沿溝道長度方向的長度比溝道長度(L)短。
10.如權利要求8所述的橫向結型場效應晶體管，其中，上述溝道區(11)的厚度(a)小于上述p型SiC膜(2)、和該p型SiC膜上形成的上述n型SiC膜(3)之間的結部中由擴散電位在該n型SiC膜內產生的耗盡層寬度。
11.如權利要求8所述的橫向結型場效應晶體管，其中，上述導電膜(17)是金屬膜或包含高濃度雜質的半導體膜中的某一個。
12.如權利要求1所述的橫向結型場效應晶體管，其中，上述SiC襯底(1)是6H-SiC襯底，上述p型SiC膜(2)及上述n型SiC膜(3)都是6H-SiC。
13.如權利要求1所述的橫向結型場效應晶體管，其中，上述p型SiC膜(2)及上述n型SiC膜(3)都是4H-SiC，由4H-SiC構成的上述p型SiC膜(2)經4H-SiC緩沖層被形成在6H-SiC襯底上。
14.如權利要求1所述的橫向結型場效應晶體管，其中，上述SiC襯底(1)是4H-SiC襯底，上述p型SiC膜(2)及上述n型SiC膜(3)都是4H-SiC。
15.如權利要求1所述的橫向結型場效應晶體管，其中，上述p型SiC膜(2)及上述n型SiC膜(3)都是6H-SiC，由6H-SiC構成的上述p型SiC膜經6H-SiC緩沖層被形成在4H-SiC襯底上。
16.如權利要求1所述的橫向結型場效應晶體管，其中，包括n+導電型SiC襯底；p導電型SiC膜，被形成在上述SiC襯底上；n導電型SiC膜，被形成在上述第二導電型SiC膜上；溝道區，在上述第一導電型SiC膜上使其膜厚變薄而形成；源區及漏區，是由上述第一導電型SiC膜上形成的第一導電型SiC構成的膜，被分別形成在溝道區的兩側；以及(a3)柵極是位于具有越過上述柵極并向側方延伸的平面區域的第2導電型SiC膜的平面區域之上，被其正面的平面區域包圍。
17.如權利要求16所述的橫向結型場效應晶體管，其中，上述第二導電型SiC膜(2)具有無槽的表面，上述柵極(14)由上述第二導電型SiC膜的平坦區域即上述第二導電型SiC膜(2)的平坦表面上形成的2個柵極構成。
18.如權利要求16所述的橫向結型場效應晶體管，還包括低濃度第一導電型SiC膜(7)，該低濃度第一導電型SiC膜(7)被夾接在上述第二導電型SiC膜(2)和第一導電型SiC膜(3)之間，包含濃度比上述溝道區(11)的第一導電型雜質濃度低的第一導電型雜質。
19.如權利要求16所述的橫向結型場效應晶體管，其中，上述溝道區(11)包含濃度比其兩側的第一導電型SiC膜的部分的雜質濃度高的第一導電型雜質。
20.如權利要求18所述的橫向結型場效應晶體管，其中，上述溝道區(11)包含濃度比其兩側的第一導電型SiC膜的部分的雜質濃度高的第一導電型雜質。
21.如權利要求16所述的橫向結型場效應晶體管，其中，上述溝道區(11)的厚度(a)小于上述第二導電型SiC膜(2)、和該第二導電型SiC膜上形成的上述第一導電型SiC膜(3)之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
22.如權利要求19所述的橫向結型場效應晶體管，其中，上述溝道區(11)的厚度(a)小于上述第二導電型SiC膜(2)、和該第二導電型SiC膜上形成的上述第一導電型SiC膜(3)之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
23.如權利要求16所述的橫向結型場效應晶體管，具有與上述溝道區(11)的表面相接而配置的導電膜(17)。
24.如權利要求23所述的橫向結型場效應晶體管，其中，上述導電膜(17)沿溝道長度方向的長度比溝道長度(L)短。
25.如權利要求23所述的橫向結型場效應晶體管，其中，上述溝道區(11)的厚度(a)小于上述第二導電型SiC膜(2)、和該第二導電型SiC膜上形成的上述第一導電型SiC膜(3)之間的結部中由擴散電位在該第一導電型SiC膜內產生的耗盡層寬度。
26.如權利要求23所述的橫向結型場效應晶體管，其中，上述導電膜(17)是金屬膜或包含高濃度雜質的半導體膜中的某一個。
27.如權利要求16所述的橫向結型場效應晶體管，其中，上述源區及漏區(22，23)包含濃度比上述溝道區(11)兩側的第一導電型SiC膜(3)的部分的雜質濃度高的第一導電型雜質。
28.如權利要求16所述的橫向結型場效應晶體管，其中，上述第二導電型SiC膜(2)的雜質濃度超過1019cm-3。
29.如權利要求16所述的橫向結型場效應晶體管，其中，上述源區(22)上形成的源極(12)、上述漏區(23)上形成的漏極(13)及上述第二導電型SiC膜(2)或上述SiC襯底(1)上形成的柵極(14)由與各個電極接觸的包含雜質的SiC為歐姆接觸的金屬構成。
30.如權利要求16所述的橫向結型場效應晶體管，其中，除上述源極(12)、漏極(13)及柵極(14)之外的表面由絕緣膜(5)覆蓋。
31.如權利要求16所述的橫向結型場效應晶體管，其中，上述SiC襯底(1)是6H-SiC襯底，上述第二導電型SiC膜(2)及上述第一導電型SiC膜(3)都是6H-SiC。
32.如權利要求16所述的橫向結型場效應晶體管，其中，上述第二導電型SiC膜(2)及上述第一導電型SiC膜(3)都是4H-SiC，由4H-SiC構成的上述第二導電型SiC膜(2)經4H-SiC緩沖層被形成在6H-SiC襯底上。
33.如權利要求16所述的橫向結型場效應晶體管，其中，上述SiC襯底(1)是4H-SiC襯底，上述第二導電型SiC膜(2)及上述第一導電型SiC膜(3)都是4H-SiC。
34.如權利要求16所述的橫向結型場效應晶體管，其中，上述第二導電型SiC膜(2)及上述第一導電型SiC膜(3)都是6H-SiC，由6H-SiC構成的上述第二導電型SiC膜經6H-SiC緩沖層被形成在4H-SiC襯底上。
全文摘要
一種SiC制的橫向JFET，它使用n型SiC襯底，包括具有遷移率高的載流子的溝道區，成品率高。該橫向JFET包括n型SiC襯底(1n)；p型SiC膜(2)，被形成在n型SiC襯底的正面上；n型SiC膜(3)，被形成在p型SiC膜上，包含溝道區(11)；源區、漏區(22，23)，被分別形成在該n型SiC膜上的、溝道區的兩側；以及柵極(14)，與n型SiC襯底相接來設置。
文檔編號H01L29/808GK1577896SQ20041007524
公開日2005年2月9日 申請日期2000年12月6日 優先權日1999年12月21日
發明者原田真, 弘津研一 申請人:住友電氣工業株式會社