專利名稱：改善熱載子注入效應的方法
技術領域：
本發明涉及一種改善熱載子注入效應(Hot Carrier Injection Effect；HCIEffect)的方法，特別涉及一種通過增加鋁焊墊(Al Pad)的圖案密度來縮短鋁焊墊的蝕刻時間以改善熱載子注入效應的方法。
背景技術：
在半導體工藝中，當電子在電場中時，電子因正電位的吸引會加速而得到動能，此具有高動能的電子即稱為熱載子。舉例而言，當金氧半導晶體管(MOS Transistor)的通道長度縮短時，若施加的電壓大小維持不變，則通道內的橫向電場將會上升。如此一來，通道內的電子受到電場的加速后，電子的能量獲得大幅提升。由于這些受到電場加速的電子所具有的能量較其它處于熱平衡狀態下的電子所具有的能量還高，尤其在通道與漏極接合的區域，因此稱為熱載子。當元件產生熱載子效應時，元件的電性呈現不穩定狀態，而導致元件的電性可靠度下降。
此外，隨著半導體元件的微縮化趨勢，元件因受到電阻電容延遲(RCDelay)增加的影響，而使得其運算速度明顯減慢。因此，在半導體工藝進入深亞微米甚至納米級的此時，面對更高集成度的電路設計，目前均采用低電阻的銅(Cu)金屬來當作導線材料，以有效改善電阻電容延遲的現象。
除了電阻較低的優勢外，以銅金屬作為導線材料的集成電路元件可承受更密集的電路排列，而可大幅縮減金屬層數量。如此一來，不僅可降低生產成本，還可提升元件的運算速度。銅具有較佳的抗電致遷移(Electronmigration)能力，因此以銅金屬作為導線的元件的另一項優勢為，此元件具有更長的壽命及較佳的穩定性。
然而，半導體的銅工藝相當容易引發電荷效應(Charging Effect)。在半導體的銅工藝進行期間，舉凡沉積以及蝕刻等利用等離子體方式來進行的步驟，等離子體中的帶電原子團或帶電離子相當容易殘留，并順著內連線侵入元件的堆疊結構中，進而積聚在元件中。這樣電荷積聚的效應，無法利用額外的回火(Anneal)步驟來予以消減。于是，積聚在元件中的等離子體電荷會導致更為嚴重的熱載子注入效應，而使得元件的熱載子退化時間大幅縮短。如此一來，元件的電性穩定度將大幅滑落，導致元件的可靠度明顯下降，工藝合格率不佳。
發明內容
本發明的目的是提供一種改善熱載子注入效應的方法，其在蝕刻鋁焊墊時，除了原有的圖案外，再額外設置空置圖案(Dummy Pattern)，以增加鋁焊墊的圖案密度。因此，可大幅縮短鋁焊墊的蝕刻時間。
本發明的另一目的是提供一種改善熱載子注入效應的方法，可縮短鋁焊墊的蝕刻時間，因此可有效減少蝕刻等離子體傷害元件的時間。
本發明的又一目的是提供一種改善熱載子注入效應的方法，可大幅縮減等離子體作用的時間，因此可減少等離子體中的帶電載子在元件中的積聚量。如此一來，可延長元件的熱載子注入的時間，改善元件的電性可靠度。
根據本發明的上述目的，提出一種改善熱載子注入效應的方法，至少包括下列步驟首先提供一基材，其中此基材上至少已形成一柵極以及多個金屬內連線層堆疊在上述的柵極上。接著，形成一導電層覆蓋在上述的金屬內連線層上。然后，進行一蝕刻步驟，以形成一焊墊層位于部分的金屬內連線層上，其中此焊墊層至少包括多個電路圖案以及多個空置圖案，且此焊墊層具有一圖案密度。
依照本發明一較佳實施例，金屬內連線層的材質較佳為銅，且焊墊層的材質較佳為鋁。而且，形成焊墊層所進行的蝕刻步驟較佳是利用等離子體蝕刻的方式。此外，焊墊層的圖案密度較佳是大于20％。
具體地說，本發明提供一種改善熱載子注入效應(HCI Effect)的方法，包括提供一基材；以及形成一焊墊層位于部分的該基材上，其中該焊墊層包括所需的多個電路圖案以及多個空置圖案(Dummy Patterns)，且該焊墊層具有一圖案密度。
根據上述構想的改善熱載子注入效應的方法，其中該基材上已形成一柵極以及堆疊在該柵極上的多個金屬內連線層。
根據上述構想的改善熱載子注入效應的方法，其中所述金屬內連線層的材質為銅(Cu)。
根據上述構想的改善熱載子注入效應的方法，其中該焊墊層的材質為鋁(Al)。
根據上述構想的改善熱載子注入效應的方法，其中形成該焊墊層的步驟還包括形成一焊墊材料層覆蓋在該基材上；以及進行一蝕刻步驟，以去除部分的該焊墊材料層，而在該基材上形成所述電路圖案以及所述空置圖案。
根據上述構想的改善熱載子注入效應的方法，其中該蝕刻步驟利用一等離子體蝕刻方式。
根據上述構想的改善熱載子注入效應的方法，其中該基材上還包括多個切割巷，且所述空置圖案位于所述切割巷上。
根據上述構想的改善熱載子注入效應的方法，其中該焊墊層的該圖案密度大于20％。
本發明還提供一種改善熱載子注入效應的方法，包括提供一基材，其中該基材上已形成一柵極以及多個金屬內連線層堆疊在該柵極上；形成一導電層覆蓋在所述金屬內連線層上；以及對該導電層進行一蝕刻步驟，以形成一焊墊層位于部分的所述金屬內連線層上，其中該焊墊層包括多個電路圖案以及多個空置圖案，且該焊墊層具有一圖案密度。
根據上述構想的改善熱載子注入效應的方法，其中所述金屬內連線層的材質為銅。
根據上述構想的改善熱載子注入效應的方法，其中該導電層的材質為鋁。
根據上述構想的改善熱載子注入效應的方法，其中該蝕刻步驟利用一等離子體蝕刻方式。
根據上述構想的改善熱載子注入效應的方法，其中該基材上還包括多個切割巷，且所述空置圖案位于所述切割巷上。
根據上述構想的改善熱載子注入效應的方法，其中該焊墊層的該圖案密度大于20％。
本發明還提供一種改善熱載子注入效應的方法，包括提供一基材，其中該基材上已形成一柵極以及多個銅內連線層堆疊在該柵極上；以及形成一鋁焊墊層位于部分的所述銅內連線層上，其中該鋁焊墊層包括多個電路圖案以及多個空置圖案，且該鋁焊墊層具有一圖案密度。
根據上述構想的改善熱載子注入效應的方法，其中形成該鋁焊墊層的步驟還包括形成一鋁層覆蓋在所述銅內連線層上；以及進行一蝕刻步驟，以去除部分的該鋁層，而在所述銅內連線層上形成所述電路圖案以及所述空置圖案。
根據上述構想的改善熱載子注入效應的方法，其中該蝕刻步驟利用一等離子體蝕刻方式。
根據上述構想的改善熱載子注入效應的方法，其中該基材上還包括多個切割巷，且所述空置圖案位于所述切割巷上。
根據上述構想的改善熱載子注入效應的方法，其中該鋁焊墊層的該圖案密度大于20％。
本發明還提供一種改善熱載子注入效應的方法，包括提供一基材，其中該基材上已形成一柵極以及多個銅內連線層堆疊在該柵極上；形成一鋁層覆蓋在所述銅內連線層上；以及進行一蝕刻步驟，以形成一鋁焊墊層位于部分的所述銅內連線層上，其中該鋁焊墊層包括多個電路圖案以及多個空置圖案，且該鋁焊墊層具有一圖案密度，且該鋁焊墊層的該圖案密度大于20％。
根據上述構想的改善熱載子注入效應的方法，其中該蝕刻步驟利用一等離子體蝕刻方式。由于額外加入數個空置圖案，可增加焊墊層的圖案密度。如此一來，可大幅縮減焊墊層的等離子體蝕刻時間，進而減短等離子體傷害元件的時間。因此，可降低等離子體的帶電載子在元件上的積聚量，有效改善元件的熱載子注入效應，延緩熱載子注入的時間。
圖1繪示依照本發明一較佳實施例的一種元件結構的剖面圖。
圖2繪示依照本發明一較佳實施例的一種焊墊層的俯視圖。
100基材102漏極104源極106柵極介電層108柵極110介電層112插塞114金屬層
116介電層118插塞120金屬層122介電層124插塞 126金屬層128焊墊材料層130焊墊層132電路圖案 134空置圖案具體實施方式
本發明揭示一種改善熱載子注入效應的方法，通過增加鋁焊墊的圖案密度，來縮減等離子體蝕刻的時間。因此，可降低等離子體對元件的傷害，而改善元件的熱載子注入效應，進而達到提升元件的電性可靠度的目的。為了使本發明的敘述更加詳盡與完備，可參照下列描述并配合圖1與圖2。
請參照圖1，圖1繪示依照本發明一較佳實施例的一種元件結構的剖面圖。本發明的改善熱載子注入效應的方法首先提供半導體的基材100。再利用比如快速熱氧化的方式于基材100的表面上形成一層薄薄的柵極介電層106。待柵極介電層106形成后，利用比如化學氣相沉積(Chemical VaporDeposition；CVD)的方式形成柵極108覆蓋在柵極介電層106上，其中柵極108的材質可為金屬或多晶硅(Polysilicon)等導電材料。隨后，利用比如光刻與蝕刻的方式定義柵極108與柵極介電層106的堆疊結構，而暴露出部分的基材100。定義出柵極108與柵極介電層106的圖案后，利用比如離子注入(Implantation)的方式于柵極介電層106與柵極108的堆疊結構側邊下方的基材100中形成源極104與漏極102。
接著，利用比如化學氣相沉積的方式形成介電層110覆蓋在柵極介電層106與柵極108的堆疊結構、源極104、漏極102與基材100上。介電層110形成后，利用比如光刻、蝕刻、沉積、以及化學機械研磨(Chemical MechanicalPolishing；CMP)等技術，以雙重金屬鑲嵌(Dual Damascene)的方式于介電層110中形成接觸的插塞(Plug)112以及金屬層114。其中，插塞112以及金屬層114構成內連線層，且插塞112與源極104電性接觸，而金屬層114與插塞112電性接觸。金屬層114與插塞112的材料可比如為銅。
金屬層114與插塞112形成后，利用比如化學氣相沉積的方式，形成介電層116覆蓋在介電層110以及金屬層114上。接著，同樣地利用比如光刻、蝕刻、沉積、以及化學機械研磨等技術，以雙重金屬鑲嵌的方式于介電層116中形成與金屬層114電性接觸的插塞118以及與插塞118電性接觸的金屬層120。其中，插塞118以及金屬層120構成內連線層，且金屬層120與插塞118的材料可比如為銅。
相同地，待金屬層120與插塞118形成后，利用比如化學氣相沉積的方式，形成介電層122覆蓋在介電層116以及金屬層120上。然后，利用比如光刻、蝕刻、沉積、以及化學機械研磨等技術，以雙重金屬鑲嵌的方式于介電層122中形成與金屬層120電性接觸的插塞124以及與插塞124電性接觸的金屬層126。其中，插塞124以及金屬層126構成內連線層，且金屬層126與插塞124的材料可比如為銅。
完成金屬層126與插塞124后，利用比如沉積的方式形成焊墊材料層128覆蓋在介電層122以及金屬層126上，而形成如圖1所示的結構。其中，焊墊材料層128的材質較佳可比如為鋁。在此實施例中，有3個內連線層，即插塞112與金屬層114、插塞118與金屬層120構、以及插塞124與金屬層126，然而內連線層的數量可依元件需求予以調整，本發明不在此限。
請參照圖2，圖2繪示依照本發明一較佳實施例的一種焊墊層的俯視圖。焊墊材料層128形成后，利用比如光刻以及蝕刻工藝，移除部分的焊墊材料層128并暴露出部分的介電層122，以將所需的電路圖案132以及額外的空置圖案134轉移至焊墊材料層128中，而形成由電路圖案132與空置圖案134所構成的焊墊層130。其中，上述的蝕刻工藝采用干式蝕刻(Dry Etching)方式，比如等離子體蝕刻技術。此外，額外設置的空置圖案134較佳是位于基材100的切割巷(未繪示)上方。
在焊墊層130中，電路圖案132與空置圖案134的面積占整個焊墊材料層128的面積較佳是控制在大于20％。也就是說，焊墊層130所具有的電路圖案132與空置圖案134于焊墊材料層128上的圖案密度較佳是控制在大于20％。
由于空置圖案134的設置，可有效增加焊墊層130的圖案密度。于是，在蝕刻焊墊材料層128時，焊墊材料層128的蝕刻面積就會因空置圖案134的加入而減少。由于蝕刻所需的時間會隨著欲蝕刻的面積的大小而變化，欲蝕刻的面積愈大，蝕刻所需的時間會隨之增加。因此，焊墊材料層128的蝕刻面積的減少可縮短焊墊材料層128的等離子體蝕刻的時間。
在本發明的一較佳實施例中，當加入的空置圖案134所提供的面積使焊墊層130的圖案密度從原先的2％至15％增加至50％時，焊墊材料層128的等離子體蝕刻的時間可從約130秒縮減至46秒左右。
本發明的一特征就是在焊墊層上，除了原先的電路圖案外，再于切割巷上額外設置數個空置圖案，而將焊墊層的圖案密度提升至超過20％。如此一來，可大幅縮短焊墊材料層的等離子體蝕刻時間，除了可縮減等離子體傷害元件的時間外，還可有效降低等離子體中帶電電荷在元件中的積聚數量。帶電電荷在元件中的積聚數量的減少，可延緩元件的熱載子注入效應的發生，于是可有效地改善元件的熱載子注入效應。
由上述本發明較佳實施例可知，本發明的一優點是因為在蝕刻鋁焊墊時，除了焊墊原有的電路圖案外，還于切割巷上額外設置數個空置圖案，來增加焊墊的圖案密度，因此可縮短焊墊的蝕刻時間。
由上述本發明較佳實施例可知，本發明的又一優點就是因為通過控制圖案的設置可縮短焊墊的蝕刻時間，因此可縮減蝕刻等離子體對元件的作用時間，而減少蝕刻等離子體傷害元件的時間，達到減輕等離子體對元件的傷害的目的。
由上述本發明較佳實施例可知，本發明的另一優點是因為可大幅縮減等離子體作用的時間，于是可大幅降低等離子體中的帶電載子在元件中的積聚量。因此，可延緩元件的熱載子注入效應的發生，進而達到改善元件的電性可靠度的目的。
雖然本發明已以一較佳實施例揭示如上，然而其并非用以限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾，因此本發明的保護范圍當視所附權利要求的界定為準。
權利要求
1.一種改善熱載子注入效應的方法，其中包括提供一基材；以及形成一焊墊層位于部分的該基材上，其中該焊墊層至少包括所需的多個電路圖案以及多個空置圖案，且該焊墊層具有一圖案密度。
2.如權利要求1所述的改善熱載子注入效應的方法，其特征在于，該基材上至少已形成一柵極以及堆疊在該柵極上的多個金屬內連線層。
3.如權利要求2所述的改善熱載子注入效應的方法，其特征在于，所述金屬內連線層的材質為銅。
4.如權利要求1所述的改善熱載子注入效應的方法，其特征在于，該焊墊層的材質為鋁。
5.如權利要求1所述的改善熱載子注入效應的方法，其特征在于，形成該焊墊層的步驟還包括形成一焊墊材料層覆蓋在該基材上；以及進行一蝕刻步驟，以去除部分的該焊墊材料層，而在該基材上形成所述電路圖案以及所述空置圖案。
6.如權利要求5所述的改善熱載子注入效應的方法，其特征在于，該蝕刻步驟利用一等離子體蝕刻方式。
7.如權利要求1所述的改善熱載子注入效應的方法，其特征在于，該基材上還至少包括多個切割巷，且所述空置圖案位于所述切割巷上。
8.如權利要求1所述的改善熱載子注入效應的方法，其特征在于，該焊墊層的該圖案密度大于20％。
9.一種改善熱載子注入效應的方法，其中包括提供一基材，其中該基材上至少已形成一柵極以及多個金屬內連線層堆疊在該柵極上；形成一導電層覆蓋在所述金屬內連線層上；以及對該導電層進行一蝕刻步驟，以形成一焊墊層位于部分的所述金屬內連線層上，其中該焊墊層至少包括多個電路圖案以及多個空置圖案，且該焊墊層具有一圖案密度。
10.如權利要求9所述的改善熱載子注入效應的方法，其特征在于，所述金屬內連線層的材質為銅。
11.如權利要求9所述的改善熱載子注入效應的方法，其特征在于，該導電層的材質為鋁。
12.如權利要求9所述的改善熱載子注入效應的方法，其特征在于，該蝕刻步驟利用一等離子體蝕刻方式。
13.如權利要求9所述的改善熱載子注入效應的方法，其特征在于，該基材上還至少包括多個切割巷，且所述空置圖案位于所述切割巷上。
14.如權利要求9所述的改善熱載子注入效應的方法，其特征在于，該焊墊層的該圖案密度大于20％。
15.一種改善熱載子注入效應的方法，其中包括提供一基材，其中該基材上至少已形成一柵極以及多個銅內連線層堆疊在該柵極上；以及形成一鋁焊墊層位于部分的所述銅內連線層上，其中該鋁焊墊層至少包括多個電路圖案以及多個空置圖案，且該鋁焊墊層具有一圖案密度。
16.如權利要求15所述的改善熱載子注入效應的方法，其特征在于，形成該鋁焊墊層的步驟還包括形成一鋁層覆蓋在所述銅內連線層上；以及進行一蝕刻步驟，以去除部分的該鋁層，而在所述銅內連線層上形成所述電路圖案以及所述空置圖案。
17.如權利要求16所述的改善熱載子注入效應的方法，其特征在于，該蝕刻步驟利用一等離子體蝕刻方式。
18.如權利要求15所述的改善熱載子注入效應的方法，其特征在于，該基材上還至少包括多個切割巷，且所述空置圖案位于所述切割巷上。
19.如權利要求15所述的改善熱載子注入效應的方法，其特征在于，該鋁焊墊層的該圖案密度大于20％。
20.一種改善熱載子注入效應的方法，其中包括提供一基材，其中該基材上至少已形成一柵極以及多個銅內連線層堆疊在該柵極上；形成一鋁層覆蓋在所述銅內連線層上；以及進行一蝕刻步驟，以形成一鋁焊墊層位于部分的所述銅內連線層上，其中該鋁焊墊層至少包括多個電路圖案以及多個空置圖案，且該鋁焊墊層具有一圖案密度，且該鋁焊墊層的該圖案密度大于20％。
21.如權利要求20所述的改善熱載子注入效應的方法，其特征在于，該蝕刻步驟利用一等離子體蝕刻方式。
全文摘要
一種改善熱載子注入效應(Hot Carrier InjectionEffect；HCI Effect)的方法，包括步驟提供一基材；以及形成一焊墊層位于部分的該基材上，其中該焊墊層包括所需的多個電路圖案以及多個空置圖案(Dummy Patterns)，且該焊墊層具有一圖案密度。該方法在半導體的銅工藝中，于蝕刻鋁焊墊(AlPad)時，設置多個空置圖案(Dummy Patterns)，以縮短鋁焊墊的蝕刻時間。因此，可降低蝕刻的等離子體對元件的傷害，進而可延長元件的熱載子注入的退化時間。
文檔編號H01L21/3205GK1638048SQ20041007133
公開日2005年7月13日 申請日期2004年7月20日 優先權日2003年12月22日
發明者簡財源, 忻斌一 申請人:臺灣積體電路制造股份有限公司