專利名稱：用于形成半導體器件中的金屬布線的方法
技術領域：
本發明涉及一種用于形成在半導體器件中相互連接電路部件的金屬布線的方法。更具體地，本發明涉及一種用于在半導體器件中形成金屬布線的方法，當借助于旋轉蝕刻和化學機械拋光(下文中，簡稱為“CMP”)快速剝去用金屬鑲嵌工藝在通孔或溝槽中過量填充的金屬時，該方法能提供平坦的表面。
背景技術：
通常，半導體器件是用淀積工藝、光刻工藝、蝕刻工藝之類的工藝在硅晶片上形成集成電路的器件。為了互相連接構成集成電路的部件，使用具有相對高導電率的例如銅的金屬材料的布線，也就是金屬布線。
金屬鑲嵌工藝是用金屬材料過量填充通孔和/或溝槽的工藝，通孔和/或溝槽是通過選擇性蝕刻堆疊在下部金屬布線上的層間絕緣膜形成的。借助于CMP工藝拋光用金屬鑲嵌工藝形成的金屬布線的表面。
例如，在借助于金屬鑲嵌工藝用銅填充通孔和/或溝槽的情況下，如果銅的淀積厚度低于1μm，那么用剝離銅的料漿以6000～10000/分的拋光速率進行CMP工藝，這是商業化的。然而，為了拋光具有幾μm或更多厚度的銅膜，例如借助于使用用于剝離銅的料漿的CMP工藝的感應器，需要很長的拋光時間。結果，使用了大量的消耗品，例如料漿和拋光墊。
此外，如果用金屬鑲嵌工藝在下一層低介電絕緣膜中形成銅布線，由于低介電絕緣膜的機械強度弱，所以存在薄膜剝離的問題。如果拋光壓力和旋轉速度降低以便防止薄膜剝離現象，那么增加了所使用的消耗品的總量。
參考圖1A，如果用金屬鑲嵌工藝在形成在下部金屬布線11上的層間絕緣膜13中形成銅膜19，由于通孔和溝槽之間的寬度不同，那么在銅膜19的表面上出現臺階。如果如圖1B中所示進行CMP工藝的話，不拋光銅膜19的表面。因此，使銅布線19a的均勻性降低并降低了半導體器件的可靠性。未說明的參考數字17指示阻擋膜。
此時，為了解決上述問題，提出了一種混合工藝，其中用化學濕法蝕刻工藝例如旋涂蝕刻來剝離大部分金屬，而用CMP工藝剝離一些金屬。由于旋涂蝕刻基于圖2中所示的濕處理，所以忽略銅膜29的臺階來平均地進行蝕刻。因此，存在對用虛線標注的最終銅布線29a的拋光基本不可能的問題。在圖2中，參考數字21指示下部布線，23指示絕緣膜以及27指示阻擋膜。
發明內容
因而，根據上述問題提出本發明，并且本發明的一個目的是提供一種方法，其中在導電膜上堆疊具有比形成導電膜的第一金屬高的蝕刻選擇比率的第二金屬、然后用CMP工藝和化學濕法蝕刻工藝形成具有平坦表面的金屬布線。
根據本發明的優選實施例，提供一種在半導體器件中形成金屬布線的方法，包括如下步驟在半導體襯底上形成下部金屬布線，在下部金屬布線上淀積絕緣膜，在絕緣膜中形成金屬鑲嵌蝕刻圖形，在絕緣膜上淀積導電材料以便導電材料填充金屬鑲嵌蝕刻圖形，從而形成含有臺階部分的導電層，在導電層上淀積具有比導電材料高的蝕刻選擇比率的材料，從而形成抗蝕刻膜，用CMP工藝剝離一部分抗蝕刻膜，直到露出導電層，借助于使用抗蝕刻膜作為蝕刻掩模的蝕刻工藝剝離一部分導電層，以及用CMP工藝剝離剩余的抗蝕刻膜和導電層，從而形成填充金屬蝕刻圖形的導電布線。
圖1A和圖1B是用于說明形成銅布線的常規工藝的視圖；圖2示出了現有技術中用旋轉蝕刻法蝕刻銅膜的狀態；圖3A至圖3E是用于說明根據本發明一個優選實施例形成金屬布線的工藝的視圖；圖4A至圖4D是用于說明根據本發明另一個優選實施例形成金屬布線的工藝的視圖。
具體實施例方式
將參考圖3和圖4介紹根據本發明的優選實施例，圖3示出了根據本發明一個優選實施例形成金屬布線的工藝，而圖4示出了根據本發明另一個優選實施例形成金屬布線的工藝。
圖3A示出了形成金屬鑲嵌圖形的工藝，圖3B示出了形成抗蝕刻膜的工藝，圖3C示出了拋光部分抗蝕刻膜的工藝，圖3D示出了蝕刻部分金屬膜的工藝，以及圖3E示出了形成金屬布線的工藝。
參考圖3A，用淀積工藝、光刻工藝和蝕刻工藝之類的工藝在半導體襯底(未示出)上形成具有給定形狀的圖形的預定厚度的下部金屬布線31。在下部金屬布線31上淀積絕緣膜33和光致抗蝕劑。用光刻工藝構圖光致抗蝕劑以具有給定形狀的圖形(未示出)。
然后用光致抗蝕劑圖形作為掩模借助于蝕刻工藝構圖絕緣膜33。用蝕刻工藝在絕緣膜33中形成連接到下部金屬布線上的金屬鑲嵌蝕刻圖形，例如溝槽35a和35b。
此后，如圖3B所示，在絕緣層33的整個表面上淀積具有預定厚度的Ta或TaN，絕緣層33具有用化學汽相淀積或物理汽相淀積工藝在其中形成的溝槽35a和35b，使得形成用于防止擴散的阻擋膜37。用化學汽相淀積或物理汽相淀積工藝在阻擋膜37的整個表面上電鍍例如銅的第一金屬，從而形成銅膜38。銅膜38具有足夠完全填充溝槽35a和35b的厚度。然后用化學汽相淀積或物理汽相淀積工藝在銅膜38上淀積Ta以形成抗蝕刻膜39。
根據本發明的優選實施例，阻擋膜37和抗蝕刻膜39不局限于Ta或TaN，但可以用第一金屬，例如具有濕蝕刻率低于銅的材料，即對銅具有高蝕刻選擇比率的第二金屬。
參考圖3C，借助于CMP工藝使用用于剝離抗蝕刻膜的漿料，例如用于剝離鉭的漿料來剝離除抗蝕刻膜39以外僅僅在銅膜38頂部上堆疊的部分，尤其是對應溝槽35a和35b的正上方部分填充臺階部分的那部分。
結果，不用進行剝離保留填充臺階部分的一部分抗蝕刻膜39。在上述中，已經說明臺階部分僅僅包括對應溝槽35a和35b的正上方部分的那部分，但還可以包括在淀積銅膜38的工藝中形成的臺階部分。
參考圖3D，用化學濕法工藝，例如旋涂蝕刻來蝕刻銅膜38直到等于保留在臺階部分中的抗蝕刻膜39的底部的好度。這時，構成抗蝕刻膜39的鉭元素對銅具有高蝕刻選擇比率。從而用旋涂蝕刻不容易蝕刻鉭元素，而在CMP工藝后保留。結果，用旋涂蝕刻不蝕刻留在抗蝕刻膜39的底部的一部分銅膜38，即填充溝槽35a和35b的一部分銅膜38。
參考圖3E，進行使用用于剝離銅的料漿和用于剝離鉭的料漿的CMP工藝以僅僅剝離一些抗蝕刻膜39和在圖3D的旋涂蝕刻后殘留的銅膜38，直到露出絕緣膜33，以便形成填充溝槽35a和35b的銅布線38-1和38-2。
此外，在示出本發明優選實施例的圖4中，圖4A示出了形成抗蝕刻膜的工藝，圖4B是拋光一部分抗蝕刻膜的工藝，圖4C示出了蝕刻一些銅膜的工藝，以及圖4D示出了形成銅布線的工藝。
參考圖4A，用淀積工藝、光刻工藝和蝕刻工藝在硅晶片(未示出)上形成具有給定形狀的圖形的預定厚度的下部金屬布線41。在下部金屬布線41上淀積絕緣膜43之后，用光刻工藝和蝕刻工藝形成金屬鑲嵌蝕刻圖形，也就是溝槽。
用淀積工藝在含有溝槽的絕緣膜43的整個表面上淀積具有預定厚度的Ta或TaN，由此形成作為抗擴散膜的阻擋膜47。用淀積工藝在阻擋膜47的整個表面上淀積從銅、鎢和鋁構成的組中選擇的至少一種第一金屬，第一金屬具有完全填充溝槽的程度的預定厚度，從而形成金屬膜48。這時，優選金屬膜48具有與絕緣層43的厚度相同的淀積厚度，尤其是溝槽的深度。
此后，在金屬膜48上淀積具有比第一金屬低的濕蝕刻率的材料以形成抗蝕刻膜49。在上述中，構成抗蝕刻膜49的的材料可以包括具有對第一金屬的高蝕刻選擇比率的金屬或SiO2和SiN的絕緣材料。例如，如果第一金屬是銅，那么可以用鉭(Ta)來形成抗蝕刻膜49。
如圖4B所示，使用用于剝離形成抗蝕刻膜的材料的料漿的CMP工藝剝離一些抗蝕刻膜49，直到露出金屬膜48。不用CMP工藝進行剝離以保留形成在絕緣膜43中形成的溝槽的正上方部分中形成的抗蝕刻膜49。
參考圖4C，用化學濕法工藝，例如旋涂蝕刻來剝離堆疊在阻擋膜47上的金屬膜48。由于構成抗蝕刻膜49的材料對由金屬膜48構成的第一金屬具有高蝕刻選擇比率，所以用旋涂蝕刻不容易蝕刻而完好無損地保留。結果，用旋涂蝕刻不蝕刻留在抗蝕刻膜49的底部的一部分金屬膜48，即填充溝槽的一部分金屬膜48，而完好無損地保留。
參考圖4D，用使用僅僅能剝離由抗蝕刻膜構成的材料的化學劑的旋涂蝕刻來剝離抗蝕刻膜49。這時，由于用旋涂蝕刻剝離一些阻擋膜47，直到露出絕緣膜43的頂部，由此形成填充溝槽的銅布線48-1和48-2。
此時，根據本發明的又一個實施例，用干蝕刻工藝、例如等離子蝕刻工藝可以剝離如圖4C中所示的余下的抗蝕刻膜49。然后，用使用具有對第一金屬的高蝕刻選擇比率的化學劑可以剝離余下的阻擋膜47。
此外，如果抗蝕刻膜49由例如SiO2或SiN的絕緣材料構成，當用上述的旋涂蝕刻剝離阻擋膜47上的金屬膜49時，用CMP工藝剝離剩余的阻擋膜47和抗蝕刻膜49。
這時，在CMP工藝中，在選擇性蝕刻抗蝕刻膜49之后，剝離阻擋膜47。
如上所述，在堆疊對銅具有高蝕刻選擇性比率的材料之后，依序進行CMP工藝、旋涂蝕刻工藝和CMP工藝，或依序進行CMP工藝、選擇蝕刻和旋涂蝕刻以剝離淀積在絕緣膜上的一些金屬膜，由此形成銅布線，上述處理可以應用于以相同方式使用下一層低介電絕緣膜的情況中。此外，在上述處理中，直到僅僅用化學蝕刻工藝而不用隨后的CMP工藝通過控制第一金屬的淀積厚度可以剝離抗蝕刻膜。
根據上述的本發明，由于用具有相對低工藝成本的旋涂工藝形成銅布線，所以由CMP工藝中長時間的拋光能夠降低料漿的總量和襯墊的損蝕。因此，本發明具有能夠節省在半導體器件的發展和生產中的工藝成本價格，半導體器件要求用于淀積和剝離的厚的銅層。
此外，在使用下一層低介電絕緣膜的銅布線中，能節省在低拋光速率工藝中的成本價格，低拋光速率工藝用于防止CMP工藝中薄膜的剝離現象。由此能夠補充和取代針對薄膜剝離的CMP工藝。
盡管參考優選實施例作出上述說明，但應明白本領域的普通技術人員在不背離本發明和附加的權利要求的精神和范圍的情況下，可以作出本發明的變化和修改。
權利要求
1.一種在半導體器件中形成金屬布線的方法，包括如下步驟在半導體襯底上形成下部金屬布線；在下部金屬布線上淀積絕緣膜；在絕緣膜中形成金屬鑲嵌蝕刻圖形；在絕緣膜上淀積導電材料以便導電材料填充金屬鑲嵌蝕刻圖形，從而形成含有臺階部分的導電層；在導電層上淀積具有比導電材料高的蝕刻選擇比率的材料，從而形成抗蝕刻膜；用化學機械拋光工藝剝離一部分抗蝕刻膜，直到露出導電層；借助于使用抗蝕刻膜作為蝕刻掩模的蝕刻工藝剝離一部分導電層；以及用化學機械拋光工藝剝離剩余的抗蝕刻膜和導電層，從而形成填充金屬蝕刻圖形的導電布線。
2.如權利要求1所要求的方法，其中抗蝕刻膜是鉭。
3.如權利要求2所要求的方法，其中在用于比例抗蝕刻膜的化學機械拋光工藝工藝中，使用用于剝離鉭的料漿。
4.如權利要求1所要求的方法，其中銅膜的淀積厚度與金屬鑲嵌蝕刻圖形的深度相同。
5.如權利要求4所要求的方法，其中抗蝕刻膜由例如SiO2膜或SiN膜的絕緣膜構成。
6.如權利要求5所要求的方法，其中在用于剝離抗蝕刻膜的化學機械拋光工藝中，使用用于拋光絕緣膜的料漿。
7.如權利要求4所要求的方法，其中在導電材料淀積在絕緣膜上之前，形成抗擴散阻擋膜，并且用蝕刻工藝剝離除留在抗蝕刻膜的頂部上的導電材料以外的留在阻擋膜的頂部上的導電材料。
8.如權利要求7所要求的方法，其中使用具有比導電材料高的蝕刻選擇比率的化學劑的旋涂蝕刻來剝離絕緣膜上的阻擋膜，通過用蝕刻工藝剝離導電材料露出阻擋膜。
全文摘要
本發明涉及一種在半導體器件中形成金屬布線的方法，包括在半導體襯底上形成下部金屬布線，在下部金屬布線上淀積絕緣膜，在絕緣膜中形成金屬鑲嵌蝕刻圖形，在絕緣膜上淀積導電材料以便導電材料填充金屬鑲嵌蝕刻圖形，從而形成含有臺階部分的導電層，在導電層上淀積具有比導電材料高的蝕刻選擇比率的材料，從而形成抗蝕刻膜，用CMP工藝剝離一部分抗蝕刻膜，直到露出導電層，借助于使用抗蝕刻膜作為蝕刻掩模的蝕刻工藝剝離一部分導電層，以及用CMP工藝剝離剩余的抗蝕刻膜和導電層，從而形成導電布線。能減少取決于CMP工藝中的長時間拋光的料漿的很大總量和襯墊的損蝕。從而能夠節省開發和生產中的工藝成本。
文檔編號H01L21/461GK1617323SQ200410056569
公開日2005年5月18日 申請日期2004年8月10日 優先權日2003年11月13日
發明者金亨俊 申請人:海力士半導體有限公司