專利名稱：制造半導體器件中的電感的方法
技術領域：
本發明涉及一種制造半導體器件中的電感的方法，更具體地說，涉及一種制造其中很厚地形成用于電感的布線的半導體器件中的電感的方法。
背景技術：
在CMOS RF技術中，通過直接轉換等降低RF到基本頻帶的能級，使得即使用普通CMOS工藝也能制作RF芯片。這是把基本頻帶和RF并入一單個芯片中的核心技術并且能夠發展用于無限通訊器件的SoC(芯片上系統)。對于SoC，要求用批處理在單個半導體襯底上形成有源器件和無源器件，由此制作高頻率集成電路。當制作這種高頻率集成電路時，能夠執行例如弱信號放大和頻率轉換的功能的部件常用于顯著地降低所用部件的數目并還使高頻率裝置微型化，從而增加了產量。
圖1是具有形成在同一襯底上的有源器件和無源器件的示范性RFCMOS的3-D示圖。如圖1中所示，在RF CMOS中，對單位元件的電連接部分以及有源器件和無源器件同時成批地形成在半導體襯底上。因此，與常規高頻率電路板相比，RF CMOS尺寸小、可靠性高以及特性穩定。此外，不需要獨立部件的額外封裝。眾所周知，與使用獨立部件制造高頻率電路的情況相比，這能夠降低制造成本并且增加無線通訊器件的市場競爭力。也就是說，為了制造高頻率電路，在現有技術中使用其中安裝在陶瓷基板上為獨立部件的有源器件和無源器件的高頻率電路板。然而，當微型化和批量生產無線系統時，用半導體基板取代電路板。
同樣地，RF CMOS主要分成有源器件和無源器件。無源器件包括電阻器、電感、電容器以及有源器件和無源器件之間的布線。在這種情況下，通過從具有限定結構和尺寸的標準器件中測量RF特性、提取等效電路參數以及歸納特性規律來提供無源器件的特性作為數據。這時，通常以螺旋結構制造電感。根據金屬的線寬、距離、螺旋數目等來改變電感的特性。此外，通過從RF CMOS器件中提取等效電路參數以及歸納特性規律來提供這些特征作為數據。
在電感為無源器件的情況下，要求降低電阻和減少布線之間的寄生電容，以便得到高Q(品質)因數。如果使用Cu形成布線，那么制造電感的工藝使用金屬鑲嵌工藝，以便實現理想的圖形。金屬鑲嵌工藝由各種工藝的組合構成，例如氧化膜淀積工藝、曝光工藝、蝕刻工藝、化學機械拋光工藝和金屬淀積工藝。
在這些工藝中，當形成電感布線時，為了形成用于電感的厚布線，在形成電感圖形后借助于蝕刻工藝形成布線。這時，由于光致抗蝕劑圖形和氧化物膜之間的蝕刻選擇比率，對形成深電感圖形存在限制。
發明內容
本發明針對一種制造半導體器件中的電感的方法，其中通過以相同圖形或不同圖形進行至少兩次金屬鑲嵌工藝來很厚地形成用于電感的布線，從而降低電阻、得到良好的Q(品質)因數、并提高工藝的可靠性和器件的電特性。
根據本發明的一個優選實施例，提供一種制造半導體器件中的電感的方法，包括在半導體襯底上形成層間絕緣膜的第一步驟，在層間絕緣膜中形成金屬鑲嵌圖形的第二步驟，以及在金屬鑲嵌圖形中形成金屬布線的第三步驟，其中重復進行第一至第三步驟以形成垂直地連接寬度上沒有變化而具有增加了厚度的布線。
在上述中，優選用銅形成金屬布線。
形成金屬布線的步驟包括如下步驟在含有金屬鑲嵌圖形的整個結構上形成阻擋金屬層、在含有金屬鑲嵌圖形的整個結構上形成金屬籽晶層、以及用電鍍法在金屬鑲嵌圖形內形成金屬布線。
形成金屬布線的步驟可以包括如下步驟在含有金屬鑲嵌圖形的整個結構上形成阻擋金屬層、在含有金屬鑲嵌圖形的整個結構上形成金屬籽晶層、剝離層間絕緣膜上的金屬籽晶層、從而僅在金屬鑲嵌圖形內留下殘留的金屬籽晶層、以及用電鍍法在金屬鑲嵌圖形內形成金屬布線。
形成金屬布線的步驟可以包括如下步驟在含有金屬鑲嵌圖形的整個結構上形成阻擋金屬層、在含有金屬鑲嵌圖形的整個結構上形成金屬籽晶層、剝離在層間絕緣膜上的金屬籽晶層和阻擋金屬層、從而僅在金屬鑲嵌圖形內留下殘留的阻擋金屬層和金屬籽晶層、以及用電鍍法在金屬鑲嵌圖形內形成金屬布線。
可以用單原子淀積法形成阻擋金屬層。
在形成阻擋金屬層后，還可以包括剝離在金屬鑲嵌圖形的底部處的阻擋金屬層的步驟。可以在PVD反應室內以RF蝕刻模式、或在RIE反應室或MERIE反應室內各向異性地剝離在金屬鑲嵌圖形底部的阻擋金屬層。
在形成金屬布線之后，還可以包括進行退火處理的步驟。退火處理可以在熔爐內進行、以及在N2/H2氣氛中、以100℃至200℃的溫度用30分鐘至3小時進行退火處理。
圖1是具有形成在同一襯底上的有源器件和無源器件的示范性RFCMOS的3-D示圖；以及圖2A至圖2F示出了用于說明根據本發明實施例的制造半導體器件中的電感的方法的截面圖。
具體實施例方式
現在將參考附圖介紹根據本發明的優選實施例。由于為了本領域的普通技術人員能夠理解本發明提供優選實施例，所以它們可以以各種方式修改并且本發明的范圍不局限于下述的優選實施例。
此時，在描述一層膜在其它膜或半導體襯底“上”的情況中，一層膜可以直接接觸其它膜或半導體襯底。或者，在一層膜和其它膜或半導體襯底之間可以插入第三膜。此外，在圖中，為便于說明和清楚放大了每層的厚度和尺寸。相同的參考數字用于標注相同或相似的部分。
圖2A至圖2F示出了用于說明根據本發明實施例的制造半導體器件中的電感的方法的截面圖。
參考圖2A，在半導體襯底201上形成第一層間絕緣膜202，在半導體襯底201中形成用于形成半導體器件的各種部件(未示出)。
盡管圖中沒有示出，但在第一層間絕緣膜202的給定區域中形成通孔，并且在通孔中形成連接到半導體襯底201的結區或下層金屬布線的通路插塞。
此后，在第一層間絕緣膜202上依序形成第一絕緣阻擋層203和第二層間絕緣膜204。在上述中，可以用SiN膜來形成第一絕緣阻擋層203。
然后，用金屬鑲嵌工藝在第二層間絕緣膜204中形成第一金屬鑲嵌圖形204a，例如通孔或溝槽。在第一金屬鑲嵌圖形204a內形成第一金屬布線206。第一金屬布線206通過形成在第一層間絕緣膜202中的通路插塞(未示出)連接到半導體襯底101的結區或下層金屬布線(未示出)。這時，優選用銅來形成第一金屬布線206。
此時，優選在形成第一金屬布線206之前，在第一金屬鑲嵌圖形204a的側壁和底部形成第一阻擋金屬層205，以便阻止第一金屬布線206的金屬成分擴散進入第二層間絕緣膜204中。從而，在第一金屬布線206和第二層間絕緣膜204之間形成第一阻擋金屬層205能阻止第一金屬布線206的金屬成分擴散進入第二層間絕緣膜204。
參考圖2B，在含有第一金屬布線206的整個結構上先后形成第二絕緣阻擋層207和第三層間絕緣膜208。
在上文中，可以用SiN膜形成第二絕緣阻擋層207。更具體地，通過在200℃至400℃的溫度下施加SiH4、N2和NH3，第二絕緣阻擋層207可以形成100至2000的厚度。在這種情況下，SiH4的供給流設定為50sccm至500sccm、N2的供給流設定為100sccm至10000sccm、以及NH3的供給流設定為5sccm至1000sccm。
此時，優選用具有低介電常數的絕緣材料形成第三層間絕緣膜208，例如FSG。還優選在考慮到在隨后的工藝中要形成的第二金屬布線212的厚度和寬度來決定第三層間絕緣膜208的厚度。第三層間絕緣膜208可以形成為25000至40000的厚度。
參考圖2C，用金屬鑲嵌工藝形成第二金屬鑲嵌圖形209，例如通孔或溝槽。如果必要的話，第二金屬鑲嵌圖形209可以形成與第一金屬鑲嵌圖形204a相同的圖形，或可以具有寬的寬度或窄的寬度。
然后，蝕刻通過第二金屬鑲嵌圖形209暴露出的第二絕緣阻擋層207。由于第二絕緣阻擋層207具有比第一金屬布線206相對高的電阻，所以優選通過減少第二絕緣阻擋層207的電阻來剝離第二絕緣阻擋層207。當蝕刻第二絕緣阻擋層207時，露出下面的第一金屬布線206。
參考圖2D，在含有第二金屬鑲嵌圖形209的整個結構上形成第二阻擋金屬層210。可以用Ta或TaN來形成第二阻擋金屬層210。此后，為了防止要形成在第二金屬鑲嵌圖形209中的金屬布線和第一金屬布線206之間的接觸電阻增加，優選剝離在第二金屬鑲嵌圖形209的底部的第二阻擋金屬層210。在這種情況下，可以在PVD反應室內以RF蝕刻模式、或在反應離子蝕刻(RIE)反應室或磁增強反應離子蝕刻(MERIE)反應室中以各向異性方式剝離第二阻擋金屬層210。此時，如果用單原子淀積法形成第二阻擋金屬層210，那么第二阻擋金屬層210很薄地形成并且電阻低。從而，可以省略蝕刻第二金屬鑲嵌圖形209的底部處的第二阻擋金屬層210的過程。
接著，在第二阻擋金屬層210上形成金屬籽晶層211。優選用銅來形成金屬籽晶層211。金屬籽晶層211可以形成1000至2000的厚度。
參考圖2E，用電鍍法在金屬籽晶層211上形成電鍍層212a，以便完全填埋第二金屬鑲嵌圖形209。然后進行退火處理。在熔爐內N2/H2氣氛中、在100℃至200℃的溫度條件下用30分鐘至3小時進行退火處理。
此時，盡管圖中沒有示出，但在進行電鍍法之前，僅僅可以選擇性地剝離在第三層間絕緣膜208上的金屬籽晶層，以留下僅在金屬鑲嵌圖形209內殘余的金屬籽晶層211，由此僅在金屬鑲嵌圖形209內形成電鍍層212a。在這種情況下，存在能減少在隨后的處理中進行的化學機械拋光工藝的負擔的優勢。
此外，在進行電鍍法之間，選擇性地剝離在第三層間絕緣膜208上的阻擋金屬層和金屬籽晶層，以僅在金屬鑲嵌圖形209內留下殘留的金屬籽晶層211和阻擋金屬層210，并隨后用無電鍍法形成電鍍層212a，由此僅在金屬鑲嵌圖形209內形成電鍍層212a。甚至在這種情況下，也具有能減少在隨后的處理中進行的化學機械拋光工藝的負擔的優勢。
參考圖2F，用化學機械拋光工藝剝離在第三層間絕緣膜208上的電鍍層(圖2E中的212a)、第二阻擋金屬層210和其它導電材料。此時，可以用與形成第二金屬布線212的方法相同的方法形成圖2A中形成的第一金屬布線206。從而，形成用于電感并具有第一金屬布線206和第二金屬布線212的布線213。
使第二金屬布線212直接接觸第一金屬布線206。此外，由于以相同的圖形形成第二金屬鑲嵌圖形209和第一金屬鑲嵌圖形204a，所以第二金屬布線212能形成與第一金屬布線206相同的圖形。結果，由此用雙金屬鑲嵌工藝形成由第一金屬布線206和第二金屬布線212構成的單電感布線213。通過雙金屬鑲嵌工藝，能夠形成比常規6μm厚3μm、甚至高縱橫比的電感布線213。
此外，盡管圖中沒有示出，如果重復進行圖2B至2F中所示的方法，甚至可以以高縱橫比形成更厚的電感布線。
根據如上所述的本發明，通過以相同圖形或不同圖形進行至少兩次金屬鑲嵌工藝來很厚地形成用于電感的布線，以便降低電阻并得到良好的Q(品質)因數。因此，本發明具有能提高工藝可靠性和器件電特性的效果。
權利要求
1.一種制造半導體器件中的電感的方法，包括在半導體襯底上形成層間絕緣膜的第一步驟；在層間絕緣膜中形成金屬鑲嵌圖形的第二步驟；以及在金屬鑲嵌圖形中形成金屬布線的第三步驟，其中重復進行第一至第三步驟以形成垂直地連接、寬度上沒有變化而具有增加了厚度的布線。
2.如權利要求1所要求的方法，其中用銅形成金屬布線。
3.如權利要求1所要求的方法，其中形成金屬布線的步驟包括如下步驟在含有金屬鑲嵌圖形的整個結構上形成阻擋金屬層；在含有金屬鑲嵌圖形的整個結構上形成金屬籽晶層；以及用電鍍法在金屬鑲嵌圖形內形成金屬布線。
4.如權利要求1所要求的方法，其中形成金屬布線的步驟包括如下步驟在含有金屬鑲嵌圖形的整個結構上形成阻擋金屬層；在含有金屬鑲嵌圖形的整個結構上形成金屬籽晶層；剝離層間絕緣膜上的金屬籽晶層，從而僅在金屬鑲嵌圖形內留下殘留的金屬籽晶層；以及用電鍍法在金屬鑲嵌圖形內形成金屬布線。
5.如權利要求1所要求的方法，其中形成金屬布線的步驟包括如下步驟在含有金屬鑲嵌圖形的整個結構上形成阻擋金屬層；在含有金屬鑲嵌圖形的整個結構上形成金屬籽晶層；剝離在層間絕緣膜上的金屬籽晶層和阻擋金屬層，從而僅在金屬鑲嵌圖形內留下殘留的阻擋金屬層和金屬籽晶層；以及用電鍍法在金屬鑲嵌圖形內形成金屬布線。
6.如權利要求5所要求的方法，其中用原子層淀積形成阻擋金屬層。
7.如權利要求5所要求的方法，在形成阻擋金屬層之后還包括如下步驟剝離在金屬鑲嵌圖形的底部處的阻擋金屬層。
8.如權利要求7所要求的方法，其中在PVD反應室內以RF蝕刻模式、或在RIE反應室或MERIE反應室內用各向異性蝕刻工藝剝離在金屬鑲嵌圖形底部的阻擋金屬層。
9.如權利要求5所要求的方法，在形成金屬布線之后還包括如下步驟進行退火處理。
10.如權利要求9所要求的方法，其中退火處理在熔爐內進行，并且在N2/H2氣氛中、以100℃至200℃的溫度用30分鐘至3小時進行退火處理。
全文摘要
本發明涉及一種制造半導體器件中的電感的方法。通過以相同圖形或不同圖形進行至少兩次金屬鑲嵌工藝來很厚地形成用于電感的布線，從而降低電阻并獲得良好的Q(品質)因數。因此，本發明具有能提高工藝可靠性和器件電特性的效果。
文檔編號H01L21/822GK1638035SQ20041005656
公開日2005年7月13日 申請日期2004年8月10日 優先權日2003年12月30日
發明者崔璟根 申請人:海力士半導體有限公司