專利名稱：防止半導體組件引腳焊接短路的方法
技術領域：
本發明是關于一種焊接方法，特別是關于一種防止半導體組件引腳焊接短路的方法。
背景技術：
隨著科學技術快速發展，半導體組件的功能日益強大，體積卻不斷減小，從而使得半導體組件的引腳數量大大增加，引腳之間的距離越來越小，引腳的密度越來越大。
然而，在現有技術中，將半導體組件的引腳焊接在電路板上時，并未采取適當的保護措施，防止該引腳之間因在焊錫過程中發生溢錫，導致引腳之間電性導通，進而使該半導體組件發生短路，情況嚴重時會造成電路板的燒毀。
請參閱圖1，針通孔式(Pin Through Hole；PTH)封裝半導體組件100包括多條引腳120，其中所述的針通孔式封裝半導體組件可包括雙列直插式封裝(Dual In-line Package；DIP)組件，緊縮雙列直插式封裝(ShrinkDIP；SDIP)組件，薄膜雙列直插式封裝(Skinny DIP；SK-DIP)組件，單列直插式封裝(Single In-line Package；SIP)組件，交叉引腳封裝(Zig-ZagIn-line Package；ZIP)組件，以及針型柵格陣列(Pin Grid Array；PGA)封裝組件。該半導體組件100是借由其多條引腳120插接在一電路板110上對應的插接孔130內，再進行焊錫，將半導體組件100安裝在該電路板110上。然而，在焊接的過程中，焊錫140極易沿著圖中所示M方向，自該插接孔130上升至該電路板110表面，從而發生溢錫現象。相鄰引腳120溢出來的焊錫一旦互相導通，會造成該半導體組件100的短路。
請參閱圖2及圖3，表面貼裝(Surface Mount Technology；SMT)封裝半導體組件200包括多條引腳220，其中所述的表面內貼裝式封裝半導體組件可包括小型化封裝(Small Out-line Package；SOP)組件，四方扁平封裝(Quad Flat Package；QFP)組件，無引線芯片載體封裝(Leadless Chip carrier；LCC)組件，塑料無引線芯片載體封裝(PlasticLeadless Chip Carrier；PLCC)組件，小外形J引線封裝(Small Out-LineJ-Lead；SOJ)組件，球柵陣列封裝(Ball Grid Array；BGA)組件，帶式自動貼裝(Tape Automated Bonding；TAB)組件，以及芯片級封裝(ChipScale Package；CSP)組件。該半導體組件200是借由多條焊錫240將該半導體組件200的多條引腳220焊接至一電路板210上。然而，由于該多條引腳220之間的間距較小，極易使得相鄰引腳220之間發生溢錫，從而造成該相鄰引腳220互相導通而短路。請參閱圖4，圖中焊接在電路板310上的球柵陣列封裝半導體組件300的錫球340也極易發生溢錫現象；即使如圖5中所示，在該電路板310上設置多條焊墊310也無法有效避免溢錫現象的發生。
因此，開發出一種可有效防止半導體組件引腳焊接短路的方法，成為目前亟待解決的問題。
發明內容
為克服上述現有技術的缺點，本發明的目的是提供一種可有效防止半導體組件引腳焊接短路的方法。
本發明是一種防止半導體組件引腳焊接短路的方法，所述的引腳是焊接在一電路板上，該方法包括設置一接觸區，所述的引腳是焊接在該接觸區；設置一焊接區，該焊接區是位于該接觸區外圍，以提供一焊料將所述的引腳焊接在該接觸區；以及設置一阻焊區，該阻焊區是位于該焊接區外圍，以提供一阻焊劑覆蓋在其上。其中，該接觸區、焊接區以及阻焊區分別為圓形、矩形的幾何圖形或其它不同的幾何圖形。該焊料是錫料，該阻焊劑是白漆或綠漆。該阻焊劑是借由選自噴涂，涂覆，印刷中的任意一種方式覆蓋在該阻焊區上。該半導體組件是針通孔式(Pin Through Hole；PTH)封裝半導體組件，可為雙列直插式封裝(Dual In-line Package；DIP)組件，緊縮雙列直插式封裝(ShrinkDIP；SDIP)組件，薄膜雙列直插式封裝(Skinny DIP；SK-DIP)組件，單列式封裝(Single In-line Package；SIP)組件，交叉引腳封裝(Zig-ZagIn-line Package；ZIP)組件，以及針型柵格陣列(Pin Grid Array；PGA)封裝組件中的任意一個。該半導體組件也可以是表面貼裝(SurfaceMount Technology；SMT)封裝半導體組件，可以是小型化封裝(SmallOut-line Package；SOP)組件，四方扁平封裝(Quad Flat Package；QFP)組件，塑料無引線芯片載體封裝(Plastic Leadless Chip Carrier；PLCC)組件，無引線芯片載體封裝(Leadless Chip carrier；LCC)組件，小外形J引線封裝(Small Out-Line J-Lead；SOJ)組件，球柵陣列封裝(Ball GridArray；BGA)組件，帶式自動貼裝(Tape Automated Bonding；TAB)組件，以及芯片級封裝(Chip Scale Package；CSP)組件中的任意一個。
當本發明防止半導體組件引腳焊接短路的方法中該半導體組件是針通孔式封裝半導體組件時，防止半導體組件引腳焊接短路的方法包括所述的引腳是焊接在一電路板上，該電路板上設有與該引腳對應的插接孔；在該半導體組件至少局部的引腳上設置一阻焊區，以提供一阻焊劑覆蓋在其上；以及將該半導體組件的引腳插接在該電路板的插接孔內，使得至少有部分阻焊區位于該電路板的表面上方。其中，該阻焊劑是設置在該半導體組件至少局部的每一引腳上；或以間隔的方式設置在該半導體組件至少局部的引腳上。將該半導體組件的引腳插接在該電路板的插接孔內，使得該阻焊區的下邊緣與該電路板的表面平齊；或使得該阻焊區的下邊緣稍低于電路板的表面。
本發明防止半導體組件引腳焊接短路的方法具有實施簡單、實施成本低以及適合大規模生產的優點，有效防止半導體組件引腳焊接短路。
圖1至圖5是現有半導體組件引腳焊接示意圖；圖6是本發明防止半導體組件引腳焊接短路的方法實施例1的示意圖；圖7是本發明防止半導體組件引腳焊接短路的方法實施例2的示意圖；圖8至圖10是本發明防止半導體組件引腳焊接短路方法的實施例3的示意圖；以及圖11是本發明防止半導體組件引腳焊接短路的方法實施例4的示意圖。
具體實施例方式
為簡單且清楚地顯示本發明半導體組件結構的特征所在，本發明的附圖僅顯示其中重要組件的示意圖；在實際應用中，該組件的形狀及連接方式較為復雜，相關組件的數量也可隨不同型號的封裝件而有所差異。
實施例1請參閱圖6，本發明防止半導體組件引腳焊接短路的方法實施例1包括在一電路板10上要焊接半導體組件引腳(圖未示)的位置自內而外設置一接觸區12、一焊接區14以及一阻焊區16。上述半導體組件可以是針通孔式(Pin Through Hole；PTH)封裝半導體組件，包括雙列直插式封裝(Dual In-line Package；DIP)組件、緊縮雙列直插式封裝(ShrinkDIP；SDIP)組件、薄膜雙列直插式封裝(Skinny DIP；SK-DIP)組件、單列式封裝(Single In-line Package；SIP)組件、交叉引腳封裝(Zig-ZagIn-line Package；ZIP)組件以及針型柵格陣列(Pin Grid Array PGA)封裝組件；也可為表面貼裝(Surface Mount Technology；SMT)封裝半導體組件，包括小型化封裝(Small Out-line Package；SOP)組件，四方扁平封裝(Quad Flat Package；QFP)組件，無引線芯片載體封裝(Leadless Chipcarrier；LCC)組件，塑料無引線芯片載體封裝(Plastic Leadless ChipCarrier；PLCC)組件，小外形J引線封裝(Small Out-Line J-Lead；SOJ)組件，球柵陣列封裝(Ball Grid Array；BGA)組件，帶式自動貼裝(TapeAutomated Bonding；TAB)組件，以及芯片級封裝(Chip Scale Package；CSP)組件。
該接觸區12是用以接合所述的半導體組件引腳，即是該半導體組件引腳與該電路板10直接接觸的區域。在圖6中，該接觸區12是一諸如圓形的幾何圖案區域。該焊接區14是設置在該接觸區12外部，供一焊料(一般為錫料)將該半導體組件引腳固定焊接在接觸區12，即該電路板10上。在圖6中，該焊接區14是一諸如圓形的幾何圖案區域。該阻焊區16是設置在該焊接區14外部，在該阻焊區16上，以噴涂、涂覆或印刷一層阻焊劑(一般為白漆或綠漆)，在該電路板上焊接上述半導體組件引腳，該引腳之間的焊料發生溢料時，防止各引腳之間相互連接發生短路，如果發生短路情況，嚴重時還會燒毀該半導體組件甚至該電路板10。在圖6中，該阻焊區16是一諸如圓形的幾何圖案區域。
可以理解地，當該半導體組件是針通孔式封裝半導體組件時，所述的接觸區12可以是一插接孔。
實施例2請參閱圖7，作為本發明防止半導體組件引腳焊接短路的方法實施例2，是在一電路板10’上要焊接半導體組件引腳(圖未示)的位置自內而外設置一接觸區12’，一焊接區14’以及一阻焊區16’。本實施例2與該實施例1不同之處在于該接觸區12’，焊接區14’以及阻焊區16’是設置為諸如矩形(包括正方形)的幾何圖案區域。
同樣，當該半導體組件是針通孔式封裝半導體組件時，所述的接觸區12’可以是一插接槽。
該實施例1和實施例2的接觸區12、12’，焊接區14、14’以及阻焊區16、16’并不限制均為圓形或矩形等幾何圖案的區域；也可依據該半導體組件引腳的形狀，設置成除了圓形或矩形外的其它幾何圖案形狀的區域；或該接觸區12、12’，焊接區14、14’以及阻焊區16、16’為所述的圓形、矩形的幾何圖案或其它不同形狀的幾何圖案的組合。以上所述的形狀(幾何圖案)或其組合只要滿足該接觸區12、12’，焊接區14、14’以及阻焊區16、16’是自內而外設置的條件，即可達到本發明防止半導體組件引腳焊接短路的功效。
實施例3圖8顯示，當半導體組件是針通孔式封裝半導體組件時，本發明的防止半導體組件引腳焊接短路的方法實施例3。一針通孔式封裝半導體組件20包括多條引腳22，在每一引腳22的適當位置設置一阻焊區24，在阻焊區24上以噴涂、涂覆、或印刷一層阻焊劑(一般為白漆或綠漆)。請參閱圖9，在一電路板30的插接孔32插接該引腳22時，使得該阻焊區24的下邊緣與該電路板的表面對齊，或如圖10所示，使得該阻焊區24的下邊緣稍低于該電路板30的表面。如此即可有效防止該半導體組件引腳焊接短路，即使在焊接過程中，焊料40(一般為錫料)沿該電路板30的插接孔32上升至該電路板30的表面發生溢錫現象，該引腳22也因為受到該阻焊區24阻焊劑的保護而不至于電性導通而使得該引腳22短路，從而避免更嚴重的情況發生，如燒毀該半導體組件20或該電路板30。
實施例4請參閱圖11，在本發明防止半導體組件引腳焊接短路的方法的實施例4中，該阻焊區24也可以是以間隔的方式設置在該引腳22上的適當位置，同樣可以達到保護該引腳22不會電性導通而短路，進而避免燒毀該半導體組件20或該電路板30。
可以理解地，當半導體組件是針通孔式封裝半導體組件時，本發明防止半導體組件引腳焊接短路的方法實施例3和實施例4也可分別應用在該實施1和實施例2中，以達成更佳的效果。
權利要求
1.一種防止半導體組件引腳焊接短路的方法，該引腳是焊接在一電路板上，其特征在于，該方法包括設置一接觸區，該引腳是焊接在該接觸區；設置一位于該接觸區外圍的焊接區，以提供一焊料在該焊接區而將該引腳焊接在該接觸區；以及設置一位于該焊接區外圍的阻焊區，以提供一阻焊劑覆蓋在其上。
2.如權利要求1所述的防止半導體組件引腳焊接短路的方法，其特征在于，該接觸區、焊接區以及阻焊區分別為幾何圖形。
3.如權利要求1所述的防止半導體組件引腳焊接短路的方法，其特征在于，該接觸區、焊接區以及阻焊區分別為不同的幾何圖形。
4.如權利要求1所述的防止半導體組件引腳焊接短路的方法，其特征在于，在該阻焊區上覆蓋阻焊劑的方式是下列方式所組成群組中的一種噴涂、涂覆及印刷的方式。
5.如權利要求1所述的防止半導體組件引腳焊接短路的方法，其特征在于，該半導體組件是針通孔式封裝半導體組件。
6.如權利要求1所述的防止半導體組件引腳焊接短路的方法，還包括在該半導體組件至少局部的引腳上設置第二阻焊區的步驟，以提供一阻焊劑覆蓋在其上。
7.一種防止半導體組件引腳焊接短路的方法，該引腳是焊接在一電路板上，該電路板上設有與該引腳對應的插接孔，其特征在于，該方法包括在該半導體組件至少局部的引腳上設置一阻焊區，以提供一阻焊劑覆蓋于其上；以及將該半導體組件的引腳插接在該電路板的插接孔內，使得至少有部分阻焊區位于該電路板的表面上方。
8.如權利要求7所述的防止半導體組件引腳焊接短路的方法，其特征在于，該半導體組件是針通孔式封裝半導體組件。
9.如權利要求8所述的防止半導體組件引腳焊接短路的方法，其特征在于，該針通孔式封裝半導體組件是選自包括由雙列直插式封裝組件，緊縮雙列直插式封裝組件，薄膜雙列直插式封裝組件，單列式封裝組件，交叉引腳封裝組件，以及針型柵格陣列封裝組件所組成的群組中一個。
10.如權利要求7所述的防止半導體組件引腳焊接短路的方法，其特征在于，該阻焊劑是設置在該半導體組件至少局部的每一引腳上。
11.如權利要求7所述的防止半導體組件引腳焊接短路的方法，其特征在于，該阻焊劑是以間隔的方式設置該半導體組件至少局部的引腳上。
全文摘要
一種防止半導體組件引腳焊接短路的方法包括設置一接觸區，該引腳是焊接在該接觸區；設置一位于該接觸區外圍的焊接區，以提供一焊料在該焊接區而將該引腳焊接在該接觸區；以及設置一位于該焊接區外圍的阻焊區，以提供一阻焊劑覆蓋在其上；當焊接該引腳時，焊料受到該阻焊區中的阻焊劑的阻擋，可防止該引腳因溢錫所產生的短路現象，從而避免了燒毀該半導體組件甚至該電路板情況的發生。
文檔編號H01L21/02GK1707766SQ200410046240
公開日2005年12月14日 申請日期2004年6月4日 優先權日2004年6月4日
發明者劉銘源, 蔡國良 申請人:英業達股份有限公司