專利名稱：可編程數模混合器件結構的制作方法
技術領域：
本發明屬電子電路設計技術領域，具體涉及一種可編程數模混合器件結構，該結構適合于自動控制、數據采集，及實時控制等方面應用需求。
背景技術：
FPMA(Field Programmable Digital-Analog Mixed Array，現場可編程數模混合陣列)是一種通過編程來實現即具有模擬功能，又有數字功能的器件。它既克服了FPGA、FPAA各自的不足，又實現了這兩者的優勢互補，使功能更強，適用面更廣。一般來說，大多數的系統都是模擬/數字混合系統。如壓力、溫度、速度等測量控制系統，前端的模擬信號量要經過放大、濾波、才能進行數字處理或控制。類似地，在通信、圖像、聲音等信號處理系統中，對信號要進行預放大、濾波、模/數轉換等處理后才能進行數字處理。因此，對這類模/數混合的系統，應用FPMA具有明顯的優勢。另外，利用FPMA可以在硬件電路不變的條件下，動態實現多種功能的應用系統；在不改變硬件電路的情況下，可以對系統的性能進行修改，有利于對產品進行快速的設計開發、更新升級；由于模擬功能也可以通過編程來實現，這可以實現真正意義上的“虛擬設備”。
FPMA的研究不僅在應用上具有廣闊的前景，而且在研究上也具有超前性。集成電路的研究方向一直是朝著高速度、低功耗、高密度、大規模、低成本及強功能等方向發展。為了有效地縮小應用系統的體積、增強功能，科技界早些年前就提出了片上系統SOC(Systemon Chip)的概念，并取得了一定的進展，但這種SOC一般都是定制的，不僅需要較長的開發時間，而且開發成本和風險也很大。FPMA作為一種通用的模擬/數字混合通用可編程芯片，可以通過編程實現即具有數字功能又有模擬功能的單片系統，這不僅對傳統的ASIC及SOC的設計構成了很大的挑戰，而且，對FPGA和FPAA也構成了潛在的競爭。因此，研究開發FPMA芯片，及相應的設計方法和技術是一個很誘人的發展方向，也是實現片上現場可編程系統芯片FPSOC(Field Programmable System on Chip)的一條途徑。
FPMA的結構設計所涵蓋的問題有可編程數字陣列中邏輯單元的組織、連線資源的配置、可編程模擬陣列中模擬配置單元的結合、數模接口的設計、可編程I/O單元的使用。FPMA結構同一般的系統結構非常類似，加上其自身所帶有的可編程的靈活性，有必要針對通用系統提出適合于多種需要的FPMA結構設計。
發明內容
本發明的目的在于提出一種靈活通用的可編程數模混合器件結構，以滿足自動控制、數據采集以及實時控制等應用的需求。
本發明提出的可編程數模混合器件(FPMA)結構，由可編程數字陣列、可編程模擬陣列、A/D以及D/A轉換器、可編程數字和模擬I/O口經電路連接組成。該結構設計靈活，考慮了模擬和數字的接口部分，并且根據大多數場合的需要優化了可編程數字陣列和可編程模擬陣列內部的單元及連線資源，數字陣列邏輯單元數為m×n個(2≤m，n≤100)，以利于實現數據通路應用優化的邏輯；模擬陣列的可配置模擬單元為k個(4≤k≤50)，以利于實現線性和非線性功能；數模轉換接口由放在每個可配置模擬單元內部的模數/數模轉換器ADC/DAC及方向選擇器組成；數字陣列的連線結構上，對于相鄰單元間采用短線連接，對于非相鄰單元間采用可分割長線或長線連接；模擬陣列的連線資源結構采用基于行的形式，用連線通道直線走線，k個CAU對稱地分布于連線通道兩邊，模數接口ADI連接模擬與數字兩個陣列。
(1)關于靈活的數模接口FPMA改變了固定位數的數據轉換接口在面積利用率和應用的靈活性上的不足。把數據轉換接口所具有的A/D或D/A功能，分解到每個模擬單元中去實現。即每個模擬單元均含有位數較少的A/D或D/A功能，取消專用的數據轉換接口模塊，通過增減模擬單元的數目來確定接口的精度。這樣，實現接口的功能可以根據要求來確定，使靈活性和功能都得到了增強。除此之外，A/D或D/A的結構也可以編程決定，如實現∑-Δ結構的ADC，或實現流水線結構的ADC或DAC等。FPMA的結構圖如圖1所示，圖中中間部分為右邊的可編程數字陣列單元，左邊的可編程模擬部分單元，取消了專用的數據轉換模塊，接口的功能同樣通過編程來實現。如圖2所示，數模的接口實際上是由放在每個可配置模擬單元內部的模數/數模轉換器ADC/DAC及方向選擇器組成。而外圍的數字和模擬I/O口則實現系統于外界的數據通信。
(2)關于優化的數字和模擬陣列數字陣列用來處理數字邏輯信號，對該模塊的要求是除了能實現通用的組合邏輯系統外，還要求能滿足快速的數據通路應用要求。由于在數據處理、誤差糾正等應用中，需要實現較多的運算，這些運算都具有數據通路的特點，因此，要求數字陣列除了能實現一般的通用邏輯外，還要能實現數據通路應用優化的邏輯，以加快處理的速度。
因此，數字陣列在連線結構上，對于相鄰單元間采用短線連接，以便實現高速的邏輯，及某些數據通路在斜向數據流的快速連接；對于非相鄰的單元間的連接，采用可分割長線或長線的連接。這些連線結構除了能滿足通用組合邏輯的的要求外，還能實現高效的數據通路的邏輯。在這些連線結構上既保證足夠的布通率，又盡量減少冗余，最大限度地提高芯片面積的利用率。圖2所示的即為可編程數字陣列基本邏輯結構。中間的單元矩陣為實現邏輯所需要的宏單元，左邊，右邊和下面的外圍模塊為可編程輸入輸出口，上面的模塊實現與模擬陣列的交互。
而模擬陣列除了能編程實現基本的增益放大、信號積分、信號濾波等線性功能外，還能實現比較、AD/DA轉換、壓控振蕩等非線性功能。
模擬陣列的連線資源結構采用基于行的形式，用專用的連線通道走線，10個CAU對稱地分布于連線通道兩邊。模數接口ADI連接模擬與數字兩個陣列。在模擬陣列中轉換后產生的數字信號可以通過該接口輸入到數字陣列，反之，數字陣列中的數字信號可以通過該接口輸入到模擬陣列。原理圖如圖3所示，圖中可編程模擬陣列由可配置模擬單元CAU(Configurable Analog Unit)、模擬連線資源ARR(Analog Routing Resource)、模擬輸入/輸出口AIO(Analog Input/Output)、模擬/數字接口ADI(Analog/Digital Interface)及作為系統資源的可編程參考電壓PRV(Programmable Reference Voltage)、時鐘源CLK及配置邏輯部分經電路連接組成。
本發明中，所述短線連接是指只通過一個編程開關的連線。可分割長線連接是指邊線長度可編程的連接。長線連接是指若干根邊線組成的長度固定、不可編程的連接。
本發明的器件結構靈活通用，可滿足自動控制、數據實時采集及實時控制的應用需求。
圖1.FPMA結構。
圖2.可配置模擬單元中的數據轉換接口。
圖3.FPMA數字陣列結構。
圖4.FPMA模擬陣列結構。
圖中標號1為模擬信號輸入輸出口，2為數字信號輸入輸出口，3為高速模數/數模轉換器ADC/DAC，4為方向選擇器，5為模擬函數發生器，6為編程可共享的電容陣列，7均為可編程I/O單元，8為MC單元，9為數字陣列與模擬陣列的交互單元，10為模擬信號的輸入輸出口，11為時鐘源，12為布線資源，13為參考電壓，14為可配置模擬單元，15為共享通道，16為配置邏輯。
具體實施例方式
圖1、圖2、圖3、圖4中所示的結構實際上就是本發明一個具體實施例子。因為本發明主要滿足計算機、通信、及圖象、聲音處理和測控系統領域的應用需要，在這類系統中輸入輸出信號均為模擬信號。如圖1所示，FPMA接受輸入的模擬信號到模擬陣列，根據實際需求在數字陣列產生數字信號，而數字信號通過外界的MCU和人機交互界面達到控制的目的，最終的輸出信號仍然通過FPMA送出。數字和模擬部分的接口如圖2所示，通過1.5位精度的高速模數/數模轉換器ADC/DAC及方向選擇器，，模擬和數字信號達到了互相通信的作用。
除了接口，該例子中所使用的數字陣列的規模如圖3所示包括4×4個MC單元。在4×4的MC單元的四周是可編程I/O單元，實現控制單元的輸入輸出管腳。而模擬陣列則只使用圖4中的10個可配置模擬單元。在時鐘源和參考電壓的作用下，通過布線資源將輸入的模擬信號處理后輸出。這樣，數字部分、模擬部分和數據轉換部分協同工作，在一塊芯片上完成了一般應用系統的功能。
此例中的結構就是一個包含4×4個MC單元，10個可配置模擬單元的可編程數模混合器件。
權利要求
1.一種可編程數模混合器件結構，其特征在于由可編程數字陣列、可編程模擬陣列、A/D以及D/A轉換器、可編程數字和模擬I/O口經電路連接組成，其中數字陣列邏輯單元數為n×m個，2≤m，n≤100，模擬陣列的可配置模擬單元為k個，4≤k≤50；數模轉換接口由放在每個可配置模擬單元內部的模數/數模轉換器ADC/DAC及方向選擇器組成；數字陣列的連線結構上，對于相鄰單元間采用短線連接，對于非相鄰單元間采用可分割長線或長線連接；模擬陣列的連線資源結構采用基于行的行式，用連線通道直線走線，k個CAU對稱地分布于連線通道兩邊，模數接口ADI連接模擬與數字兩個陣列。
2.根據權利要求1所述的可編程數模混合器件結構，其特征在于可編程數字陣列中，中間單元矩陣為實現邏輯所需的宏單元，左邊、右邊或下面的外圍模塊為可編程輸入輸出口。
3.根據權利要求1所述的可編程數模混合器件結構，其特征在于可編程模擬陣列由可配置模擬單元CAU、模擬連線資源ARR、模擬輸入/輸出口AIO、模擬/數字接口ADI及作為系統資源的可編程參考電壓PRV、時鐘源CLK及配置邏輯經電路連接組成。
全文摘要
本發明屬電子電路設計技術領域，具體為一種可編程數模混合器件(FPMA)結構。它由可編程數字陣列、可編程模擬陣列、A/D以及D/A轉換器、可編程數字和模擬I/O接口經電路連接組成。其中，數字陣列邏輯單元數為n×m個(2≤m，n≤100)，模擬陣列的可配置模擬單元為k個(4≤k≤50)；數模轉換接口由放在每個可配置模擬單元內部的模數/數模轉換器和方向選擇器組成。本發明結構靈活通用，可滿足自動控制、數據采集及實時控制等應用的需求。
文檔編號H01L21/70GK1558449SQ200410016239
公開日2004年12月29日 申請日期2004年2月11日 優先權日2004年2月11日
發明者童家榕, 曾璇, 郭斌林, 汪宇 申請人:復旦大學