專利名稱：能夠實現反向讀取的sonos型快閃存儲器陣列構架的制作方法
技術領域：
本發明屬于快閃存儲器設計，尤其涉及到SONOS(硅-氧化層-氮化層-氧化層-硅)型快閃存儲器中讀取方式和陣列構架的設計。
背景技術：
SONOS型快閃存儲器是一種具有硅-氧化層-氮化層-氧化層-硅結構的非揮發性快閃存儲器，它采用量子隧穿效應將電荷(電子或空穴)穿透隧穿氧化層注入到氮化硅介質層，并被氮化硅中分離的電荷陷阱所俘獲，這些俘獲的電荷將引起器件的閾值電壓明顯的改變，從而實現數據的存儲。對于采用溝道熱電子注入方式進行編程的器件，其俘獲的電荷在橫向分布比較窄，而且靠近編程點，如果讀取方向和編程方向一致(比如同在存儲單元的漏端)，即同向讀取，那么會由于讀取時加在漏端的電壓對俘獲電荷的屏蔽作用而產生穿通漏電流，降低存儲單元的編程效果，不利于數據正確而快速的讀取操作。如果采用反向讀取方式，即編程操作在存儲單元的源端進行，而讀取操作在存儲單元的漏端進行，則不會產生對俘獲電荷的屏蔽作用，使得數據能更快的讀出。
圖1是傳統的NOR結構的浮柵型快閃存儲器的陣列構架，其中存儲陣列由n×m個存儲單元構成，它被排列成n行m列，每行m個存儲單元的柵極共用連接到一條字線WLi(i＝1～n)上，每列n個存儲單元相互之間反向串接，而且它們的漏端(D)共同連接到一條位線BLi(i＝1～m)上，所有存儲單元的源端(S)連接到同一條源線SL上。其編程一般采用溝道熱電子注入，當在選中單元所在的字線和位線上加上一定的高壓后，溝道中產生的熱電子將注入到浮柵中，使存儲單元的閾值上升，達到編程的目的，而讀取的方向和編程方向一樣，也是在選中單元所在的字線和位線上加上一定的電壓，然后數據從位線上讀出。正是由于這種陣列中所有存儲單元共用一條源線SL，不利于實現反向讀取，因此一般不用于SONOS型快閃存儲器的陣列構架。
圖2是一種已有的適用于SONOS型快閃存儲器的反向讀取的陣列構架。和圖1所示陣列構架所不同的是它的源線被分成n/2條(n是字線的條數)。它通過源線SL進行編程操作，而數據是從位線BL方向讀出，從而實現了反向讀取。但它的缺點是在編程的時候，所有未選中的存儲單元的位線都需要偏置到和源線一樣的高壓，這不僅加重了系統的串擾問題，也增加了用于產生編程高壓的電荷泵電路的設計難度。另外，這種陣列構架中引到外圍電路的源線數量很多，而且由于源線需要傳輸高壓，所以源線的譯碼電路特別復雜，其所占的版圖面積很大。
發明內容
本發明的目的在于提出一種適用于SONOS型快閃存儲器的反向讀取的陣列構架。通過源線進行編程操作，而通過位線進行反向讀取操作來提高編程效果，加快讀取速度。通過每x列存儲單元共用一條源線SL，并且源線SL和位線BL的走線方向相同來改善系統的串擾，降低系統譯碼復雜度和難度，減少芯片面積的目的。
本發明所述的能夠實現反向讀取的SONOS型快閃存儲器陣列構架的特征在于，它是一個有n×m個存儲單元的陣列構架，其中每行的m個存儲單元共用一條水平方向走線的字線，用WL表示，整個存儲陣列共有n條字線；每列的n個存儲單元之間相互反向串接，每列的n個存儲單元共用一條位線，用BL表示，所述位線的走線方向垂直于字線的走線方向，整個存儲陣列共有m條位線；所述m條位線按照區塊進行劃分，每個區塊包含x條位線，共有n×x個存儲單元，它們共用一條源線，用SL表示，源線從這x列單元的中間引出，其走線方向和位線的走線方向相同，整個存儲陣列共有m/x個區塊和m/x條源線；在編程時，要被編程的存儲單元所在區塊中的源線被連接到電壓為VprogS的輸入信號端，它所在的字線被連接到電壓為VprogW的輸入信號端，它所在的位線被連接到電壓為0V的偏置端，而它所在區塊中的其他位線處于浮空狀態，其他字線被連接到電壓為0V的偏置端；對于其他區塊，其中存儲單元的源線和位線都被連接到電壓為0V的偏置端；在讀取時，要被讀取的存儲單元所在區塊中的源線被連接到電壓為0V的偏置端，它所在的字線被連接到電壓為VreadW的信號輸入端，它所在的位線是信號讀出線，被連接到電壓為VreadB的一端；而其余的包括其他區塊中的字線，位線和源線都被連接到電壓為0V的偏置端；在擦除時，整個存儲陣列中所有的字線都被連接到電壓為VeraW的信號輸入端，所有的源線都被連接到電壓為VeraS的信號輸入端，所有的位線都處于浮空狀態。
試驗證明，本發明能夠實現反向讀取，有利于提高編程效果，加快讀取速度，并且能夠減輕系統的串擾問題，大大降低系統譯碼的復雜度和難度，減少芯片面積。
圖1，傳統NOR結構的浮柵型快閃存儲器的陣列構架示意圖；圖2，一種已有的適用于SONOS型快閃存儲器的反向讀取的陣列構架示意圖；圖3，本發明提出的適用于SONOS型快閃存儲器的反向讀取的陣列構架示意圖；圖4，本發明提出的陣列構架在編程時各條引線所加電壓的示意圖；圖5，本發明提出的陣列構架在讀取時各條引線所加電壓的示意圖；圖6，本發明提出的陣列構架在擦除時各條引線所加電壓的示意圖；圖7，本發明提出的陣列構架和譯碼電路的一個具體實施例的示意圖。
具體實施例方式結合
本發明的具體實施方式
。
圖3所示的是本發明提出的適用于SONOS型快閃存儲器的反向讀取的陣列構架示意圖。其中n×m個存儲單元被排列成n行m列，每行的m個存儲單元的柵極共同連接到一條字線WL上，并且字線的走線方向為水平方向，整個存儲陣列共有n條字線(從WLl到WLn)。每列的n個存儲單元相互之間反向串接，它們的漏端(D)共同連接到一條位線BL上，并且位線的走線方向垂直于字線的走線方向，整個存儲陣列共有m條位線(從BLl到BLm)。所述m條位線按照區塊進行劃分，每個區塊包含x條位線，共有n×x個存儲單元(比如區塊301，區塊302和區塊303)，這n×x個存儲單元的源端(S)共同連接到一條源線SL上，并且源線從這x列單元的中間引出，比如對于第一個區塊301，其源線從第x/2列單元和第x/2+1列單元的中間引出來，其走線方向和位線的走線方向相同，整個存儲陣列共有m/x個區塊和m/x條源線(從SLl到SLm/x)。
圖4是本發明提出的陣列構架在編程時各條引線所加電壓的示意圖。其中401，402和403是如圖3所示的存儲陣列中所劃分的區塊。假設存儲單元411要被編程，那么它所在的區塊401中的源線SL1會被加壓到VprogS(比如4V)，其所在的字線WL2會被加壓到VprogW(比如8V)，而其所在的位線BLx/2會被偏置到0V。而區塊401中其他的位線(BL1到BLx/2-1和BLx/2+1到BLx)都處于浮空狀態，并且其他的字線(WL1，WL3到WLn)都會被偏置到0V。同時對于其他區塊(比如402和403)，其中存儲單元的源線(SL2到SLm/x)和位線(BLx+1到BLm)都被偏置到0V。在這種加壓模式下，對于存儲單元411，其字線，源線和位線電壓分別為VprogW，VprogS和0V，從而能從源線方向被編程。
需要指出的是本發明提出的陣列構架及其編程方式可以大大改善存儲單元在編程時面臨的串擾問題。雖然對于區塊401中和存儲單元411同一列的其他不需要被編程的存儲單元(比如存儲單元412)，其字線、源線和位線電壓分別為0V，VprogS和0V，在這種電壓模式下，它們會受到這些電壓的影響，不利于這些存儲單元中數據的保持。同樣，對于區塊401中和存儲單元411同一行的其他不需要被編程的存儲單元(比如存儲單元413，其字線，源線和位線電壓分別為VprogW，VprogS和浮空)，和存儲單元411不同行也不同列的其他不需要被編程的存儲單元(比如存儲單元414，其字線，源線和位線電壓分別為0V，VprogS和浮空)，他們同樣會受到相應電壓的影響，從而影響所存儲數據的保持特性。但是在本發明提出的構架中，對于其他區塊(比如區塊402，403)中的存儲單元，它們的源線(SL2到SLm/x)和位線(BLx+1到BLm)都被偏置到0V，因此它們不會受到電壓的影響，從而有利于保持所存儲的數據。這樣，整個存儲陣列中的存儲單元大部分不受電壓的影響，因此，本發明提出的陣列構架大大改善了整個系統的串擾問題。
圖5是本發明提出的陣列構架在讀取時各條引線所加電壓的示意圖。其中501，502和503是如圖3所示的存儲陣列中所劃分的區塊。假設存儲單元511要被讀出，那么它所在的區塊501中的源線SL1會被偏置到0V，其所在的字線WL2會被加壓到VreadW(比如4V)，而其所在的位線BLx/2會被偏置到VreadB(比如1V)。而其余所有的字線(WL1，WL3到WLn)，位線(BL1到BLx/2-1和BLx/2+1到BLm)和源線(SL2到SLm/x)都被偏置到0V。
需要指出的是在這種電壓模式下，數據通過位線BLx/2把存儲單元511中所存儲的數據讀取出來，這和其從源線SL1進行編程的方向正好相反，因此實現了反向讀取，有利于提高編程效果，加快讀取速度。
圖6是本發明提出的陣列構架在擦除時各條引線所加電壓的示意圖。其中601，602和603是如圖3所示的存儲陣列中所劃分的區塊。由于擦除操作需要把所有存儲單元所存儲的內容全部擦除，所以所有的字線(WL1到WLn)都被偏置到VeraW(比如-8V)，所有的源線(SL1到SLm/x)都被偏置到VeraS(比如4V)，而所有的位線(BL1到BLm)都處于浮空狀態。這樣所有存儲單元中的數據都從源線方向被擦除。
圖7是本發明提出的陣列構架和譯碼電路的一個具體實施例的示意圖。它由存儲陣列701，字線WL的低壓譯碼和高壓轉換電路702，源線SL的低壓譯碼和高壓轉換電路703，位線轉換電路704，位線轉換電路柵極的譯碼電路705和全局位線GBL的譯碼電路706構成。其中存儲陣列701只包含了一個如圖3所示的由n行16列存儲單元構成的一個區塊(即x＝16)。字線WL的低壓譯碼和高壓轉換電路702用于實現對存儲陣列701進行讀取操作，編程操作和擦除操作時字線的選中和相應電壓的切換，源線SL的低壓譯碼和高壓轉換電路703用于實現對存儲陣列701進行讀取操作，編程操作和擦除操作時源線的選中和相應電壓的切換。而位線轉換電路704用于實現位線BL和全局位線GBL的轉換，其中的MOS管(N1-N16)都是能承受高壓的高壓nMOS管，其中N1-N8的柵極都連接到同一個控制線Gatel，N9-N16的柵極都連接到同一個控制線Gate2上。而控制信號線Gatel和Gate2都由位線轉換電路柵極的譯碼電路705產生。而全局位線GBL的譯碼電路706實現對全局位線GBL的譯碼功能。
需要指出的是由于本發明提出的陣列構架中的位線BL在編程，擦除和讀取時的電壓只可能是0V，浮空或者VreadB狀態，所以全局位線GBL都是低壓信號，因此位線轉換電路柵極的譯碼電路705和全局位線GBL的譯碼電路706全部采用低壓譯碼電路，不需要再進行高壓轉化，這樣，譯碼電路的復雜度和難度大大降低，同時也大大減少了其所占的芯片面積。
如上所述，本發明提出的陣列構架能夠實現反向讀取的功能，有利于提高編程效果，加快讀取速度，并且能夠減輕系統的串擾問題，大大降低系統譯碼的復雜度和難度，減少芯片面積。它特別適合用在SONOS快閃存儲器的陣列構架設計中。
盡管上述描述非常詳細，但這僅僅是本發明原理的說明，很顯然，本發明不局限于本文所披露和說明的這個實施例。因此，不超出本發明構思和范圍內可能做出的適當變化都將包含在本發明的進一步實施例中。
權利要求
1.能夠實現反向讀取的SONOS型快閃存儲器陣列構架屬于快閃存儲器設計技術領域，其特征在于，它是一個有n×m個存儲單元的陣列構架，其中每行的m個存儲單元共用一條水平方向走線的字線，用WL表示，整個存儲陣列共有n條字線；每列的n個存儲單元之間相互反向串接，每列的n個存儲單元共用一條位線，用BL表示，所述位線的走線方向垂直于字線的走線方向，整個存儲陣列共有m條位線；所述m條位線按照區塊進行劃分，每個區塊包含x條位線，共有n×x個存儲單元，它們共用一條源線，用SL表示，源線從這x列單元的中間引出，其走線方向和位線的走線方向相同，整個存儲陣列共有m/x個區塊和m/x條源線；在編程時，要被編程的存儲單元所在區塊中的源線被連接到電壓為VprogS的輸入信號端，它所在的字線被連接到電壓為VprogW的輸入信號端，它所在的位線被連接到電壓為0V的偏置端，而它所在區塊中的其他位線處于浮空狀態，其他字線被連接到電壓為0V的偏置端；對于其他區塊，其中存儲單元的源線和位線都被連接到電壓為0V的偏置端；在讀取時，要被讀取的存儲單元所在區塊中的源線被連接到電壓為0V的偏置端，它所在的字線被連接到電壓為VreadW的信號輸入端，它所在的位線是信號讀出線，被連接到電壓為VreadB的一端；而其余的包括其他區塊中的字線，位線和源線都被連接到電壓為0V的偏置端；在擦除時，整個存儲陣列中所有的字線都被連接到電壓為VeraW的信號輸入端，所有的源線都被連接到電壓為VeraS的信號輸入端，所有的位線都處于浮空狀態。
全文摘要
能夠實現反向讀取的SONOS型快閃存儲器陣列構架屬于快閃存儲器設計技術領域，其特征在于它通過源線編程，而通過位線進行反向讀取；它還通過每x列存儲單元共用一條源線，而源線又和位線具有相同的走線方向。從而提高了編程效果，加快了讀取速度，還改善了系統的串擾，降低了系統譯碼的復雜度，減少了芯片面積。
文檔編號H01L27/115GK1610123SQ20041000967
公開日2005年4月27日 申請日期2004年10月15日 優先權日2004年10月15日
發明者伍冬, 潘立陽, 朱鈞 申請人:清華大學