專利名稱：電容介電層結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種介電層結(jié)構(gòu)及其制造方法，具體地涉及一種用于DRAM電容的介電層堆棧結(jié)構(gòu)及其制造方法。
背景技術(shù)：
由于半導(dǎo)體產(chǎn)業(yè)快速發(fā)展，生產(chǎn)技術(shù)進(jìn)入深次微米的層級(jí)，使得半導(dǎo)體組件日趨微小化與高密度化。因此對(duì)于發(fā)展下一代高密度動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory；DRAM)而言，必須配合高介電材料來(lái)提高單元儲(chǔ)存電容以達(dá)到高密度化與縮小組件的目的。
高介電材料的選擇除了考慮其介電常數(shù)外，還需評(píng)估應(yīng)用于組件后的等效厚度、漏電流、崩潰電壓、熱穩(wěn)定性、及是否容易制備與加工等因素。許多高介電材料為金屬氧化物，如二氧化鈦(TiO2)與五氧化二鉭(Ta2O5)等，其雖具有高介電常數(shù)，但和基底或門極電極材料間的熱穩(wěn)定性差，且漏電流往往太大，以致介電層厚度不能太薄，故電容增加有限。其它常用的介電材料還有如二氧化硅(SiO2)、氮氧化硅(SiON)及氮化硅(Si3N4)等。
氮氧化硅是一種介于二氧化硅與氮化硅之間的介電材料，通常是使用二氯硅甲烷(SiH2Cl2)、硅甲烷(SiH4)、氨氣(NH3)、或氧化亞氮(N2O)為前驅(qū)物來(lái)進(jìn)行化學(xué)氣相沉積(chemical vapor deposition；CVD)制作工藝而得。然而用此法制得的氮氧化硅并無(wú)特定結(jié)構(gòu)，加上使用含氫的前驅(qū)物而容易遇到電子阻陷的問題，故不適合做為儲(chǔ)存單元的介電材料。
許多DRAM制造業(yè)者常使用硅/氮化硅/氧化硅(Si/SiN/SiO2)的堆棧結(jié)構(gòu)來(lái)做為單元的介電層。圖1顯示一公知DRAM結(jié)構(gòu)的剖面圖，具有一晶體管102與一溝槽式電容106在一基底110上。如圖1所示，此電容的介電層為氮化硅層122與氧化硅層136覆蓋在其上，而形成硅/氮化硅/氧化硅的堆棧結(jié)構(gòu)。然而，當(dāng)為了進(jìn)一步提高電容而將氧化層變薄時(shí)，則會(huì)引起漏電流急劇地增加。雖然，有部分的DRAM制造業(yè)者還在利用氨氣(NH3)進(jìn)行后氧化退火(post oxidation anneal；POA)處理上述的氧化層，使其氮化來(lái)提高介電常數(shù)，但也因使用了含氫的氣體處理而造成較高的漏電流。這些對(duì)漏電流控制要求嚴(yán)格的DRAM而言，都限制了組件往微小尺寸發(fā)展的可能性。
因此對(duì)于一種在提高儲(chǔ)存電容的同時(shí)，又不致提高漏電流的介電層堆棧結(jié)構(gòu)及其制造方法有強(qiáng)烈的需求，發(fā)展其技術(shù)已是刻不容緩的事。
發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種介電層堆棧結(jié)構(gòu)及其制造方法，用以提高介電層的介電常數(shù)，進(jìn)而增加DRAM單元的儲(chǔ)存電容，并具有低漏電流的特性。
鑒于上述目的，本發(fā)明的一個(gè)特征，是提供一種硅/氮化硅/氮氧化硅(Si/SiN/SiON)的堆棧結(jié)構(gòu)來(lái)做為單元的介電層。此種堆棧結(jié)構(gòu)具有更高的介電常數(shù)，故可提高單元的儲(chǔ)存電容。另一方面，依本發(fā)明制得的氮氧化硅具有較低的漏電流，故制造電容時(shí)可減少介電層厚度，因而還可有效提高儲(chǔ)存電容。
本發(fā)明的另一特征，是提供一種制造硅/氮化硅/氮氧化硅結(jié)構(gòu)的方法，使其適合做為DRAM電容的介電層。其中氮氧化硅的形成是采用濕式氧化法，除了氫氣(H2)與氧氣(O2)外，還同時(shí)加入了氧化亞氮(N2O)進(jìn)行氧化而生成氮氧化硅，隨后并利用氧化亞氮對(duì)它進(jìn)行高溫退火處理。所得到的氮氧化硅除了有較高的介電常數(shù)外，還具有較少的電子阻陷，故可增加氮氧化硅層的強(qiáng)度。此外，由于制作工藝所使用的前驅(qū)物為未含氫的氣體，因此可有效降低漏電流，進(jìn)而提高崩潰電壓。另一方面，以氧化亞氮所進(jìn)行的濕式氧化法與退火處理均很容易融入目前制作工藝，因此有利于整合與延續(xù)目前DRAM制作工藝的發(fā)展。
為讓本發(fā)明的上述與其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下面結(jié)合附圖加以說明。
圖1顯示一公知DRAM結(jié)構(gòu)的剖面圖；圖2a至圖2c顯示依本發(fā)明制造介電層堆棧結(jié)構(gòu)的剖面圖。
附圖標(biāo)號(hào)簡(jiǎn)單說明
102晶體管 106溝槽式電容110基底 122氮化硅層136氧化硅層 200基底202溝槽結(jié)構(gòu) 208下電極214氮化硅層 218氮氧化硅層具體實(shí)施方式
本發(fā)明的電容介電層結(jié)構(gòu)及其制造方法的一優(yōu)選實(shí)施例，將參照附圖詳述如下。
圖2a至圖2c顯示依本發(fā)明制造介電層堆棧結(jié)構(gòu)的剖面圖。圖2a是一具有預(yù)定溝槽式電容結(jié)構(gòu)的基底200的剖面圖，其具有一溝槽結(jié)構(gòu)202，且已形成一下電極208在溝槽結(jié)構(gòu)202的內(nèi)側(cè)，基底200通常為硅晶圓。介電層的制造由圖2b開始。如圖2b所示，先沉積一氮化硅層214在基底200及溝槽結(jié)構(gòu)202的表面上，其可利用一般化學(xué)氣相沉積制作工藝來(lái)形成，如低壓化學(xué)氣相沉積(low pressure chemical vapor deposition；LPCVD)、等離子輔助化學(xué)氣相沉積(plasma-enhanced chemical vapor deposition；PECVD)、光分解化學(xué)氣相沉積(photo chemical vapor deposition；photo-CVD)等，通常是使用二氯硅甲烷(SiH2Cl2)與氨氣(NH3)作為反應(yīng)氣體來(lái)進(jìn)行等離子輔助化學(xué)氣相沉積制作工藝。此氮化硅層214在溝槽中的厚度約為38埃至42埃，優(yōu)選的約為40埃。
接著，如圖2c所示，生成一氮氧化硅層218在上述的氮化硅層214之上，因此最后所形成的堆棧結(jié)構(gòu)為一硅/氮化硅/氮氧化硅(Si/SiN/SiON)結(jié)構(gòu)。氮氧化硅層218是先利用濕式氧化法在大氣壓下、溫度約為850℃-950℃的環(huán)境中所形成，優(yōu)選的溫度約為900℃。在此制作工藝中除了加入氫氣(H2)與氧氣(O2)外，還同時(shí)加入了氧化亞氮(N2O)來(lái)進(jìn)行反應(yīng)，因此可直接生成一氮氧化硅材料，而非氧化硅材料。然后在約850℃-950℃的溫度下，優(yōu)選的約為900℃，使用氧化亞氮退火處理上述的氮氧化硅層218約30分鐘。氮氧化硅層218在溝槽中覆蓋氮化硅層214的優(yōu)選厚度約為8埃至12埃，更佳的約為10埃。以氧化亞氮進(jìn)行高溫退火處理不但可減少電子阻陷的密度從而增加氮氧化硅材料的強(qiáng)度，還可使更多的氮原子進(jìn)入到材料中，而有效提高材料的介電常數(shù)。此外，由于制作工藝中使用不含氫的氣體來(lái)處理氮氧化硅層218，因此可有效降低漏電流，進(jìn)而提高崩潰電壓。另一方面，此結(jié)構(gòu)可通過改良目前制作工藝而得，故有利于整合與延續(xù)目前DRAM制作工藝的發(fā)展。
根據(jù)本發(fā)明的介電層結(jié)構(gòu)及制造方法所制得到的溝槽式電容，其制造方法除了采用氧化亞氮進(jìn)行濕式氧化及退火制作工藝得到氮氧化硅介電層以外，其余制造步驟可利用一般的溝槽式電容制作工藝，進(jìn)而形成如圖2c所示的介電層結(jié)構(gòu)。同公知的溝槽式電容相比較，依本發(fā)明制造的溝槽式電容不但具有更高的介電常數(shù)及儲(chǔ)存電容，還同時(shí)降低了30％-60％的漏電流并提高崩潰電壓5％以上，還由于有效地降低了漏電流的影響，因此可大幅提高組件的使用壽命。
由上述本發(fā)明的優(yōu)選實(shí)施例可知，本發(fā)明所形成的硅/氮化硅/氮氧化硅堆棧結(jié)構(gòu)，具有更高的介電常數(shù)，故可有效提高單元的儲(chǔ)存電容。另一方面，以氧化亞氮為前驅(qū)物進(jìn)行退火處理，不但可減少電子阻陷的問題，還可有效降低漏電流及提高崩潰電壓。依本發(fā)明所制得的溝槽式DRAM還因具有低漏電流的特性，而延長(zhǎng)了使用壽命。
此外，本發(fā)明的介電層結(jié)構(gòu)雖是以溝槽式電容結(jié)構(gòu)為實(shí)施例的應(yīng)用說明，但其也可應(yīng)用在其它電容結(jié)構(gòu)上，如堆棧式電容結(jié)構(gòu)。
雖然本發(fā)明已結(jié)合優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種電容介電層結(jié)構(gòu)，至少包括一基底，具有至少一預(yù)定電容結(jié)構(gòu)；一氮化物層形成在該預(yù)定電容結(jié)構(gòu)的表面；以及一氮氧化物層形成在該氮化物層的表面，其中該氮氧化物層是利用氧化亞氮(N2O)來(lái)進(jìn)行濕式氧化法與高溫退火處理而得。
2.如權(quán)利要求1所述的電容介電層結(jié)構(gòu)，其中上述的預(yù)定電容結(jié)構(gòu)是一溝槽式電容結(jié)構(gòu)或一堆棧式電容結(jié)構(gòu)。
3.如權(quán)利要求1所述的電容介電層結(jié)構(gòu)，其中上述的氮化物層是一氮化硅層。
4.如權(quán)利要求1所述的電容介電層結(jié)構(gòu)，其中上述的氮氧化物層是一氮氧化硅層。
5.如權(quán)利要求1所述的電容介電層結(jié)構(gòu)，其中上述的濕式氧化法是使用氧化亞氮為前驅(qū)物，在溫度約為850℃-950℃的環(huán)境下進(jìn)行反應(yīng)。
6.一種制造溝槽式電容介電層的方法，至少包括提供一基底，該基底至少具一溝槽式電容結(jié)構(gòu)；沉積一氮化硅層在該溝槽式電容結(jié)構(gòu)的表面；使用氧化亞氮(N2O)進(jìn)行濕式氧化制作工藝以生成一氮氧化硅層在該氮化硅層之上；以及使用氧化亞氮高溫退火處理該氮氧化硅層。
7.如權(quán)利要求6所述的制造溝槽式電容介電層的方法，其中上述的濕式氧化制作工藝是在大氣壓、溫度約為850℃-950℃的環(huán)境中進(jìn)行反應(yīng)。
8.如權(quán)利要求6所述的制造溝槽式電容介電層的方法，其中上述的高溫退火處理的溫度約為850℃-950℃。
9.如權(quán)利要求6所述的制造溝槽式電容介電層的方法，其中上述的氮化硅層厚度約為38埃至42埃。
10.如權(quán)利要求6項(xiàng)所述的制造溝槽式電容介電層的方法，其中上述的氮氧化硅層厚度約為8埃至12埃。
全文摘要
一種電容介電層的結(jié)構(gòu)及制造方法。此電容介電層結(jié)構(gòu)具有一預(yù)定電容結(jié)構(gòu)的基底、一氮化物層形成在預(yù)定電容結(jié)構(gòu)的表面上，及一氮氧化物層形成在氮化物層之上，以形成一硅/氮化物/氮氧化物的堆棧結(jié)構(gòu)。其中，氮氧化物層是在濕式氧化制作工藝中加入氧化亞氮進(jìn)行反應(yīng)而得，隨后并使用氧化亞氮進(jìn)行高溫退火處理。此結(jié)構(gòu)不但具有較高的介電常數(shù)，還由于使用不含氫的氣體反應(yīng)，因此可有效降低漏電流。
文檔編號(hào)H01L21/70GK1630043SQ20031012236
公開日2005年6月22日 申請(qǐng)日期2003年12月19日 優(yōu)先權(quán)日2003年12月19日
發(fā)明者巫勇賢, 莊慧伶 申請(qǐng)人:茂德科技股份有限公司