專利名稱：與深亞微米射頻工藝兼容的硅光電探測器的制作方法
技術領域：
本發明涉及一種光電探測器的結構及制作方法，特別涉及一種與深亞微米射頻標準互補金屬氧化物半導體(RF_CMOS)工藝完全兼容的硅基光電探測器結構。
背景技術：
目前主流接收機均為化合物光電探測器，它與硅基接收機專用集成電路之間用金屬線鍵合(WIRE BONDING)混合集成。混合集成使探測器附近的表面有凸出的壓焊線，限制了光纖耦合的活動范圍，并且通常一個壓焊盤的面積為100×100μm2，產生了較大的寄生電容。本發明不僅可以實現光接收機全硅化的單片集成，而且可以和高速CMOS電路，如射頻集成電路(RFIC)實現全兼容。這使得光接收機的功能將更加靈活，接收模塊的器件成本和封裝成本會大幅降低，去掉壓焊線后在光纖耦合時耦合會更容易，能降低耦合成本，容易工業化。
發明內容
本發明的目的是為了克服現有技術中存在的不足，提供一種高速且與深亞微米射頻_互補金屬氧化物半導體(RF_CMOS)工藝兼容的硅光電探測器。
本發明與深亞微米射頻工藝兼容的硅光電探測器，包括一個p-型半導體襯底，其特征在于，所述p-型半導體襯底內設置有一個深n型阱，n型阱設置于所述襯底上，淺溝槽隔離區設置于n型阱中，四條叉指狀的P+型擴散區設置在n型阱上；所述四條叉指狀的P+型擴散區上設置有增透膜層由叉指狀的P+型擴散區與n型阱構成光電二級管的pn結，由n型阱與P+型保護環構成屏蔽二級管。
所述增透膜是二氧化硅和氮化硅構成的增透膜。所述叉指狀的P+型擴散區去除鈍化層。所述所述n型阱周圍設置有P+型保護環。
所說的深亞微米RF_CMOS工藝技術是指晶體管的特征尺寸小于或等于0.25μm，該深亞微米CMOS工藝技術可以用于射頻集成電路(RFIC)的制作，由于采用了淺溝槽隔離和深N阱技術的CMOS工藝技術，可以提高器件之間的隔離效果和有效的降低襯底的噪聲對電路的影響，以滿足射頻集成電路設計的要求。
所說的CMOS接收機電路是指將光電探測器輸出的電流信號轉換為數字電路需要的電壓信號的硅基CMOS集成電路。
所說的VSR系統是在短距離內實現高速信息傳輸的方法，通過12根多模光纖傳輸，單個鏈路的速率為1.25G bit/s，距離在300m以內，總的傳輸速率達10G bit/s。該發明用作VSR系統中接收部分的光電探測器。
與現有主流技術相比，本發明具有以下突出的優點1、硅基光電探測器與接收電路單片集成的電路(OEIC)不僅具有光電轉換和放大功能，而且由于硅集成電路已經成熟，可以方便地引入電子的邏輯處理、存儲和智能控制功能。
2、光電集成電路消除了封裝、引線和連線等寄生參量的影響，可以實現極高的速率，同時還具有體積小、成品率高和可靠性好等優點。
3、本發明充分的利用了目前先進的深亞微米RF CMOS工藝技術中的淺溝槽隔離和深N阱技術。形成了縱向結構的探測器，有效的提高了探測器的性能。
圖1是本發明的版圖結構示意圖；圖2是圖1的剖面結構示意圖。
具體實施例方式
本發明是通過以下方法來實現的圖1顯示光電探測器的版圖結構，用于在深亞微米的RF_CMOS工藝上進行制作，圖2示出了光電探測器的縱向剖面結構圖，主要顯示了光電探測器的縱向尺寸。
p-型半導體襯底1，深n型阱2，該深n型阱2制作在襯底1中；n型阱4，該n型阱4制作在襯底1上；淺溝槽隔離區3，該淺溝槽隔離區3制作在n型阱4中；四條叉指狀的P+型擴散區4，該四條叉指狀的P+型擴散區6設置在n型阱4上；P+型保護環7，該P+型保護環7制作在在襯底1上并且在n型阱4周圍；增透膜層11，該增透膜層11淀積在四條叉指狀的P+型擴散區6的上面；由叉指狀的P+型擴散區6與n型阱4構成光電二級管的pn結，由n型阱4與P+型保護環7構成屏蔽二級管。
下面結合圖1和圖2進行詳細的闡述首先在P-型半導體襯底1上做深N型阱2，如圖2所示，其深度約為2.5μm，注入濃度為3×1017cm-3。
然后通過光刻、腐蝕后形成淺溝槽(STI)隔離區3。此后在深N阱上作出N阱，縱向深度約為0.95μm，注入濃度為1×1017cm-3。注意在進行MOS晶體管調柵壓注入時需要用掩蔽膜將光探測器區域掩蔽起來。
n+擴散區5是與NMOS管的源極和漏極同時制備的，形成了N阱的接觸；叉指狀P+型擴散區6和P+型保護環(Guard ring)7是同PMOS管的源極和漏極同時制備的。
此后做出CMOS晶體管與光電二級管的各個電極。叉指狀P+擴散區6上鋁電極10(圖1中示出)為光電二極管的正極，n阱的引出鋁電極8為負極，P+型保護環7引出鋁電極9。
然后在叉指狀P+型擴散區6上腐蝕掉光電探測器上面的SiO2層6和鈍化層12，可以減少光反射的能量損失而增加了探測器對光的吸收效率。為了清楚的顯示各個電極以及擴散區的位置，圖1中省略了鈍化層。
最后在光電探測器的上面做增透膜層11，通過減少光的反射以提高對光的吸收效率。注意，此步驟為制作本發明的可選擇項，因為在一些CMOS工藝中不提供此項工藝。
工作時光電二極管反偏，形成耗盡區，當有光照時耗盡區內形成大量的光生載流子。保護環的電極接地，與n型阱2形成的反偏pn結可以屏蔽襯底深處產生的光生載流子的擴散，提高了光電探測器的速度。
若將光電探測器與CMOS接收機電路集成在同一半導體硅襯底上，則可以完成將光信號轉換成電壓信號的功能。這樣不僅提高了整體電路的可靠性和穩定性，也降低了總的封裝成本。
下面結合實施例和附圖進一步闡述本發明。
結合圖1與圖2，光電探測器的具體制作工藝如下1、在P-型半導體襯底1上制作面積為16μm×16μm的深N型阱2，摻雜濃度為3×1017cm-3，阱深約為2.5μm。
2、在將要做叉指狀P+型擴散區3的周圍形成淺溝槽的隔離環，深度約為0.8μm。
3、在深N型阱2的上面制作面積為20μm×20μm的N型阱4，是與P型MOS管的N型阱同時制備。深度約為0.95μm，注入濃度為1×1017cm-3。
4、進行N型阱的接觸擴散區5，攙雜濃度為1×1020cm-3，N+擴散區5是與N型MOS管的源極和漏極同時制備的。
5、同時形成叉指狀P+型擴散區6和P+型保護環7，攙雜濃度為1×1020cm-3，圖中所示，共有4個叉指條均勻分布在n型阱4中，每個叉指條的寬度為1.5μm，每兩個叉指條之間的距離為2μm，其結深約為0.16μm；叉指狀P+型擴散區6和P+型保護環7同PMOS管的源極和漏極同時制備。5和6構成光電二極管的pn結。
6、引出各電極，如圖1所示，保護環7與N阱接觸5的電極9和8均做成環狀，可以保證良好的接觸，叉指狀P+擴散區電極10則從上部引出。
7、在叉指狀P+型擴散區6上腐蝕掉光電探測器上面的二氧化硅(SiO2)層10和鈍化層12，可以減少光反射的能量損失而增加了探測器對光的吸收效率。
在光電探測器的上面做增透膜層11，通過減少光的反射以提高探測器對光的吸收效率。注意，此步驟為制作本發明的可選擇項，因為在一些CMOS工藝中不提供此項工藝。
權利要求
1.一種與深亞微米射頻工藝兼容的硅光電探測器，包括一個p-型半導體襯底，其特征在于，所述p-型半導體襯底內設置有一個深n型阱，n型阱設置于所述襯底上，淺溝槽隔離區設置于n型阱中，四條叉指狀的P+型擴散區設置在n型阱上；所述四條叉指狀的P+型擴散區上設置有增透膜層由叉指狀的P+型擴散區與n型阱構成光電二級管的pn結，由n型阱與P+型保護環構成屏蔽二級管。
2.根據權利要求1所述的與深亞微米射頻工藝兼容的硅光電探測器，其特征是，所述增透膜是二氧化硅和氮化硅構成的增透膜。
3.根據權利要求1所述的與深亞微米射頻工藝兼容的硅光電探測器，其特征是，所述叉指狀的P+型擴散區去除鈍化層。
4.根據權利要求1所述的與深亞微米射頻工藝兼容的硅光電探測器，其特征是，所述所述n型阱周圍設置有P+型保護環。
全文摘要
本發明公開了一種高速且與深亞微米射頻_互補金屬氧化物半導體(RF_CMOS)工藝兼容的硅光電探測器。其采用技術方案是，p
文檔編號H01L27/14GK1556546SQ200310122068
公開日2004年12月22日 申請日期2003年12月31日 優先權日2003年12月31日
發明者毛陸虹, 李煒, 陳弘達, 陳永權, 張曉瀟 申請人:天津大學