專利名稱：用于制造具有在位線方向延伸的接觸體的半導體器件的方法
技術領域：
本發明涉及半導體器件。更具體地，本發明涉及用于制造具有存儲電極接觸體的半導體器件的方法，存儲電極接觸體在朝著位線的方向延伸，以增加電容器的存儲電極接觸體和存儲電極之間的接觸面積。
背景技術：
因為半導體器件變得更高度地集成，所以晶體管的尺寸減小、DRAM單元的集成度增加，例如，產生大規模的十億位DRAM單元。
通常，DRAM單元包括單晶體管和電容器，單晶體管DRAM單元要求電容器存儲足夠的電荷，以允許單元狀態在刷新周期之間保持選中狀態。而且，根據用來形成單元電容器的方法，DRAM單元可以分為層疊單元或溝槽單元之一。參考層疊的DRAM，存在用來獲得占較小面積的單元電容器的各種方法，以遵守設計規則的減小。例如，已廣泛地研究了增加電容器存儲電極的高度的方法、使用半球形顆粒(HSG)增加有效表面積的方法，以及利用通過一個圓柱形存儲(OCS)電容器的圓柱的內部和外部區域的方法。具體，已提出OCS電容器是遵守設計規則進一步減小、占較小的面積的最有可能的電容器類型。
但是，常規的OCS電容器導致兩個位故障。當DRAM單元中的電容器電極倒塌和接觸其它DRAM單元的其它電容器電極時，產生一對位故障，由此導致每個DRAM單元出錯。換句話說，由于設計規則減小，所以當存儲器電極2維地布置且其間的間距急劇地減小時，圓柱形電容器電極易于坍塌。
圖1是說明具有常規存儲電極的半導體器件的頂視圖。
參考圖1，在位線30和字線，即柵極線20方向彼此垂直地布置OCS電容器的常規存儲電極50。在頂視圖中，存儲電極50可以形成為矩形，每個存儲電極具有主軸，例如在位線30方向，以及在位線30的方向上彼此鄰近地布置。此外，直角邊緣可能被環繞，如圖1所示。而且，存儲電極50形成為具有主軸的矩形，例如，在柵極線20方向，以及在柵極線20的方向彼此鄰近地布置。
在具有矩形電極和遵守0.1μm的設計規則的DRAM單元中，主軸方向的矩形電極的尺寸約為300nm，次軸方向的電極尺寸約為120nm。因此，存儲電極50之間的間距不超過約80nm。而且，存儲電極50的高度應該約1500nm，以保正DRAM需要的電容量。
由此，圓柱形存儲電極50的高/寬比變為12或更多。因此，圓柱形存儲電極50非常易于坍塌。當存儲電極50傾斜或倒塌時，由于其間80nm的非常狹窄的間距，存儲電極彼此接觸。因此，受到一對位故障。由于DRAM單元的設計規則減小，例如減小到約0.1nm或更小，因此也增加存儲電極之間的一對位故障的可能性。
已認識到如圖1所示的存儲電極50的坍塌源于存儲電極50的布置。為此，已試圖改變存儲電極50的布置，以增加其間的間距。
當如圖1所示布置存儲電極50時，存儲電極50可以與接觸體對準，接觸體電連接具有有源區11的存儲電極50，有源區11由半導體襯底的器件隔離區15定義。但是，如果存儲電極50的布置改變，那么接觸體不能恰當地與存儲電極50對準。如圖1所示，在常規方法中，存儲電極50重疊在半導體襯底的有源區11上形成的導電掩埋接觸焊盤41。而且，如果不同地布置存儲電極50，那么存儲電極50可能與導電掩埋接觸焊盤未對準。
常規存儲電極50通過在半導體襯底的有源區11上形成的掩埋接觸焊盤41以及其上形成的存儲電極接觸體(未示出)如掩埋接觸，電連接到有源區11。如圖1所示，當存儲電極50的中心與掩埋接觸焊盤41的中心重合時，可以在存儲電極50和焊盤41之間形成電極接觸體，以致存儲電極接觸體的中心與掩埋接觸焊盤41的中心重合。但是，如上所述，如果存儲電極50的中心與掩埋接觸焊盤41未對準，那么存儲電極50的中心難以與存儲電極接觸體的中心對準。這樣，減小存儲電極50和存儲電極接觸體之間的接觸面積，由此由于接觸電阻增加，引起缺陷。
因此，要求待布置在導電掩埋接觸焊盤41和存儲電極50之間的存儲電極接觸體(未示出)，即掩埋接觸具有新結構。
而且，圍繞導電掩埋接觸焊盤41布置導電直接接觸焊盤45。導電直接接觸焊盤45與導電掩埋接觸焊盤41分開，并用作使半導體襯底的有源區11與位線30電連接的介質。因而，將要布置在導電掩埋接觸焊盤41和存儲電極50之間的存儲電極接觸體，即具有新結構的掩埋接觸應該與直接接觸焊盤45充分隔開，以防止發生任何缺陷，例如短路。因此，難以布置存儲電極接觸體或具有更寬寬度的新結構的掩埋接觸與在新排列中布置的存儲電極對準。
由此，存儲電極接觸體應該具有新結構，以使存儲電極50和半導體襯底的有源區11之間能夠平穩的電連接。這些使得改變存儲電極50的平面結構或相鄰的存儲電極50的排列成為可能，以防止OCS電容器的存儲電極50坍塌。此外，新存儲電極接觸體應該考慮層之間的未對準余量或覆蓋余量。此外，為了增加工藝可行性，光刻工藝的分辨極限應該考慮設計規則減小。
因此，需要增加半導體器件中的電容器的存儲電極接觸體和存儲電極之間的接觸面積，以防止如一對位(twin bit)錯發生。
發明內容
本發明的示例性實施例包括用于制造半導體器件的方法，半導體器件具有在位線方向延伸的接觸體，以增加接觸體和存儲電極之間的接觸面積。示例性方法提供了未對準余量、覆蓋余量或使存儲電極與半導體襯底電連接的元件的工藝余量的改進。
在本發明一個示例性實施例中，提供一種方法，包括在半導體襯底上形成柵極線，形成覆蓋柵極線的第一絕緣層，形成第一接觸焊盤和第二接觸焊盤，其中第一和第二接觸焊盤電連接到柵極線之間的半導體襯底，形成覆蓋第一接觸焊盤和第二接觸焊盤的第二絕緣層，形成跨越柵極線并通過貫穿第二絕緣層電連接到第二接觸焊盤的位線，形成覆蓋位線的第三絕緣層，有選擇地刻蝕第三絕緣層以形成與位線交叉并露出第一接觸焊盤的帶型開口，在第三絕緣層上形成導電層，以填充開口，構圖導電層，以形成單個的存儲電極接觸體，每個存儲電極接觸體包括在位線方向的第三絕緣層上延伸的延伸部分和電連接到第一接觸焊盤的體區，以及在每個存儲電極接觸體上形成存儲電極。
在本發明另一個示例性實施例中，該方法還可以包括通過形成覆蓋存儲電極接觸體的電極支撐層形成存儲電極，在電極支撐層上形成鑄模層，構圖鑄模層以形成鑄模，其中鑄模將存儲電極形成為三維形狀，在鑄模上形成導電層，構圖導電層，以將導電層分為單個的存儲電極，有選擇地除去鑄模。
在本發明又一個示例性實施例中，提供一種制造半導體器件的方法，包括有選擇地刻蝕在半導體器件上形成的絕緣層，以形成帶型開口。其中開口與位線交叉并露出電連接到半導體器件中的有源區的第一接觸焊盤。在絕緣層上形成導電層，以填充帶型開口，構圖導電層，以形成單個的存儲電極接觸體，其中每個存儲電極接觸體包括在位線方向上的第三絕緣層上延伸的延伸部分和電連接到第一接觸焊盤的體區，在每個存儲電極接觸體上形成存儲電極。
在本發明再一個示例性實施例中，該方法包括通過形成覆蓋存儲電極接觸體的電極支撐層形成存儲電極，在電極支撐層上形成鑄模層，構圖鑄模層以形成鑄模，其中鑄模將存儲電極形成為三維形狀，在鑄模上形成導電層，構圖導電層，以將導電層分為單個的存儲電極，有選擇地除去鑄模。
在本發明又一個示例性實施例中，該方法包括電極支撐層，電極支撐層包括當鑄模除去時用作停止的刻蝕停止層。
根據本發明的示例性實施例，形成在位線方向延伸的接觸體，以增加接觸體和存儲電極之間的接觸面積。因此，可以增加未對準余量、覆蓋余量或使存儲電極電連接到半導體襯底的元件的工藝余量。此外，存儲電極可以是在從位線或柵極線方向的對角線方向布置的存儲電極。
下面將描述本發明的這些及其他示例性實施例、特點、方面和優點，當結合附圖進行閱讀時，從下面示例性實施例的詳細說明使本發明的這些及其他示例性實施例、特點、方面和優點變得更為明顯。
圖1是說明具有常規存儲電極的半導體器件的頂視圖。
圖2A和2B至9A和9B，以及圖10A至10C是說明根據本發明的示例性實施例，用于制造半導體器件的方法的變化示圖，半導體器件具有在位線方向延伸的接觸體，以增加接觸體和存儲電極之間的接觸面積。
具體實施例方式
下面參考附圖更完全地描述本發明，其中示出了本發明的優選地實施例。但是，本發明可以以不同的形式體現，不應該認為限于在此闡述的實施例。相反，提供這些實施例是為了使本公開是徹底的和完全的，并將本發明的范圍給完全傳遞給所屬領域的技術人員。
優選地，使用掩埋接觸，即，存儲電極接觸體和掩埋接觸焊盤將電容器的存儲電極電連接到半導體襯底。盡管以與位線成一角度，即，從位線或柵極線(即，字線)方向的對角線方向布置存儲電極，但部分存儲電極接觸體在位線方向延伸，以增加存儲電極和存儲電極接觸體之間的接觸面積。
此外，優選地，與存儲電極接觸體基本上為相同形狀的開口在柵極線方向形成為帶型。此外，淀積導電層，以填充帶型開口，然后進行光刻和刻蝕工序，以將導電層分為單個的存儲電極接觸體。通過形成帶型開口，可以獲得用于光刻工藝的工藝條件，例如工藝余量或分辨率。此外，用于將導電層分為單個存儲電極接觸體的光刻和刻蝕工序可以增加每個存儲電極接觸體的頂表面積。
根據本發明的示例性實施例，存儲電極接觸體可以具有在位線方向展開的增加頂面。因此，當在從位線方向的對角線方向或柵極線方向的對角線方向布置存儲量電極時，可以增加存儲電極接觸體和存儲電極之間的接觸面積。由此，在平面圖中，可以以新的排列布置存儲電極，因此增加其間的間距。這些防止存儲電極倒塌和互相接觸，由此防止一對位錯。
圖2A和2B至9A和9B，以及圖10A至10C是說明根據本發明的示例性實施例，用于制造半導體器件的方法的變化示圖，半導體器件具有在位線方向延伸的接觸體，以增加接觸體和存儲電極之間的接觸面積。
圖2A是說明在半導體襯底上定義有源區110的頂視圖。圖2B是沿圖2A的有源區110的主軸方向的剖視圖。參考圖2A和2B，通過將溝槽隔離工藝應用于半導體襯底100，形成器件隔離區150，以定義有源區110。此外，考慮到器件的設計規則，溝槽可以形成為約2500至約3000的深度。器件隔離區150決定有源區110的形狀，例如，如圖2A所示的“T”形有源區。
而且，光刻工藝和離子注入工藝可以應用于半導體襯底100，以形成阱(未示出)、晶體管的溝道等等。
圖3A和3B分別是說明在半導體襯底100上形成柵極線的頂視圖和剖視圖。參考圖3A和3B，在與有源區110交叉的直線中形成多個柵圖形200。優選地，使用濕刻蝕工序除去離子注入工序過程中在有源區110上形成的氧化層(未示出)。然后，在有源區110上生長熱氧化層至約40至約60的厚度，由此形成柵氧化層210。根據期望的器件性能，可以形成不同厚度的柵氧化層210。
接著，在柵氧化層210上順序地形成柵極層220和230以及柵帽蓋絕緣層260。可以由導電材料形成柵極層220和230，例如可以淀積約1000厚度的導電摻雜的多晶硅作為柵極層220，以及可以形成約1000厚度的增強柵極導電性的金屬硅化物層(例如，硅化鎢層)作為柵極層230。然后，可以在硅化鎢層230上形成約2000厚度的氮化硅層。氮化硅層用作帽蓋絕緣層260，防止在后續刻蝕工序過程中柵極被損壞。
接著，通過光刻和刻蝕工序連續地構圖帽蓋絕緣層260和柵極層220和230。因此，形成跨越有源區110的多個柵極線200，如圖3A所示。然后，考慮待形成的NMOS晶體管或PMOS晶體管的特性和區域，執行光刻工序和離子注入工序。因此，以輕摻雜漏(LDD)結構形成晶體管的源區和漏區。
此后，淀積絕緣層(未示出)，以覆蓋柵極線200，刻蝕柵極線200，以形成覆蓋柵極線200的側壁的柵極隔片270。優選地，柵極隔片270是氮化硅。
圖4A和4B分別是說明形成接觸焊盤410和450的頂視圖和剖視圖。參考圖4A和4B，形成第一絕緣層300，以填充柵極線200之間布置的部分。可以由氧化硅層如顯示出良好填隙性能的高密度等離子體(HDP)氧化物或硼磷硅玻璃(BPSG)形成第一絕緣層300。之后，使用化學機械拋光(CMP)平整第一絕緣層300的頂面。
接著，通過使用自對準接觸(SAC)工序在第一絕緣層300中形成多個接觸焊盤410和450。接觸焊盤410和450可以分為第一接觸焊盤410，即掩埋接觸焊盤，和第二接觸焊盤450，即直接接觸焊盤。此外，掩埋接觸焊盤將有源區110電連接到后續工序待形成的存儲電極。以及，直接接觸焊盤將有源區110電連接到后續工序待形成的位線。而且，在彼此對角的方向布置第一和第二接觸焊盤410和450，其間布置柵極線200。
形成接觸焊盤410和450可以包括光刻工序和選擇性蝕刻工序。因此，有選擇地除去將形成位線接觸和存儲電極接觸的部分第一絕緣層300，由此形成第一接觸孔，以形成露出有源區110的接觸焊盤。接著，將離子注入工序應用于有源區110的露出部分，以降低有源區110和之后待形成的接觸焊盤410和450之間的接觸電阻。然后，淀積導電層，例如，包含N型雜質的摻雜多晶硅至約2500的厚度，以填充第一接觸孔。接著，使用干刻蝕工序，例如深刻蝕或CMP工序刻蝕導電層，露出第一絕緣層300的頂面。因此，獲得填充第一接觸孔的接觸焊盤410和450。
此外，形成接觸焊盤410和450包括使用SAC工序形成帶型開口(未示出)，以露出將要形成多個接觸孔的位置，形成導電層，以填充開口，然后平整化導電層。
圖5A和5B分別是說明形成位線600的所得結構的頂視圖和剖視圖。參考圖5A和5b，在第一絕緣層300上形成第二絕緣層510，以覆蓋接觸焊盤410和450。第二絕緣層510使位線與第一接觸焊盤410絕緣，即掩埋接觸焊盤。優選地，第二絕緣層510是氧化硅層。
接著，通過貫穿第二絕緣層510形成第二接觸孔511，露出第二接觸焊盤450的頂面，即直接接觸焊盤的頂面。第二接觸孔511用來形成第二接觸，例如直接接觸，將用來電連接第二接觸焊盤450和位線600。
然后，形成位線600且電連接到第二接觸焊盤450。例如，淀積并構圖阻擋金屬層610和金屬導電層650，例如鎢層，形成位線600。填充第二接觸孔511的第二接觸605將位線位線600與第二接觸焊盤450電連接。換句話說，第二接觸605形成將位線600與第二接觸焊盤450電連接的直接接觸。
然后，可以在位線600上形成位線帽蓋絕緣層660和氮化硅層。此外，在位線600的側邊形成位線隔片670。優選地，位線隔片670由氮化硅組成。形成帽蓋絕緣層660和隔片670，以防止在形成存儲電極接觸體，即掩埋接觸層的后續工序過程中位線600被損壞。
圖6A和6B分別是說明在覆蓋位線600的第三絕緣層530上形成第一光刻膠圖形710為帶型的頂視圖和剖視圖。參考圖6A和6B，形成位線600之后，形成第三絕緣層530，以覆蓋位線600。優選地，第三絕緣層530是具有良好的填隙性能的氧化硅，例如，HDP氧化物或BPSG。然后，如需要平整第三絕緣層530的表面。優選地，平面化工藝是CMP。
在第三絕緣層530上形成第一光刻膠圖形710。在用于形成開口的光刻和刻蝕工序過程中使用第一光刻膠圖形710。開口用來形成掩埋接觸，即，存儲電極接觸體，以使第一接觸焊盤410與之后待形成的存儲電極連接。在第三絕緣層530上第一光刻膠圖形710形成為帶型，以及露出覆蓋多個第一接觸焊盤410的部分第三絕緣層530，多個第一接觸焊盤410按行布置。此外，第一光刻膠圖形710可以形成為沿柵極線200的線型或帶型之一。
第一光刻膠圖形710形成為帶狀，以保證用于構圖第一光刻膠圖形710的光刻工序過程中更寬的分辨率余量。利用比用于形成露出第一接觸焊盤410的接觸孔的光刻工序需要的分辨率更低分辨率的光刻工序，可以形成如上所述的帶型第一光刻膠圖形710。換句話說，如果需要ArF光刻工序形成露出第一接觸焊盤410的接觸孔，那么通過使用KrF光刻工序形成上述第一光刻膠圖形710。這意味著可以確保增加用于光刻工序的工藝余量。
可以形成第一光刻膠圖形710，以致露出覆蓋第一接觸焊盤410的第三絕緣層的露出部分比第一接觸焊盤410的寬度寬。因此，可以增加用于構圖第一光刻膠圖形710的光刻工藝需要的工藝余量。然而，如有必要，可以形成第一光刻膠圖形710，以露出第一接觸焊盤410的頂面的較窄部分。即使當形成第一光刻膠圖形710，以露出第一接觸焊盤410的頂面的較窄部分時，也可以增加光刻工藝需要的工藝余量。這些因為帶型圖形比接觸型圖形可以更多地增加光刻工藝需要的分辨率余量。
圖7A和7B分別是說明形成帶型開口531以露出多個第一接觸焊盤410的頂視圖和剖視圖。參考圖7A和7B，通過使用第一光刻膠圖形(圖6A的710)作為蝕刻掩模，有選擇地刻蝕露出的第三絕緣層，以形成帶型開口531。如果第三絕緣層530是氧化硅，那么干刻蝕工序可以應用于氧化硅。執行刻蝕工序以露出第一接觸焊盤410的頂面。
通過沿柵極線200刻蝕，獲得帶型開口531。因此，在通過帶型開口531露出的區域內的行中露出多個第一接觸焊盤410。此外，跨越位線600形成帶型開口531，位線600接近第一接觸焊盤410。如圖7B和5B所示，由于通過位線隔片670和位線帽蓋絕緣層660，防止位線600的頂部和側邊在刻蝕工藝過程中被損壞，所以通過帶型開口531不露出位線600。
通過由第一光刻膠圖形710露出的部分的寬度決定帶型開口531的寬度。因此，當由第一光刻膠圖形710露出的第三絕緣層530的寬度比第一接觸焊盤410的寬度寬時，帶型開口531的寬度比第一接觸焊盤410的寬度寬。由于帶型開口531的寬度增加，所以在之后待形成的存儲電極和第一接觸410之間可能發生未對準，同時仍然露出第一接觸焊盤410的頂面。因此，進一步增加覆蓋余量。
當形成帶型開口531時，沿柵極線200形成構圖為帶狀的第三絕緣層530′。
而且，盡管在圖7A和7B中未示出，但是，如果刻蝕工藝需要的話，在第一光刻膠圖形(圖6A的710)下可以使用硬掩模。
圖8A和8B分別是說明在第三絕緣層530′上形成導電層800，以填充帶型開口531的頂視圖和剖視圖。參考圖8A和8B，在構圖的第三絕緣層530′上形成填充帶型開口531的導電層800(例如，導電的多晶硅層)。導電層可以足夠厚，以使用CVD工藝填充帶型開口531。優選地，導電層800如導電的多晶硅層，延伸覆蓋第三絕緣層530′。實際上，導電層800覆蓋位線帽蓋絕緣層660和位線隔片670，位線帽蓋絕緣層660和位線隔片670覆蓋位線600并被帶型開口531露出。
圖9A和9B分別是說明導電層800分為分開的存儲電極接觸體810的頂視圖和剖視圖。參考圖9A和9B，使用光刻和刻蝕工序構圖導電層800，因此分為單個的存儲電極接觸體810，即掩埋接觸。在導電層800上形成第二光刻膠圖形750，然后用作蝕刻掩模以有選擇地刻蝕導電層800的露出部分。優選地，使用干刻蝕工藝刻蝕導電層800露出的部分。進行刻蝕工序，直到完全除去導電層800的露出部分，由此將導電層800分為單個的存儲電極接觸體810。
因為部分存儲電極接觸體810重疊位線600，所以進行刻蝕工藝以露出在位線600上形成的位線帽蓋絕緣層660的頂表面，以沿柵極線200完全分開存儲電極接觸體810，如圖9A所示。此外，當執行刻蝕工藝，直到露出第三絕緣層530′的頂表面時，沿位線600完成存儲電極接觸體810的分離。因為布置第三絕緣層530′的頂面高于位線帽蓋絕緣層660，所以當位線帽蓋絕緣層660的頂面露出時，完成分離過程。優選地，使用氮化硅層來形成位線帽蓋絕緣層660，且可以用作分離工序過程中刻蝕工序的刻蝕停止層。
形成由分離工序獲得的存儲電極接觸體810，以使第一接觸焊盤410與后續工藝待形成的存儲電極電連接。在本發明的優選地實施例中，以新的排列布置存儲電極，而不是如圖1所示的沿位線和字線的矩陣形狀。
例如，以位線600的方向上的Z形圖形(參見圖9A)布置存儲電極。換句話說，以從位線600的對角線方向布置相鄰的存儲電極。此外，在柵極線200的方向上存儲電極布置為Z形圖形。換句話說，在柵極線200的對角線方向布置相鄰的存儲電極。下面參考附圖更詳細地描述存儲電極的布置。
但是，當存儲電極布置在位線600或柵極線200的對角線方向時，存儲電極的中心可能與第一接觸焊盤410的中心不對準。因此，優選地存儲電極接觸體810的頂面在位線600的方向延伸，以使存儲電極與第一接觸焊盤410電連接。
當如上所述，開口531在位線600的方向延伸時，填充存儲電極接觸體810的開口531的體區811可以在位線600的方向延伸。優選地，為了增加存儲電極接觸體810和存儲電極之間的接觸面積，存儲電極接觸體810具有在體區815的頂上的延伸部分811。延伸部分811是在第三絕緣層530’的頂上朝著位線600的方向延伸的存儲電極接觸體810的一部分。
優選地，第二光刻膠圖形750用作蝕刻掩模，以形成具有延伸部分811的存儲電極接觸體810。例如，優選地形成第二光刻膠圖形750，以覆蓋部分導電層800，以致第二光刻膠圖形750的寬度比開口531寬，并沿朝著位線600的主軸形成延伸部分811。換句話說，優選地形成第二光刻膠圖形750，以允許延伸部分811在位線600的方向延伸。
如圖9B所示，構圖的存儲電極接觸體810的延伸部分811延伸覆蓋第三絕緣層530′的部分頂部，如圖9A所示，延伸部分811在位線600的方向延伸。優選地，其間布置位線600的相鄰延伸部分811優選地在彼此相反的方向延伸。這允許在延伸部分811上待形成的相鄰存儲電極布置在位線600的對角線方向。此外，相鄰的延伸部分811使延伸部分811能與存儲電極對準并重疊存儲電極。因此，可以減小存儲電極和存儲電極接觸體810之間的接觸電阻。
而且，在用于將導電層800分為單個存儲電極接觸體810的刻蝕工序過程中可以將部分導電層800構圖為電阻(未示出)。電阻器應用于半導體器件如DRAM的外圍電路區。由此，盡管在圖中未示出，但是延至半導體器件的外圍區的部分導電層800用作電阻器。在刻蝕工序過程中，通過使用導電層800形成電阻器，可以簡化用于形成半導體器件的整個工藝。
圖10A是頂視圖，圖10B和10C是剖面圖，說明根據本發明的另一個示例性實施例形成存儲電極900。
圖10A是說明在存儲電極接觸體810上形成存儲電極900的頂視圖。圖10B是說明涂敷鑄模層950以形成圓柱形形狀的存儲電極900的步驟的剖視圖，圖10C是說明形成存儲電極900的步驟的剖視圖。
參考圖10A、10B以及10C，以圓柱形形狀形成電連接到存儲電極接觸體810的存儲電極900。存儲電極900還可以形成為圓形、橢圓形或矩形形狀。如圖10A所示，存儲電極900與其他相鄰的存儲電極900布置在位線600或柵極線200的對角線方向。換句話說，在沿位線600或沿柵極線200的Z形圖形中布置存儲電極900。
當如上所述布置存儲電極900時，增加其間的間距。由此，防止引起一對位錯的存儲電極的坍塌。
存儲電極900布置在存儲電極接觸體810上。如上所述，因為形成存儲電極接觸體810，在沿位線600的頂部具有延伸部分811，所以增加存儲電極接觸體810和存儲電極900之間的接觸面積。即使存儲電極900的中心可能與第一接觸焊盤410的未對準，通過包括在朝著位線600方向的第三絕緣層530的頂面上延伸的延伸部分的存儲電極接觸體810，可以確保存儲電極900和第一接觸410之間的接觸面積。
為了形成存儲電極900為三維形狀，例如圓柱形，可以采用圖10B所示的鑄模950。更具體地說，可以在存儲電極接觸體810和第三絕緣層530′上形成約1500nm厚的鑄模層。
可以在鑄模層下附加地形成第四絕緣層930。優選地，第四絕緣層930包括氧化硅層和氮化硅層，當隨后除去鑄模層時，其中氧化硅層用作電極支撐層，氮化硅層用作刻蝕停止層。用于刻蝕停止層的氮化硅層可以形成為約500的厚度。此外，如有必要可以省去電極支撐層。優選地電極支撐層足夠厚，以覆蓋存儲電極接觸體810。此外，形成電極支撐層之后，可以增加用于平整化電極支撐層表面的工序。
形成存儲電極900之后，將除去在第四絕緣層930上形成的鑄模層。優選地，鑄模層由可移動材料如等離子體增強的四乙基硅酸(tetraethylosilicate)(PETEOS)形成。
淀積鑄模層之后，使用光刻和刻蝕工藝有選擇地除去將形成存儲電極900的部分。因此，構圖鑄模層，直到露出存儲電極接觸體810的頂面。因此，形成鑄模950。優選地，在刻蝕停止層即氮化硅層完成用于形成鑄模950的刻蝕工序。
之后，在鑄模950上形成導電層，并延伸以覆蓋露出的存儲電極接觸體810的頂表面。導電層可以由導電多晶硅形成，使用CVD形成約400至約500的厚度。在電容器形成為金屬-絕緣體-金屬(MIM)結構的情況下，導電層可以由用作MIM電容器的電極的材料形成。
在導電層上淀積約3000至約6000厚的犧牲絕緣層(未示出)，然后使用干刻蝕工序或化學機械拋光(CMP)平整。因此，如圖10C所示，導電層分為單個的存儲電極900。為了緊密的分開，執行平整化工序，直到露出鑄模950的頂表面。換句話說，通過平整化工序刻蝕和除去約1000至約2000的犧牲絕緣層。接著，使用相對于多晶硅和氧化硅具有刻蝕選擇性的濕刻蝕工序有選擇地除去犧牲絕緣層和鑄模950。因此，形成圖10C所示的圓柱形存儲電極900。
根據如上所述的本發明的示例性實施例，當使用接觸孔形成存儲電極接觸體時，可以最小化存儲電極接觸體和存儲電極之間的未對準。而且，通過光刻和刻蝕工序形成帶型開口和填充開口的導電層分為單個存儲電極接觸體。這樣，具有延伸部分的存儲電極接觸體的體區可以與在體區上整體地形成的延伸部分自對準。
因此，可以防止層之間的未對準，以及覆蓋余量可以按比例縮小。此外，因為集成地形成存儲電極接觸體的延伸部分和體區，所以為了延伸存儲電極的任何附加工序都變得沒有必要。例如，可以省去采用緩沖層和平整化或刻蝕緩沖層的步驟。
當使用接觸孔形成存儲電極接觸體時，考慮到間距和分辨率一般使用ArF光刻工藝形成接觸孔。但是，可以使用KrF光刻工藝形成帶型開口。
根據本發明的示例性實施例，可以形成具有在朝著位線方向的絕緣層上延伸的頂部的存儲電極接觸體。而且，可以以新的排列布置存儲電極，存儲電極接觸體的中心與其下布置的掩埋接觸焊盤的中心未對準。換句話說，相鄰的存儲電極可以布置在位線或柵極線的對角線方向。因此，通過新的排列增加了存儲電極之間的間距。因此，消除在圓柱形存儲電極中經常引起的存儲電極之間的電橋。
盡管參考其優選地實施例已經具體展示和描述了本發明，但是本領域的普通技術人員應當明白，在不脫離下述權利要求所限定的本發明的精神和范圍的情況下，可以在形式上和細節進行改變。
權利要求
1.一種用于制造半導體器件的方法，包括在半導體襯底上形成柵極線；形成覆蓋柵極線的第一絕緣層；形成第一接觸焊盤和第二接觸焊盤，其中通過貫穿第一絕緣層第一接觸焊盤和第二接觸焊盤電連接到柵極線之間的半導體襯底；形成覆蓋第一接觸焊盤和第二接觸焊盤的第二絕緣層；形成位線，其中位線跨越柵極線并通過貫穿第二絕緣層電連接到第二接觸焊盤；形成覆蓋位線的第三絕緣層；有選擇地刻蝕第三絕緣層以形成帶型開口，其中帶型開口與位線交叉并露出第一接觸焊盤；在第三絕緣層上形成導電層，以填充帶型開口；構圖導電層，以形成單個的存儲電極接觸體，其中每個接觸體包括在位線方向上在第三絕緣層上延伸的延伸部分和電連接到第一接觸焊盤的體區；以及在每個存儲電極接觸體上形成存儲電極。
2.如權利要求1所述的方法，其中在由第一和第二柵極線定義的第一列的柵極線方向布置第一接觸焊盤，以及在由第二和第三柵極線定義的第二列的柵極線方向布置第二接觸焊盤。
3.如權利要求1所述的方法，其中帶型開口在柵極線方向延伸。
4.如權利要求1所述的方法，其中形成帶型開口以露出第一接觸焊盤并圍繞位于柵極線之間的第一絕緣層。
5.如權利要求1所述的方法，其中帶型開口的寬度大于第一接觸焊盤的寬度。
6.如權利要求5所述的方法，其中帶型開口形成為允許部分第二絕緣層留在鄰近第二接觸焊盤的兩個柵極線的部分上的寬度。
7.如權利要求1所述的方法，其中形成帶型開口包括在第三絕緣層上形成帶型第一光刻膠圖形，以露出覆蓋第一接觸焊盤的部分第三絕緣層；以及通過使用帶型第一光刻膠圖形作為蝕刻掩模，有選擇地刻蝕第二絕緣層的露出部分。
8.如權利要求1所述的方法，其中形成位線還包括形成覆蓋位線的帽蓋絕緣層；在位線側壁上形成隔片，其中帽蓋絕緣層和隔片防止刻蝕工序過程中損壞位線。
9.如權利要求8所述的制造方法，其中通過使用帽蓋絕緣層的頂面作為刻蝕停止層進行構圖導電層。
10.如權利要求1所述的方法，其中導電層是導電的多晶硅層。
11.如權利要求1所述的方法，其中構圖導電層還包括在導電層形成第二光刻膠圖形，以部分地露出重疊位線的部分導電層和重疊柵極線之間布置的第二接觸焊盤的部分導電層，以及通過使用第二光刻膠圖形作為蝕刻掩模，刻蝕導電層的露出部分。
12.如權利要求1所述的方法，其中在其間布置位線的兩個相鄰的存儲電極接觸體的延伸部分在彼此相反的方向延伸。
13.如權利要求1所述的方法，其中形成存儲電極接觸體，以致位線方向的延伸部分的寬度大于體區的寬度。
14.如權利要求1所述的方法，其中形成存儲電極接觸體，以致在位線方向的延伸部分的寬度大于柵極線方向的延伸部分。
15.如權利要求1所述的方法，其中形成存儲電極，以致以與位線成一定角度布置其間布置有位線的最相鄰存儲電極。
16.如權利要求1所述的方法，其中以與位線或柵極線成一定角度布置兩個相鄰的存儲電極。
17.如權利要求1所述的方法，其中以三維圓柱形形狀形成存儲電極。
18.如權利要求1所述的方法，其中存儲電極形成為占據圓形、橢圓形或矩形區域。
19.如權利要求1所述的方法，其中形成存儲電極還包括形成覆蓋存儲電極接觸體的電極支撐層；在電極支撐層上形成鑄模層；構圖鑄模層，以形成鑄模，其中鑄模將存儲電極形成為三維形狀；在鑄模上形成導電層；構圖導電層，以將導電層分為單個的存儲電極；以及有選擇地除去鑄模。
20.如權利要求19所述的制造方法，其中電極支撐層還包括當除去鑄模時用作停止的刻蝕停止層。
21.一種用于制造半導體器件的方法，包括有選擇地刻蝕在半導體器件上形成的絕緣層，以形成帶型開口，其中帶型開口與位線交叉并露出電連接到半導體器件中的有源區的第一接觸焊盤；在絕緣層上形成導電層，以填充帶型開口；構圖導電層，以形成單個的存儲電極接觸體，其中每個存儲電極接觸體包括在位線方向上在第三絕緣層上延伸的延伸部分和電連接到第一接觸焊盤的體區；以及在每個存儲電極接觸體上形成存儲電極。
22.如權利要求21所要求的方法，還包括形成電連接到有源區和位線的第二接觸焊盤，其中在由第一和第二柵極線定義的第一列中布置第一接觸焊盤，以及其中在由第二和第三柵極線定義的第二列中布置第二接觸焊盤。
23.如權利要求21所述的制造方法，其中帶型開口在柵極線方向延伸。
24.如權利要求21所述的制造方法，其中形成帶型開口，以露出柵極線之間布置的第一接觸焊盤。
25.如權利要求24所述的制造方法，其中帶型開口的寬度大于第一接觸焊盤的寬度。
26.如權利要求25所要求的方法，其中帶型開口形成為允許部分第二絕緣層留在鄰近第二接觸焊盤的兩個柵極線的部分上的寬度。
27.如權利要求21所述的制造方法，其中分開位線的存儲電極接觸體的延伸部分在彼此相反的方向延伸。
28.如權利要求21所述的制造方法，其中形成存儲電極接觸體，以致在位線方向的延伸部分的寬度大于體區的寬度。
29.如權利要求21所述的制造方法，其中形成存儲電極接觸體，以致在位線方向的延伸部分的寬度大于柵極線方向的延伸部分。
30.如權利要求21所述的制造方法，其中以三維圓柱形形狀形成存儲電極。
31.如權利要求21所述的制造方法，其中形成存儲電極，以占據圓形、橢圓形或矩形區域。
32.如權利要求21所述的制造方法，其中形成存儲電極包括形成覆蓋存儲電極接觸體的電極支撐層；在電極支撐層上形成鑄模層；構圖鑄模層以形成鑄模，其中鑄模將存儲電極形成為三維形狀；在鑄模上形成導電層；構圖導電層，以將導電層分為單個的存儲電極；以及有選擇地除去鑄模。
33.如權利要求32所述的制造方法，其中電極支撐層還包括當除去鑄模時用作停止刻蝕的刻蝕停止層。用于制造具有在位線方向延伸的接觸體的半導體器件的方法。
全文摘要
提供制造具有接觸體的半導體器件的方法，接觸體在位線方向延伸，以增加接觸體和存儲電極之間的接觸面積。在一個方面，方法包括在半導體襯底上形成柵極線，形成覆蓋柵極線的第一絕緣層，形成第一接觸焊盤和第二接觸焊盤，通過貫穿第一絕緣層電連接到柵極線之間的半導體襯底。而且，形成覆蓋第一接觸焊盤和第二接觸焊盤的第二絕緣層，形成跨越柵極線的位線并通過貫穿第二絕緣層電連接到第二接觸焊盤。此外，形成覆蓋位線的第三絕緣層，并有選擇地刻蝕，以形成與位線交叉并露出第一接觸焊盤的帶型開口。
文檔編號H01L21/768GK1507034SQ200310120429
公開日2004年6月23日 申請日期2003年12月10日 優先權日2002年12月10日
發明者樸昌敏, 李重泫, 趙漢九, 樸俊洙 申請人:三星電子株式會社