電介質膜的形成方法

專利名稱：電介質膜的形成方法
技術領域：
本發明涉及半導體器件，特別是涉及具有由金屬氧化物或金屬硅酸鹽構成的高介質絕緣膜(所謂高K電介質膜)的半導體器件及其制造方法。
背景技術：
在要求超高速動作的CMOS-LSI之類的半導體集成電路器件中，構成半導體集成電路器件的場效應晶體管(MOSFET)要求具有非常短的柵極長度，因此，對于MOSFET的微細化正在付出巨大的努力。
在被這樣微細化了的MOSFET中，按照定標規則的要求也要對柵極絕緣膜的膜厚加以限制，例如，按氧化膜膜厚換算，要求把柵極絕緣膜的膜厚減小到大約2.5nm以下。
以往，一般使用漏電流特性好且界面能級密度低的硅氧化膜作為柵極絕緣膜。但是，由硅氧化膜構成的原來的柵極絕緣膜中，隨著柵極絕緣膜的物理膜厚的減少會直接增加隧道電流，因此，從上述的值進一步減少柵極絕緣膜的膜厚時，由隧道電流引起的柵極漏電流就會增大。一旦柵極漏電流增大，例如在柵極關斷時就會產生實質的漏電流，半導體器件的電路就不能正常動作，或者會增大耗電等。
因此，為解決上述的問題，正在探討采用具有高介電常數的金屬氧化物或金屬硅酸鹽之類的高介質膜(下稱“高K電介質膜”)作為柵極絕緣膜。
以往，在200～600℃的基板溫度下用MOCVD法或原子層CVD(ALD)法來形成這種高K電介質膜。按照ALD法，以原料氣體的形式供給包含構成高K電介質膜的金屬元素的原料化合物，將原料化合物分子吸附在被處理基板表面上，再用水之類的氧化氣體將其氧化，由此，1層原子層、一層原子層地生長高K電介質膜。采用這樣的低溫成膜技術可以生長出具有優良形態的高K電介質膜，用MOCVD法同樣可以得到一樣膜厚的高K電介質膜。
另一方面，在半導體制造工藝中，不僅有這種高K電介質膜的成膜工序，還包含經多次進行的離子注入工序，在這種離子注入工序中為了將導入到半導體基板中的元件區內的雜質元素激活，在1000℃左右，典型地在1050℃溫度下的急速熱處理工序是必不可少的。
因此，在具有由高K電介質膜構成的柵極絕緣膜的半導體器件中，即使在實施過這樣的高溫熱處理之后，高K電介質膜柵極絕緣膜也必須保持優良的電氣特性。
在柵極絕緣膜中包含有固定電荷或界面能級等缺陷的情況下，載流子被這些固定電荷或界面能級捕獲，這樣就會產生平帶電壓的位移或閾值特性的變化等問題。通過這些缺陷的漏電流也會增大，使半導體器件的可靠性下降。因此，與原來的熱氧化膜一樣，在高K介質柵極絕緣膜中也要求膜內不包含固定電荷或界面能級。
但是，用低溫MOCVD法或ALD法形成的高K電介質膜是非晶質膜，一看就具有優良形態，而實際上在膜中也包含有種種缺陷。特別是用水作為氧化劑的ALD法形成的情況下，膜大多都含有大量的OH基。
因此，本發明的發明者在以本發明為基礎的研究中，對這樣在膜中包含大量的缺陷的非晶質狀態的高K電介質膜，在實際的半導體器件的制造工藝中以激活雜質元素所使用的條件下進行熱處理，由此來探討特性的變化。
圖1A所表示的是本發明的發明者在以上述本發明為基礎的研究中用ALD法形成的HfO2膜的斷面TEM像。
參照圖1A，在300℃的基板溫度下，像圖2所示的那樣間斷設置氮氣驅氣工序同時反復供給HfCl4氣體和H2O氣，由此在形成了1nm厚的界面氧化膜(熱氧化膜)的硅基板上形成3.0nm膜厚的HfO2膜，并具有表面平坦的一樣的膜厚。
參照圖1B，這樣的高溫熱處理的結果使硅基板上的HfO2膜上發生顯著的凝聚，喪失了圖1A所見到的以一樣的膜厚連續延展的HfO2膜的形態。隨之，如后面所說明的那樣，圖1B的結構使漏電流大幅度地增大。這表示如前述的那樣即使見到圖1A的HfO2膜具有優良的形態，而實際上在膜中包含有大量的缺陷，所以進行熱處理時發生經由這種缺陷的原子的大規模的移動。這樣的膜不能用作高速半導體器件的柵極絕緣膜。
圖1A、1B的TEM像上，應注意到能見到所述硅基板的網格像。
專利文獻1 特開平11-177057號公報專利文獻2 特開2001-152339號公報發明內容本發明的概括的目的是提供解決上述課題的新穎的有用的電介質膜的形成方法。
本發明的更具體的目的是提供在基板表面上形成對高溫熱處理穩定的高K電介質膜的方法。
按照本發明的一個方案，提供一種在基板表面上形成電介質膜的電介質膜形成方法，該電介質膜形成方法包括如工序在所述基板表面上分多次形成所述電介質膜的工序；在分多次形成的電介質膜形成工序的各個工序中，在以氮氣為主的氣氛中對所形成的電介質膜進行改質的處理工序。
按照本發明的其他方案，提供一種半導體器件，該半導體器件具備基板、形成在所述基板上的高K介質柵極絕緣膜、形成在所述高K介質柵極絕緣膜上的柵極電極和在所述基板中形成在所述柵極電極兩側的一對擴散區；所述高K介質柵極絕緣膜具有重復疊層高K介質分子層和SiON分子層的結構。
按照本發明，在將高K電介質膜作為柵極絕緣膜而使用的半導體器件的制造工藝中，分多次進行所述高K電介質膜的形成，并在所述多次形成工序的各個工序中在氮氣氣氛內進行改質處理，由此使構成高K膜的原子在高K電介質膜中移動到平衡位置，來消除膜中的缺陷。結果，在將這樣的高K電介質膜用作柵極電極的半導體器件的制造工藝中，形成高K電介質膜之后，進行離子注入工序，進一步在高溫下激活用離子注入工序導入到基板內的雜質元素，即使在進行過這種激活熱處理工序的情況下，也能得到對激活熱處理穩定的高K電介質膜。特別是用添加了氧的氮氣氣氛中的熱處理工序進行所述改質處理工序，能夠使半導體基板和高K電介質膜之間的界面穩定性，另外，還可以抑制高K電介質膜中的氧缺損的發生。在高K電介質膜的膜中反復導入Si、O、N，就可以進一步提高對高溫熱處理的穩定性，同時能夠降低漏電流。膜內這樣導入了Si、O、N的高K電介質膜能夠有效地阻止包含在柵極中的B(硼)等雜質元素的擴散。另外，還可以用等離子體處理來進行所述改質處理工序。
參照附圖進行的優選實施例的詳細說明將使本發明的其他目的和特征更加明確。


圖1A和1B是用原來的方法形成的高K電介質膜及其問題點的說明圖。
圖2是原來的ALD處理序列示意圖。
圖3A～3D是本發明的第一實施例的電介質膜的形成方法的說明圖。
圖4是本發明的第一實施例使用的ALD處理序列的示意圖。
圖5是用本發明的第一實施例形成的高K電介質膜的示意圖。
圖6是圖5的高K電介質膜的高溫熱處理后的狀態示意圖。
圖7是本發明的第一實施例使用的葉片式處理裝置的構成示意圖。
圖8是用本發明的第二實施例形成的高K電介質膜的高溫熱處理后的狀態示意圖。
圖9是本發明的第二實施例使用的膜改質裝置的構成示意圖。
圖10是本發明的第三實施例的MOS二極管的結構示意圖。
圖11是圖10的MOS二極管的漏電流特性示意圖。
圖12A和12B分別是高溫熱處理前后的狀態下，圖10的MOS二極管的C-V特性示意圖。
圖13是改質處理時的溫度與所得到的高K電介質膜的平均膜厚的關系示意圖。
圖14是本發明的第四實施例使用的膜改質處理裝置的構成圖。
圖15和16是本發明的第四實施例中所得到的高K電介質膜的概略結構示意圖。
圖17是圖10的MOS二極管中按照本發明的第四實施例形成高K電介質膜的情況下的C-V特性示意圖。
圖18是圖10的MOS二極管中按照本發明的第四實施例形成高K電介質膜的情況下的漏電流特性示意圖。
圖19A～19F是本發明第五實施例的半導體器件的制造工序示意圖。
具體實施例方式
圖3A～3D表示的是本發明的第一實施例的電介質膜的形成方法。
參照圖3A，用ALD法或MOCVD法在硅基板11表面上經厚度約1nm的界面氧化膜12形成HfO2膜之類的高K電介質膜13，其膜厚為對應于2～3原子層厚度的約0.6nm。
例如，在用ALD法形成高K電介質膜13的情況下，在圖3A的工序中設定基板溫度為300℃，如圖4的「階段1」所示，間斷地設置氮氣進行的驅氣工序，同時交替地將HfCl4等氣相原料和H2O等反應劑供給到氣相反應裝置中。用這種工序最初將HfCl4分子化學吸附在所述硅基板11的表面上，更準確地說是化學吸附在所述界面氧化膜12的表面上，H2O氣將化學吸附的這種HfCl4分子氧化，從而形成所述2～3原子層厚度的HfO2膜13。圖4是本實施例中使用的處理序列圖。在圖3A的工序即圖4的階段1的工序中，反復進行11次這樣的HfCl4分子的化學吸附和氧化處理，由此來形成所述HfO2膜，如前述所說明的那樣，其膜厚為對應于2～3原子層厚度的約0.6nm。
再在對應于圖4的處理序列圖中的「階段2」的圖3B的工序中，在氮氣氣氛中600～700℃溫度下對用圖3A的工序形成的高K電介質膜13進行15秒鐘的熱處理，結果，就消除了所述HfO2膜13內的缺陷，并緩和了應力。進一步用這樣的熱處理使非晶質狀態的HfO2膜結晶化。在例如圖3A的工序后從ALD裝置中取出被處理的基板并經真空氣氛的基板傳輸室將其移動到別的處理室內，就能容易地進行圖3B工序的熱處理。
然后，在本實施例中，在對應于圖4的處理序列內的「階段3」的圖3C的工序中進行ALD處理工序，在這樣結晶化了的HfO2膜上再堆積上HfO2膜，使所述HfO2膜13生長；進一步在對應于圖4的處理序列內的「階段4」的圖3D的工序中，再在600～700℃溫度下對前面所堆積的HfO2膜13進行15秒鐘的熱處理，進行所述HfO2膜13的改質處理。
另外，如圖中箭頭所示，將圖3C和圖3D的工序反復進行所需的次數，從而如圖5所示，得到了在所述硅基板11上經SiO2界面氧化膜12形成了膜厚約3.0nm的HfO2膜的結構。
圖6是一幅TEM像，表示的是為激活由離子注入工藝導入到硅基板的雜質元素而在原來使用的1050℃溫度下對這樣得到的圖5的結構進行10秒鐘熱處理后的狀態。
如圖6所示，即使在這樣的高溫熱處理之后，HfO2膜13也維持著平坦的形態，不會發生像圖1B所示的那種凝聚現象。在圖6的TEM像上也應注意到解像有硅基板11的網格像。
圖7所表示的是本實施例中形成高K電介質膜所使用的成膜裝置的概略構成。
參照圖7，成膜裝置設置有用具備機械手傳送機構(未圖示)的真空傳送室20相互結合起來的樣品安裝室(Load Lock)21、具備執行圖3A或圖3C的工序的ALD裝置的堆積室22和執行圖3B或圖3D的工序的改質處理室23；將經樣品安裝室21導入的被處理基板送到所述堆積室22之后，根據需要在所述堆積室22與改質處理室23之間往復，最后返回到所述樣品安裝室21。
使用這種構成的成膜裝置就能夠連續反復進行必要次數的圖2A～圖2D所示的工序，而不會把被處理基板暴露于大氣之中。
在本實施例中，使用保持在500～800℃優選600～700℃的溫度并供給氮氣而在氮氣氣氛中對基板進行熱處理的熱處理爐作為所述改質處理室23，用這樣的熱處理爐可以抑制氣氛中的氧濃度，實質上就能夠進行無氧氣氛中的熱處理。也可以根據需要如圖中的虛線所示供給氧氣，并控制氣氛中的氧分壓。
可是，在圖6的TEM像上，在SiO2界面氧化膜12的一部分中產生有缺陷，對應于該缺陷，觀察到在硅基板11中形成有反應層乃至遷移層。
雖然現在還不清楚該遷移層的組成，但是這可能是在圖3B或圖3D中的實質上不含氧的氮氣氣氛中的熱處理時還原出非常薄的界面氧化膜12的一部分，其結果形成的Si和HfO2膜13中的Hf反應而形成硅化物。
對于此，圖8所表示的是試樣的FEM像。所述試樣是在圖7的改質處理室23中，使用圖9所示的等離子體氮化處理裝置30，在等離子體氮化處理裝置30中于650℃下進行所述圖3B或圖3D的改質處理，此時將少量的氧氣添加到處理氣氛中而得到的。其中所示的構造是將所得到的試樣進一步在1050℃下進行10秒鐘高溫熱處理后的狀態的結構。
參照圖9，等離子體氮化處理裝置30具有設置有排氣口31A和保持被處理基板W的基板支座31B的處理容器31，并將氮氣和氧氣供給所述處理容器31，而且設置有用13.56MHz的RF波激勵該氣體而形成氮原子團和氧原子團的遠程等離子體源32。在所述遠程等離子體源32中，也可以供給He氣或Ar氣等稀有氣體。使用這樣的遠程等離子體處理裝置能夠有效地抑制帶電粒子隨等離子體被進入到高K電介質膜中。
用圖9的裝置將被處理基板W上的HfO2膜等的高K電介質膜暴露于由所述遠程等離子體源32形成的氮原子團或氧原子團中，結果，就將氮原子或氧原子導入到所述HfO2膜的表面上。
再參照圖8，在本實施例中，在進行圖3B或圖3D的改質處理時，將氧添加到氣氛中就能夠穩定硅基板11和界面氧化膜12的界面，而且不會產生前面的圖6上所見到的缺陷。
按照圖8的結構，由于在這種改質處理時在氣氛中包含有氧，所以在所述高溫熱處理之后所述SiO2界面氧化膜12的膜厚會增大到1.75nm。但是，在使用圖9的裝置進行改質處理時，通過適當控制氧分壓就能夠將這樣的界面氧化膜12的增厚抑制到最小限度，即不產生所述SiO2界面氧化膜12的增厚。
按照本實施例，由等離子體處理裝置30這樣產生活性的原子團，并使用這種原子團來進行改質處理，所以，能夠進行650℃以下的低溫改質處理。這樣，在低溫下進行改質處理的情況下，可以除掉隨著改質處理的高K電介質膜13的空位懸鍵(vacancy dangling bond)，可以抑制結晶化了的膜中的晶粒晶界的形成。
圖10所表示的是將這樣形成在硅基板上的高K電介質膜作為電容器絕緣膜的MOS二極管10的結構。在圖10中，對前面說明過的部分標注相同的標號，并省略其說明。
參照圖10，本實施例中，使用n型硅基板作為所述硅基板11，另外，在所述HfO2膜13上形成直徑200μm的白金電極14。
圖10中，構成所述MOS二極管10的SiO2界面氧化膜12和HfO2膜13在對應于圖1A的剛堆積之后的狀態下分別具有1nm和3nm的膜厚。
圖11表示的是這樣形成的MOS二極管10的漏電流特性。在圖11中，①表示分兩次由ALCVD堆積工序形成所述HfO2膜13，并在各次堆積工序中在氮氣氣氛中700℃溫度下進行熱處理后的結構的漏電流特性；②表示將所述①的結構進行1050℃下10秒鐘的高溫熱處理之后的漏電流特性。③表示分11個循環用ALD法形成所述HfO2膜13，并在各堆積循環中在氮氣氣氛中700℃溫度下進行過熱處理的情況下的漏電流特性。圖11中，縱軸表示漏電流，橫軸表示對所述電極14施加的電壓。
參照圖11可知，分兩次形成所述HfO2膜13的試樣，所述高溫熱處理的結果使漏電流從①大幅度地增大到②。相對于此，分11次形成所述HfO2膜13的試樣，即使進行所述高溫熱處理，漏電流也沒有大的變化，反而從③到④稍微有些減少。
這樣，由圖11可知，雖然在形成HfO2之類的高K電介質膜13時未必限定于ALD法，但是分多次進行膜形成，每次都進行所述改質處理，就能夠提高高K電介質膜13的漏電流特性，而且增加膜形成時的重復循環周期能夠進一步提高膜質量。
圖12A和12B表示的是圖10的MOS二極管的制造時對所述改質處理的氣氛進行種種變化的情況下所得到的MOS二極管的電容特性(C-V特性)。其中圖12A表示對這樣的MOS二極管進行1050℃下10秒鐘的高溫熱處理前的特性；圖12B表示所述高溫熱處理后的特性。
參照圖12A、12B可知，①表示對應于前面的圖1A的例子，用圖2的ALD法形成厚約3nm的所述HfO2膜13，并在成膜后進行1050℃下10秒鐘的高溫熱處理后，不能測定漏電流。這表示在HfO2膜中產生有圖1B所示的凝聚。
圖12A、12B中，②所表示的例子是像圖4那樣分3次形成所述HfO2膜13，每次0.6nm，此時，在NH3氣氛中進行所述改質處理，但是，這種情況下，1050℃下10秒鐘的高溫熱處理后測定的電容量也是零，認為這是因強還原性NH3氣氛使HfO2膜13中產生了氧缺損所致。
相對于此，③所表示的是按照圖4的處理序列分3次形成所述HfO2膜13，每次0.6nm，此時，在NO氣氛中進行所述改質處理的情況。這種情況下，即使進行1050℃下10秒鐘的高溫熱處理后，MOS二極管也還具有與熱處理前幾乎一樣的電容量。
另外，圖12A、12B中，④所表示的是按照圖4的處理序列分3次形成所述HfO2膜13，每次0.6nm，此時，用前面圖9說明過的遠程等離子體氮化處理裝置進行所述改質處理的情況。這種情況下，改質處理之后，MOS二極管的電容量進一步增大。
圖12B中，⑤所表示的是按照圖4的處理序列分3次形成所述HfO2膜13，每次0.6nm，在氮氣氣氛中進行過所述改質處理的情況的結果。
如上說明，按照本發明盡可能分多次進行高K電介質膜的形成，每次都進行改質處理，從而得到高溫穩定性優良且電氣特性好的高K電介質膜，但是圖12A、12B的結果表示在分多次進行這樣的高K電介質膜的形成時，只要是3次以上，實際上就能夠得到膜質足夠好的高K電介質膜。
圖13表示的是在1050℃下10秒鐘的高溫熱處理前后，比較在圖3A～3D的工序中用氮氣氣氛中的熱處理進行所述HfO2膜13的改質處理的情況下的熱處理溫度與所得到的HfO2膜13的平均膜厚的關系。
參照圖13，一旦改質處理溫度超過800℃，所述高溫熱處理前的平均膜厚稍微增大，改質處理時產生有先前圖1B說明的HfO2膜的凝聚。另一方面，在用熱處理進行所述改質處理的情況下，如果處理溫度低于500℃，改質處理后的平均膜厚大幅度地增大，不能進行有效的改質處理。
相對于此，如果所述改質處理溫度在500℃以上而低于800℃，所述高溫熱處理前后的平均膜厚幾乎沒有變化，能夠維持相當平坦的形態。其中，依平均膜厚的觀點來看，600～700℃的范圍特別好。
圖14表示的是本發明的第四實施例所使用的改質處理裝置40的構成。圖14中，前面說明過的部分標注同樣的標號，并省略其說明。
參照圖14，在改質處理裝置40中，除將氮原子團或氧原子團從所述遠程等離子體導入處理裝置32導入到處理容器31中之外，還從管線33導入SiH4等硅化物氣體，對形成在所述被處理基板W表面上的高K電介質膜等的表面進行改質。
將圖14的改質處理裝置40用于圖7的處理室23，在例如圖3B或圖3D的工序中將具有Si-O-N鍵的層形成在所述HfO2膜13的表面，從而顯著改善了對膜13的高溫熱處理的穩定性。
圖15、16概略表示在650℃溫度下進行這樣的改質處理而形成的HfO2膜的結構。
參照圖15，對應于圖2A～2D的工序，在這樣得到的HfO2膜中反復形成圖16所示的HfO2層和SiON層，在圖示的例子中，在HfO2的2分子層的上下形成一對SiON分子層。
如圖15所示重復形成這樣的結構，就能夠在膜中形成含N-Si-O鍵的高K電介質膜。由于膜中的原子移動被SiON層擋住，所以在這樣的膜中含N-Si-O鍵的高K電介質膜對高溫熱處理特別穩定，而且能夠得到對包含于柵極電極的B(硼)等的擴散的優良的耐性。
圖17表示的是在100MHz和1GHz下測定使用圖10的MOS二極管中通過遠程等離子體處理來把Si-N鍵導入到膜中的厚度為3nm的HfO2膜的情況下的電容量(C-V)特性。
參照圖17，①、③是比較例，①表示用圖2所示的ALD法形成3nm膜厚的HfO2膜13后在氮氣氣氛中700℃下進行過熱處理的情況下的頻率100kHz的C-V特性；③表示具有同樣的HfO2膜13的MOS二極管的頻率1MHz的C-V特性。即，在①和③，未進行1050℃、10秒鐘的高溫熱處理。
相對于此，②表示按照圖4的處理序列分3次形成3nm的HfO2膜13，每次0.6nm，各膜形成時用遠程等離子體氮化處理把Si、O和N導入膜中進行所述改質處理，再將所得到的HfO2膜進行1050℃下10秒鐘的高溫熱處理情況下的頻率100kHz的C-V特性；④表示具有同樣的HfO2膜13的MOS二極管的頻率1MHz的C-V特性。
由圖17可知，在頻率為100kHz的情況下，②的特性與①的特性略同，而在頻率為1MHz的情況下，進行過1050℃下的高溫熱處理的④的特性能夠優于未進行高溫熱處理的③的特性。這就意味著在②、④的情況下盡管在膜中包含有可能使HfO2膜13的介電常數降低的SiON層，但是由于這種結構消除了膜中的缺陷，所以在特別實施了高溫熱處理的情況下能夠得到勝過缺陷多的①或③的HfO2膜的電氣特性。
圖18表示的是比較圖17的①或③的MOS二極管和②或④的MOS二極管的漏電流。其中，圖18上的◆表示圖10的MOS二極管中對用圖2的ALD法形成厚3nm的HfO2膜僅在氮氣氣氛中進行700℃的熱處理的情況下的漏電流；□表示在圖4的處理序列中通過用圖14的遠程等離子體氮化裝置進行所述改質處理而將N、O、Si導入膜中，再把這樣改質的HfO2膜進行1050℃下10秒鐘的高溫熱處理的情況下的漏電流。
由圖18可知，分多次形成HfO2膜，再對其進行高溫熱處理的情況下，能夠改善漏電流特性。
如上面所說明的那樣，在本實施例中，這樣也會由等離子體氮化處理裝置40產生活性原子團，使用這樣的原子團來進行改質處理就能夠進行650℃以下的改質處理。在進行這種低溫下的改質處理的情況下，能夠抑制伴隨改質處理的高K電介質膜13的結晶化，同時能夠抑制結晶化的膜中的晶粒晶界的形成。結果，能夠阻斷沿這種晶粒晶界形成的漏電流通路。
這時，按照本實施例，由于將形成非晶質膜的SiON單體導入到高電介質膜中，所以即使進行雜質激活處理所使用的高溫熱處理之后，也可以抑制高K電介質膜的結晶化，并能夠抑制伴隨晶界形成的漏電流通路的形成或界面能級等缺陷的形成。
圖19A～圖19F表示本發明的第五實施例的半導體器件的制造工序。
參照圖19A，在p型硅基板51中形成劃分元件區51A的元件分離區51B，再在圖19B的工序中將As或P離子注入到所述元件區51A內，由此形成隧道摻雜區(channel dope)51a。
進一步在圖19C的工序中，在圖19B的結構上與所述界面氧化膜12對應地同樣形成厚約1nm的熱氧化膜，之后，在其上按照圖4的處理序列形成約3nm厚的HfO2等高K電介質膜，由此形成柵極絕緣膜52。
然后，在圖19D的工序中，在所述柵極絕緣膜52上一樣地堆積多晶硅膜，通過將其構圖來形成多晶硅柵極電極53。本實施例中，所述多晶硅柵極電極53具有0.1μm以下的柵極長度。
進一步在圖19D的工序中，掩住所述多晶硅柵極電極53，進行As或P的斜罩注入，再連續進行外延注入，由此在所述元件區51A中、所述柵極電極53的兩側形成源極擴展區51b和漏極擴展區51c。
然后在圖19E的工序中，在所述柵極電極53的兩側形成側壁絕緣膜53a之后；在圖19F的工序中，為了掩住所述柵極電極53和側壁絕緣膜53a，離子注入As或P，由此形成源極區51d和漏極區51e。
本實施例中，在圖19C的工序中形成所述柵極絕緣膜52中的高K電介質膜時，重復地夾雜先前圖4所說明的改質工序來進行該工序。這時，階段1和階段3既可以是ALD工序，也可以是MOCVD工序；而階段2和階段4既可以是氮氣氣氛中的熱處理，也可以是添加了氧的氮氣氣氛中的熱處理，或者，既可以是等離子體氮化處理，也可以是添加了氧的等離子體氮化處理，還可以是添加了SiH4等Si化合物和氧的等離子體氮化處理。
通過這樣形成所述柵極絕緣膜52，能夠提高所述柵極絕緣膜52中的高K電介質膜對熱處理的耐受性，即使用高溫熱處理來激活被注入到所述源極擴展區51a、漏極擴展區51b、源極區51d和漏極區51e的As或P等雜質時，也不會發生膜的凝聚等缺陷的形成。而且即使在所述高溫熱激活處理之后，這樣形成的柵極絕緣膜52仍然能維持漏電流小且C-V特性好的優良電氣特性。
在以上的說明中，是用ALD法來形成HfO2膜，但是也可以用MOCVD法來形成，這時，可以使用TDEAH、TDMAH等作為有機金屬原料。用ALD法來形成HfO2膜時的原料不限定于HfCl4，也可以使用TDMAH等。
本發明中，高K電介質膜不限定于HfO2膜，可以使用ZrO2膜、Al2O3膜、Ta2O5、Y2O3等金屬氧化物或過渡金屬氧化物，還可以使用稀土類氧化物、HfSiO4、ZrSiO4膜等過渡金屬或稀土金屬的硅酸鹽、或它們的鋁酸鹽。
前面在圖7中說明了使用葉片式處理裝置一面在各個處理室內移動基板一面進行高K電介質膜的形成和改質處理，但是，也可以在同一個處理裝置中一面切換處理氣體一面進行所述高K電介質膜的形成和改質處理。
本發明中，也可以在氮氣中添加氧、NO、O3、SiH4、Si2H6、NH3、H2、He的任一種氣體的氣氛中進行所述改質處理工序。
另外，在以上的說明中，將高K電介質膜用作高速半導體器件的柵極絕緣膜的例子，但是本發明也可以適用于把高K電介質膜用作電容器絕緣膜的DRAM的制造。
以上說明了本發明的優選實施例，但是并不限定于這些特定的實施例，在本發明的宗旨內可有各種各樣的變形·變更。
產業上的利用可能性按照本發明，在把高K電介質膜用作柵極絕緣膜的半導體器件的制造工序中，分多次進行所述高K電介質膜的形成，再在所述多次形成工序的各次工序中在氮氣氣氛內進行改質處理，從而能夠減小高K電介質膜中的應力，并能消除膜中的缺陷。結果，可以得到對在把這樣的高K電介質膜用作柵極絕緣膜的半導體器件的制造工序中高K電介質膜形成后進行的用離子注入工序導入到基板內的雜質元素的高溫激活熱處理工序穩定的高K電介質膜。特別是采用在添加了氧的氮氣氣氛中的熱處理工序來進行所述改質處理工序，就能夠使半導體基板與高K電介質膜的界面穩定，而且還能抑制高K電介質膜中的氧缺損的發生。反復把Si、O、N導入高K電介質膜的膜中，進一步提高了對高溫熱處理的穩定性，同時減低了漏電流。這樣，把Si、O、N導入膜中的高K電介質膜能夠有效地阻止柵極電極中包含的B(硼)等雜質元素的擴散。另外，還可以用等離子體處理來進行所述改質處理。
權利要求
1.一種電介質膜的形成方法，在基板表面上形成電介質膜，其特征在于包括如下工序在所述基板表面上分多次形成所述電介質膜的工序；在所述分多次進行的電介質膜形成工序的各個工序中，在以氮氣為主的氣氛中對所形成的電介質膜進行改質的處理工序。
2.根據權利要求1所述的電介質膜的形成方法，其特征在于，所述氣氛還包含氧。
3.根據權利要求1所述的電介質膜的形成方法，其特征在于，所述氣氛還包含Si化合物的氣相分子。
4.根據權利要求1所述的電介質膜的形成方法，其特征在于，在所述熱處理工序中，在所述氣氛內還添加有由NO、O3、SiH4、Si2H6、NH3、H2和He構成的組中選擇的一種或多種氣體。
5.根據權利要求1所述的電介質膜的形成方法，其特征在于，所述改質處理工序由熱處理工序構成。
6.根據權利要求5所述的電介質膜的形成方法，其特征在于，在大于等于500℃小于800℃的溫度下進行所述熱處理工序。
7.根據權利要求5所述的電介質膜的形成方法，其特征在于，在600℃～700℃的溫度下進行所述熱處理工序。
8.根據權利要求1所述的電介質膜的形成方法，其特征在于，所述改質處理工序由等離子體處理工序構成。
9.根據權利要求8所述的電介質膜的形成方法，其特征在于，所述等離子體處理工序包含把所述電介質膜暴露于氮原子團中的工序。
10.根據權利要求9所述的電介質膜的形成方法，其特征在于，所述等離子體處理工序還包含把所述電介質膜進一步暴露于氧原子團中的工序。
11.根據權利要求10所述的電介質膜的形成方法，其特征在于，所述等離子體處理工序還包含把所述電介質膜進一步暴露于Si化合物分子中的工序。
12.根據權利要求8所述的電介質膜的形成方法，其特征在于，所述等離子體處理工序由遠程等離子體處理工序進行。
13.根據權利要求8所述的電介質膜的形成方法，其特征在于，在650℃或其以下的溫度下進行所述等離子體處理工序。
14.根據權利要求1所述的電介質膜的形成方法，其特征在于，用ALD法進行所述分多次進行的電介質膜形成工序的各個工序。
15.根據權利要求1所述的電介質膜的形成方法，其特征在于，用MOCVD法進行所述分多次進行的電介質膜形成工序的各個工序。
16.一種半導體器件的制造方法，該半導體器件具備基板、形成在所述基板上的高K介質柵極絕緣膜、形成在所述高K介質柵極絕緣膜上的柵極電極和在所述基板中形成在所述柵極電極兩側的一對擴散區；其特征在于，該制造方法包括如下工序在所述基板上分多次形成所述高K介質柵極絕緣膜的工序；在分多次進行的高K電介質膜形成工序的各個工序中，在以氮氣為主的氣氛中對所形成的高K電介質膜進行改質的處理工序。
17.根據權利要求16所述的半導體器件的制造方法，其特征在于，所述氣氛還包含氧。
18.根據權利要求16所述的半導體器件的制造方法，其特征在于，所述氣氛還包含Si化合物的氣相分子。
19.一種半導體器件，該半導體器件具備基板、形成在所述基板上的高K介質柵極絕緣膜、形成在所述高K介質柵極絕緣膜上的柵極電極和在所述基板中形成在所述柵極電極兩側的一對擴散區；其特征在于，所述高K介質柵極絕緣膜具有重復疊層高K介質分子層和SiON分子層的構造。
20.根據權利要求19所述的半導體器件，其特征在于，所述高K介質分子層是選自金屬氧化物、過渡金屬氧化物、金屬硅酸鹽和金屬鋁酸鹽的任一種。
全文摘要
一種把電介質膜形成在基板表面上的電介質膜形成方法，包含在所述基板表面上分多次形成高K電介質膜的工序，在所述分多次進行的高K電介質膜形成工序的各個工序中，在以氮氣為主的氣氛中對所形成的高K電介質膜進行改質的處理工序。
文檔編號H01L21/31GK1714434SQ03825630
公開日2005年12月28日 申請日期2003年1月17日 優先權日2003年1月17日
發明者肖石琴, 大場隆之 申請人:富士通株式會社