鰭形場效晶體管半導體存儲器的字線和位線排列的制作方法

專利名稱：鰭形場效晶體管半導體存儲器的字線和位線排列的制作方法
技術領域：
本發明是關于一種如權利要求1所述的半導體存儲器。
背景技術：
傳統的非易失性半導體存儲元件根據應用而有許多不同的設計，例如PROM、EPROM、EEPROM、FLASH EEPROM與SONOS等；這些不同設計的差異特別在于擦除選擇、編程能力與編程時間、保持時間、存儲密度、以及其制造成本；而目前則特別需要高密度與符合經濟效益的閃速半導體存儲器。特別是，已知的設計是關于NAND與ETOX存儲單元，然而其存儲密度需高于4F2，其中F是在制程中，該半導體存儲器的最小結構尺寸。
在B.Eitan等人于IEEE Electron Device Letters第21卷第11期(2000年11月)所公開的文獻“NROMA novel localized trapping，2-bit nonvolatile Memory Cell”中，即說明了一種利用2位單元的NROM存儲器，其使得存儲單元具有2F2的表面密度。然而，正如其它具有捕捉層(例如氧化物-氮化物-氧化物捕捉層，即所謂的ONO堆棧)的傳統EEPROM存儲器，構成平面組件的所述NROM存儲單元的尺寸彈性亦有所限制。在一已知方式中，為了編程該捕捉層，此類組件是利用將溝道熱電子(CHE)自該晶體管溝道注入至該捕捉層，其由于在源極、漏極與柵極接觸處產生合適的電位條件之故。
上述的尺寸問題可通過具有所謂的鰭形場效晶體管(FINFETs)的存儲器排列而獲得改善，其中該晶體管溝道是形成于一由半導體材料所制成的脊形鰭形物中，而其具有的進一步優勢為可經由鰭形物的高度來設定存儲元件的讀取電流。由于在此類型的鰭形場效晶體管存儲器排列中的柵電極自三個側邊圍繞了該鰭形晶體管溝道區域，因此可有效抑制限制該尺寸彈性的短溝道效應，而給予該晶體管參數的一合適選擇。
鰭形場效晶體管的存儲器排列(參考DE 102 11 931.7)具有許多優勢，在該排列中字線是運行于與該鰭形物縱軸方向(鰭方向)平行的方向。至于所述半導體存儲器的非常高的單元陣列密度，則用以產生鰭形場效晶體管存儲器陣列，其中彼此隔開來且彼此平行排列的所述硅鰭形物之間的距離則小于50nm(即最小結構尺寸F小于50nm)。然而，在此一尺寸中，運行于其鰭形物縱軸方向中兩鄰近鰭形物之間的字線則容易短路。

發明內容
因此，本發明的一項目的在于具體說明一種半導體存儲器，其實現了不具上述短路問題的高密度單元陣列。
此一目的可通過本案所述的半導體存儲器而實現，其附屬的權利要求項則與較佳實施例有關。
根據本發明，一種半導體存儲器，具有由半導體材料制成的多個脊形鰭形物，其與彼此之間隔開且其鰭形物縱軸方向彼此之間平行運行，多個溝道區域與傳導性摻雜接觸區域(S/D)則形成于各所述鰭形物中，且該溝道與接觸區域兩者之一是一個接著一個地排列在該鰭形物縱軸方向中；多個字線，其與該鰭形物縱軸方向垂直排列且彼此平行，并作為柵電極而運行于多個所述溝道區域上以控制其電傳導性，所述字線與該接觸與溝道區域電性絕緣；多個儲存層，其用于捕捉與輸出電荷載流子，至少一所述儲存層是排列于一方式而由各所述溝道區域之間的一絕緣層圍繞，且該字線是指定至此一溝道區域；以及多個位線--其相對于該字線縱軸方向呈傾斜排列，且相對于該鰭形物縱軸方向呈傾斜排列，--所述位線各包含了至少一第一與一第二位線部分，--該第一位線部分的縱軸與一第一位線方向平行運行而該第二位線部分的縱軸與一第二位線方向平行運行，該第二位線方向相對于該第一位線方向則旋轉了一非零度的角度；以及--各所述位線電性連接至多個接觸區域，在連接至所述位線其一的相同鰭形物的兩接觸區域之間排列有一未連接至此一位線的接觸區域。
根據本發明的半導體存儲器利用了所謂的鰭形場效晶體管(FINFETs)作為“存儲晶體管”；在此情形中，晶體管溝道是形成在一脊形半導體鰭形物中，且具有鄰近于該鰭形物縱向方向的摻雜接觸區域。該晶體管溝道(即該溝道區域)的電傳導性可經由一已知的(控制)柵電極以電場效應的方式加以控制；一儲存層排列在構成該半導體存儲器所述字線之一的該柵電極與該溝道區域之間，且該儲存層通過一薄絕緣層而與其周圍(特別是該溝道區域與該柵電極)電性絕緣。然而在給定適合的源極、漏極與柵極電位時，電荷載流子(例如在一n型溝道鰭形場效晶體管中的電子)可克服該鰭形物絕緣層而由該儲存層永久捕捉；由于引入該儲存層的一電荷影響了特性曲線，特別是影響了該鰭形場效晶體管的容限電壓，因而其可用以儲存一“位”于非易失性形式。所述不同的容限電壓可用于該存儲單元的“讀取”，特別是，該讀取方法已見于上述的由B.Eitan等人所發表的著作，亦可見于國際專利申請案WO99/97000；關于本發明的半導體存儲器的編程、讀取與擦除方法，可參考上述著作文獻，因此上述著作文獻整體的公開內容可視為本發明所公開的整合要素。
本發明可解決在引言中所提及的問題，亦即在高密度存儲單元陣列的情形中，于兩鄰近的鰭形物間的該鰭形物縱向方向中平行運行的字線將產生短路的問題；其解決方式是由于本質上與該鰭形物縱向方向垂直排列的所述字線所致。同時，經由所述位線所接觸連接的所述鰭形場效晶體管的高度摻雜接觸區域(源極與漏極接觸)則相對于該鰭形物縱向方向呈傾斜排列，且同樣相對于該字線方向呈傾斜排列；因此在所述字線與各所述位線之間具有一非零度的角度；同樣地，在該鰭形物縱向方向與該位線的縱向方向之間亦具有一非零度的角度。
改善了該半導體存儲器的性質的本發明另一項方式在于，各所述位線包含了至少兩位線部分；各位線的該兩位線部分在該位線平面中相對于彼此而旋轉了一角度，使得該第一位線方向與該第二位線方向并不一致；其可避免兩位線之間因其長度差異過大而可能在存儲單元讀取期間產生的關于位線阻抗不同與傳送時間效應等等的困難。若所述位線包含了一相對于該字線縱向方向與該鰭形物縱軸呈傾斜排列的單一直線部分，則連接一單一接觸區域的位線與沿著該存儲單元陣列的整體對角線延伸的位線將產生極端的情形。
該兩位線部分較佳為彼此直接連接于一接觸區域上，使得該位線的“方向改變”可于所述高度摻雜接觸區域中產生，在所述“方向改變”之間，所述位線部分則延伸為一位線平面中的直線金屬軌跡。
根據本發明的半導體存儲器所具有的優勢為可經由該鰭形物的高度變化而以一可變化方式來設定一讀取電流，其適于“高性能”或“低性能”的應用。相較于平面組件(例如NROM存儲器)，該鰭形場效晶體管的所謂“雙重柵極”效應可產生較佳的尺寸彈性(scalability)；此外，由于所述金屬位線之故，本發明的半導體存儲器因其較低的導線阻值而具有更快速的存取時間(在驅動寄生電容時，具較短的RC時間)。字線與位線的新穎排列實現了特別高的儲存密度，即使所述鰭形物間隔小于50nm(即F＜50nm)。
較佳為，各所述位線包含了多個位線部分，其具有一第一與第二位方向兩者之一；較佳為，所述位線具有一所謂的鋸齒狀形狀，其中所述位線是以一鋸齒狀或z字形的方式而排列于一位線平面中。在此例中，彼此連接的所述位線部分的位線方向是沿著在該第一與該第二為元線方向之間的位線兩者之一。
所述位線部分最好是具有相同的長度，較佳為，所有的位線皆配置為規律的鋸齒圖形，且該鋸齒圖形的鋸齒相互嚙合(intermesh)，使得該單元陣列(遠離可能的邊緣區域)可以完全接觸連接。
較佳為，各存儲區段具有一數量為Nfins的鰭形物，且各所述位線部分電性連接至在該位線方向上鄰近的不同鰭形物中最多Nfins/10的接觸區域；因此，所述位線部分僅延伸于整體單元陣列的其中一小部份上，且特別是最多橫越存在于該存儲單元陣列中的所述鰭形物的十分之一。因此在一般的256×256字線與位線的單元陣列中，該鋸齒圖形的“振幅”少于約25個鰭形物，較佳為少于10個鰭形物。
在一較佳的排列中，各位線以一鋸齒形狀的方式而電性連接在該單元陣列中斜向鄰近的所述接觸區域，因而在此一位線排列中，電性連接至該位線的各接觸區域上將產生一“方向改變”。
所述位線最好是具有相同的面積配置，特別是，所述面積配置可通過沿著該字線縱向方向的一鰭形物周期(pitch)的平行位移量而彼此轉移至該位線平面中。
較佳為，各所述位線是連接至至少Nmin與至多Nmax的所述接觸區域，使得(Nmax□Nmin)/Nmax＜20％為真，因而接觸區域數量以及與其電性連接的位線的相對偏移量則落于一低于10％的擾動范圍內。因此，所述位線的數量僅與其所電性連接的接觸區域數量稍微不同，此可使該位線的電性特性量僅具微小變化，特別是其阻抗，使得連接至所述位線的電子評估調整得以更加簡化。更理想的是，所有的位線具有一本質上與其所連接的接觸區域數量相同的數量，使得所述位線具有相同的“電性長度”。
較佳為，該鰭形物寬度與該字線寬度相等，且與鄰近的字線間的垂直距離相等。該鰭形物寬度，即平行運行的鰭形物相對的側邊區域之間的垂直距離，最好是選擇為與該字線寬度及該字線間隔相等，因而產生一正方形的1∶1單元陣列網格；此一單元陣列排列具有最高的儲存密度。
較佳為，該半導體存儲器具有兩位線平面，且于該字線縱軸方向中相鄰的位線是排列在不同的位線平面中。如前所述，當該鰭形物寬度、位線寬度、字線寬度以及該字線間隔與該半導體存儲器的最小特征尺寸F相符時，這樣的實施例特別具有好處；在此例中，一鋸齒狀的位線可使在鄰近位線之間的距離小于該最小特征尺寸F。此問題可通過排列在不同位線平面(亦即在不同的金屬平面)中各別相鄰的位線而克服，舉例而言，奇數的位線是位于一第一位線平面而偶數的位線則位于一進一度遠離該半導體基板的第二位平面(其位于一較高的層級)中。較高的位線平面是通過深的接觸孔洞而連接至欲連接的所述鰭形場效晶體管的接觸區域中。通過此類型的位線配置，能夠獲得可儲存兩位的一4F2存儲單元；而自NROM存儲器中所已知的編程與讀取原理亦可使用于此一情形中。
較佳為，所述位線方向相對于該字線與鰭形物縱軸方向旋轉一約45°的角度，且該第一與該第二位線方向之間的角度是90°。在具有一方形1∶1單元排列的存儲單元中，此一排列方式特別有利且可具有所述位線的一對稱配置。
較佳為，所述儲存層是捕捉層，而所述絕緣層是氧化物層；該捕捉層最好是由氧化物層(特別是二氧化硅層)所圍繞的一氮化物層(特別是一氮化硅層)。在該(控制)柵電極與該溝道區域之間的此一氧化物-氮化物-氧化物排列方式亦稱為一ONO堆棧，然而其亦可使用其它的捕捉材料，例如所謂的“硅充足氧化物”或其它未經摻雜的多晶硅或是其它的高介電值k的材料。此種捕捉層具有大缺陷狀態(即所謂的“捕捉狀態”)密度，其適于捕捉與發射電荷載流子(電子或電洞)。
因此本發明較佳為提供了一種非易失性半導體存儲器于一“虛擬接地”排列(VGA)中，其具有每一位為2F2的單元陣列密度，其中所述位線為鋸齒狀形式且位于該第一與第二金屬平面(位線平面)兩者之一中，因而產生了一具有平面NROMs之儲存密度的存儲器排列，其具有一可調整的讀取電流、通過該鰭形場效晶體管排列的“雙重柵極”效應、以及一較佳的尺寸彈性與通過所述金屬位線而對各存儲單元存取的一較快的存取時間；亦可于非常靠近的鰭形物(其中F＜50nm)中，達成此一非常高的每一位2F2的儲存密度。


本發明將參考伴隨的附圖而以下述的較佳實施例加以詳細說明，其中圖1為適用于本發明的一半導體存儲器的一第一鰭形場效晶體管排列的簡單截面示意圖；圖2為適用于本發明的一半導體存儲器的一第二鰭形場效晶體管排列的簡單截面示意圖；圖3為適用于本發明的一半導體存儲器的一第三鰭形場效晶體管排列的簡單截面示意圖；圖4為根據本發明的半導體存儲器的一較佳實施例的一存儲單元陣列的簡單平面示意圖，其中所述鋸齒狀位線排列在該第一與第二金屬平面兩者之一中；圖5為沿著圖4的A-A線的截面示意圖，其說明了所述位線的方向；以及圖6為根據本發明的半導體存儲器的另一較佳實施例的一存儲單元陣列的簡單平面示意圖，其中所述鋸齒狀位線運行于同一金屬平面中。
具體實施例方式
圖1為適用于本發明的一半導體存儲器的一鰭形場效晶體管排列的簡單截面示意圖；為更清楚說明，在此一截面圖中省略了位線的描述以及位于一較高層級的結構。
圖1的截面圖是運行于一垂直于所述鰭形物FIN的鰭形物縱向方向的平面；在此一實施例中，所述鰭形物FIN具有一本質上為矩形的截面，其具有一鰭形物頂側10與相對的鰭形物側邊區域12；圖1的截面是經由一字線WL而沿其縱向方向運行。該字線縱向方向是以一箭號(WL)加以表示。在該字線WL以及形成于該鰭形物FIN中的溝道區域之間具有一儲存層14，所述的儲存層即為一捕捉層，該儲存層14最好是由薄氧化物壁16所圍繞的氮化物所組成。
由適當的電位條件而在該晶體管溝道中所產生的熱電子可克服氧化物層18并穿透至該儲存層14中而作為所謂的“溝道熱電子(CHE)”，其存在于他儲存層14中并以一已知方式產生該鰭形場效晶體管的容限電壓的偏移，因此而能夠編程一“位”。相較于平面組件而言，由于該溝道區域上(特別適從該鰭形物側邊區域12)的該字線WL的“雙重柵極”效應，該鰭形場效晶體管的尺寸彈性可因而或得提升。為產生此種鰭形場效晶體管排列，適合使用的是SOI(絕緣層上覆硅)基板，特別是在此情形中，由半導體材料所制成(且最好是由硅所制成)的脊形的鰭形物是排列在一埋藏的氧化物層BOX上，其系部分位于一硅基板上。所述鰭形物FIN是形成于該頂部硅層(主體硅層)中。
圖1所示的所述鰭形物FIN的寬度，亦即相對的鰭形物側邊區域12之間的垂直距離，最好是小于100nm，特別是最好小于50nm；其整體結構是由一絕緣層20所圍繞，特別是由一氮化物層所圍繞。
圖2為適用于本發明的一半導體存儲器的另一鰭形場效晶體管排列的簡單截面示意圖；在此例中，該截面方向與圖1所示者相同，且相同或相似的特征是以相同的組件符號加以標記，因而能夠省略重復部分的說明。
與圖1所示的鰭形場效晶體管不同的是，在圖2所說明的例子中，該儲存層14是以通過一氧化物層18而與該鰭形物頂側10隔開的方式而排列，該儲存層14亦沿著該鰭形物側邊區域12而延伸。在一般的方式中，該儲存層14是通過絕緣層16、18而與所述接觸區域(圖中未示)與該鰭形物FIN的溝道區域以及該字線(柵電極)電性絕緣；位于該字線WL與該鰭形物FIN之間的儲存層排列較佳為一所謂的ONO堆棧，其中一氮化硅層是埋嵌在兩二氧化硅層之間。根據該儲存層14的方向，如圖2所示的鰭形場效晶體管亦稱為一所謂的“自動分行(wrap around)”存儲器鰭形場效晶體管。
圖3說明了同樣適用于本發明的半導體存儲器的鰭形場效晶體管的另一種變化，圖3所示的截面方向與圖1及圖2所示者相同，在圖3所示的鰭形場效晶體管的變化例中，該儲存層14僅沿著該鰭形物側邊區域12而排列，且由一絕緣層18而隔開來；在該鰭形物頂側10上并沒有儲存層14，相較之下，其因而形成了一所謂的“雙側邊ONO”存儲器鰭形場效晶體管。
圖4說明了本發明的一半導體存儲器的第一較佳實施例的簡化平面圖。
由半導體材料所制成的所述脊形鰭形物FIN1、FIN2是從該附圖的平面中頂部至底部而運行；該鰭形物縱向方向是由方向箭頭(FIN)所表示。在圖4所示的實施例中，鰭形物FIN1、FIN2具有一對應至該半導體存儲器的最小結構寬度的鰭形物寬度F。在該鰭形物縱向方向(FIN)中，具有高度與輕微摻雜的半導體區段兩者之一。在圖4中以點狀圖形表示的該高度摻雜區段形成了電傳導性摻雜的接觸區域S/D(該鰭形場效晶體管的源極與漏極區域)，在該鰭形場效晶體管溝道所形成的一溝道區域各排列在該鰭形物縱向方向(FIN)上相鄰的兩接觸區域S/D之間。
所述字線WL1、WL2是垂直該齊形物縱向方向(FIN)而運行，所述字線的方向是表示為方向箭號(WL)。所述字線WL1、WL2形成了該鰭形場效晶體管的(控制)柵電極，且運行于所述鰭形物FIN1、FIN2的該溝道區域上。各字線WL1、WL2以各鰭形物FIN1、FIN2而具有精確的一交叉點。在圖4所示的實施例中，所述字線WL1、WL2的寬度以及相鄰的字線之間的距離為F，亦即該半導體存儲器的最小結構寬度。位線BL1、BL2是以鋸齒狀的形式運行于由所述字線WL1、WL2與所述鰭形物FIN1、FIN2所形成的矩陣形式單元陣列上。
所述位線BL1、BL2是由彼此連接的多個位線部分22、24所組成，該第一位線部分22是運行于一第一位線方向(BL1)而該第二位線部分24是運行于一第二位線方向(BL2)；所述位線方向(BL1)、(BL2)相對于該字線縱向方向(WL)以及該鰭形物縱向方向(FIN)而呈傾斜運行。在圖4所示的實施例中，所述位線方向(BL1)、(BL2)相對于該字線縱向方向(WL)與該鰭形物縱向方向(FIN)的傾斜角各約為45°；較佳為，各所述位線BL1、BL2是以鋸齒狀形式運行于兩相鄰的鰭形物FIN之間。舉例而言，該位線BL1是以鋸齒狀形式運行于該鰭形物FIN1與該鰭形物FIN2之間，各所述位線部分22、24分別以該位線方向(BL1)與(BL2)而延伸于所述鰭形物FIN1與FIN2之間。
所述位線BL1、BL2運行于形成在所述鰭形物FIN1、FIN2中的所述接觸區域S/D上。所述金屬位線BL是經由接觸孔洞而電性連接至下方的接觸區域S/D。在圖4所示的實施例中，所述位線BL的寬度與該半導體存儲器的最小結構寬度F相等，其具有的效應是在一位線平面上的相鄰位線BL之間的最小距離可轉而小于該最小特征尺寸F，而此一問題可通過形成于該第一或是該第二金屬平面中的位線而獲得解決。舉例而言，該位線BL1是形成于該第一(最底部)金屬平面，且由圖4中的實線加以表示；相較之下，該位線BL2是形成于相鄰較高的第二金屬平面，并以圖4中的虛線加以表示；其實現了一種具有可儲存兩位的4F2存儲單元的高密度存儲單元陣列。該4F2存儲單元則圖標于圖4中。
雖然圖4中所描述的鋸齒狀位線行是代表了本發明的半導體存儲器的最佳實施變化例，然其亦可使用以一傾斜方式運行的其它位線圖形；在所達到的位線排列的一實施例中，其并非僅僅連接了兩彼此相鄰的鰭形物FIN1、FIN2，而是連接了一個較大數量(例如小于20，較佳為小于10)的鰭形物。在所述位線平面中的所述位線BL的圖形最好是相同的，使得所述位線BL具有相同的面積配置。特別是，各位線可通過沿著該字線縱向方向(WL)的一鰭形物周期(pitch；2F)的平行位移量而彼此轉移至相鄰的位線的面積配置中。
圖5為沿著圖4的A-A線的截面示意圖；其中所述鰭形物FIN1、FIN2與FIN3僅作為示意性說明。所述鰭形物FIN1、FIN2、FIN3是形成于由FIN_E所表示的鰭形場效晶體管平面中。一接觸孔洞平面KL_E位于該鰭形場效晶體管平面FIN_E上，所述接觸孔洞KL是經由此接觸孔洞平面而字上方的第一金屬平面M1_E延伸至所述鰭形場效晶體管的所述接觸區域S/D。位于形成在該第一金屬平面(第一位線平面)M1_E中的兩位線BL1、BL2間則是運行于上方的第二金屬平面M2_E上的一位線BL2，該金屬位線BL2經由一“深”接觸孔洞KL而連接至該鰭形物FIN2的該接觸區域S/D所述位線BL因此運行于該第一M1_E與該第二M2_E兩者之一中，使得所述平面之間的距離可小于該最小特征尺寸F。
圖6以一簡單平面示意圖說明了根據本發明的半導體存儲器的一第二較佳實施例的一存儲單元陣列；在圖4中已經說明的特征在此處具有相同的組件符號而不再重復說明。相較于圖4所示的實施例，圖6的存儲單元陣列僅具有位于一單一金屬平面(位線平面)的位線BL。由于給定了與位線BL寬度相同的該半導體存儲器的一最小結構寬度F，因而需要選擇一不同尺寸的所述鰭形物FIN1、FIN2的鰭形物寬度以及所述位線WL1、WL2與位線間隔的寬度。由于所述位線BL相對于該字線縱向方向(WL)與該鰭形物縱向方向(FIN)是以一45°的角度運行，因此該鰭形物與該字線寬度以及該字線間隔為 因而該存儲單元可被放大為2F2×F2=8F2]]>的—存儲單元。在如圖6所示的一“虛擬接地陣列(VGA)”排列中的該存儲單元陣列的整合密度因而小于圖4所示者，然由于其僅需要一位線平面，因而其制作過程較為簡單。
附圖標記說明10鰭形物頂側12鰭形物側邊區域14儲存層(捕捉層)，例如氮化物16絕緣層，例如氧化物18鰭形物頂側與儲存層之間的絕緣層20絕緣層22第一位線部分24第二位線部分BL位線(BL1) 第一位線方向(BL2) 第二位線方向BOX 埋層氧化物層FIN 由半導體材料制成的脊形鰭形物(FIN) 鰭形物縱向方向KL_E 接觸孔洞平面M1_E 第一金屬或位線平面M2_E 第二金屬或位線平面S/D 接觸區域WL字線(WL) 字線的方向
權利要求
1.一種半導體存儲器，其具有-由半導體材料制成的多個脊形鰭形物(FIN)，其彼此間隔開且其鰭形物縱軸方向((FIN))彼此平行運行，多個溝道區域與傳導性摻雜接觸區域(S/D)則形成于各所述鰭形物(FIN)中，且該溝道與接觸區域是一個接著一個地排列在該鰭形物縱軸方向((FIN))；-字線(WL)，其與該鰭形物縱軸方向((FIN))垂直排列且彼此平行，并作為柵極電極而跨過該多個等溝道區域以控制其電傳導性，所述字線(WL)與該接觸與溝道區域電性絕緣；-多個儲存層(14)，其用于捕捉與輸出電荷載流子，至少一所述儲存層(14)在各溝道區域及指定至該溝道區域的字線(WL)間是以借助于一絕緣層(16，18)所圍繞的方式排列；以及-多個位線(BL)--其以對于該字符縱軸方向(WL))以及對于該鰭形物縱軸方向((FIN))為傾斜的方式排列，--所述位線(BL)各包含了至少一第一與一第二位線部分(22，24)，--該第一位線部分(22)的縱軸與一第一位線方向((BL1))平行運行而該第二位線部分(24)的縱軸與一第二位線方向((BL2))平行運行，該第二位線方向((BL2))相對于該第一位線方向((BL1))則旋轉了一非零度的角度；以及--各所述位線(BL)電性連接至所述多個接觸區域(S/D)，在連接至所述位線(BL)其-的同一鰭形物(FIN)的兩接觸區域(S/D)間排列有一未連接至此一位線(BL)的接觸區域(S/D)。
2.如權利要求1所述的半導體存儲器，其中各所述位線(BL)包含了具有一第一((BL1))與第二((BL2))位線方向的其一的多個位線部分(22，24)。
3.如前述各項權利要求中任一項所述的半導體存儲器，其中所述位線部分(22，24)具有相同的長度。
4.如前述各項權利要求中任一項所述的半導體存儲器，其中各存儲區段具有一數量為Nfins的鰭形物(FIN)，且各所述位線部分(22，24)電性連接至在該位線方向((BL1)，(BL2))上相鄰的不同鰭形物(FIN)中最多Nfins/10個的接觸區域(S/D)。
5.如前述各項權利要求中任一項所述的半導體存儲器，其中所述位線具有相同的面積配置。
6.如前述各項權利要求中任一項所述的半導體存儲器，其中各所述位線(BL)連接至至少Nmin與至多Nmax個所述接觸區域(S/D)，并使得(Nmax□Nmin)/Nmax＜20％為真。
7.如前述各項權利要求中任一項所述的半導體存儲器，其中該鰭形物寬度與該字線寬度相等，且與鄰近的字線(WL)間的垂直距離相等。
8.如前述各項權利要求中任一項所述的半導體存儲器，其具有兩位線平面(M1_E，M2_E)，且于該字線縱軸方向((WL))中相鄰的位線(BL)是排列在不同的位線平面(M1_E，M2_E)中。
9.如前述各項權利要求中任一項所述的半導體存儲器，其中所述位線方向((BL1)，(BL2))相對于該字線與鰭形物縱軸方向旋轉了一個約45°的角度，且該第一((BL1))與該第二((BL2))位線方向間的角度是90°。
10.如前述各項權利要求中任一項所述的半導體存儲器，其中所述儲存層(14)是捕捉層，而所述絕緣層(16，18)是氧化物層。
11.如權利要求9所述的半導體存儲器，其中該半導體材料是硅，該捕捉層是氮化硅層，而該氧化物層是二氧化硅層。
全文摘要
本發明涉及一種半導體存儲器，其具有由半導體材料制成的多個鰭形物(FIN)，其彼此分離且有多個信道區域與接觸區域(S/D)形成于各鰭形物(FIN)中；多個字線(WL)；多個儲存層(14)，至少一儲存層(14)是排列在各信道區域與該字線(WL)間；以及多個位線(BL)。其中，第一位線部分(22)的縱軸與一第一位線方向((BL1))平行而第二位線部分(24)的縱軸與一第二位線方向((BL2))平行，該第二位線方向((BL2))相對于該第一位線方向((BL1))而旋轉；以及各位線(BL)電性連接至多個接觸區域(S/D)，在連接至一位線(BL)的同一鰭形物(FIN)的兩接觸區域(S/D)間有一未連接至此一位線(BL)的接觸區域(S/D)。
文檔編號H01L21/336GK1682372SQ03821239
公開日2005年10月12日 申請日期2003年8月21日 優先權日2002年9月5日
發明者F·霍夫曼恩, T·舒爾滋, M·斯佩奇特 申請人:因芬尼昂技術股份公司