專利名稱：用于集成電路的具有固定輸出電壓的單元的制作方法
技術領域：
本發明涉及可測試的集成電路領域，當該電路處于操作模式時，其中的一些點(points)連接到地或連接到固定電壓。
背景技術：
在大部分集成電路中，當該電路運行時，電路中的一些點需要保持在固定的電壓。例如，該電路的一些點常常連接到“地”或“VDD”，這意味著這些點分別具有，例如，等于0或5伏特的電壓。這些點呈現出對靜電放電敏感的缺陷，其具有破壞集成電路的危險。而且，這些點不能被測試，因為即使電路處于測試模式時，它們仍具有固定的電壓。在集成電路測試步驟中，這帶來了測試覆蓋率降低的缺點。
為了消除這些不利情況，這些點被一些在集成電路處于操作模式時傳遞固定輸出電壓的單元(cell)替代。這些單元包含觸發器，在測試步驟期間，所述觸發器可以與測試鏈結合在一起。當電路處于測試模式時，有可能使該單元的輸出電壓改變。因此，借助于該單元，在操作模式中具有固定電壓的這些點可以在測試模式中進行測試。所以這樣可增加測試覆蓋率。而且，這樣的觸發器對靜電放電不是很敏感。這樣減少了這種放電破壞集成電路的危險。
由申請人投放市場的稱為CMOS18的單元是這種單元的一個例子。該單元包含觸發器，該觸發器具有兩個輸出并且由時鐘激活。該觸發器接收一個指示該電路處于測試模式還是處于操作模式的信號。在操作模式中，當時鐘有效時，觸發器的輸出之一具有固定的正電壓，另一個輸出是0電壓。因此而將該觸發器兩個輸出中的一個作為該單元的輸出，該單元能夠替換該集成電路一些點上的地或電壓VDD。
這種單元的缺陷在于以下事實，即為了在操作模式中獲得固定的輸出電壓，當該電路處于操作模式時，該單元持續地被時鐘激活。這使其產生相當大的電流消耗。在某些應用中，電流消耗是關鍵的數據。在用電池工作的便攜式應用諸如便攜式電話中尤其如此。
發明概述本發明的一個目的是減少集成電路中的電流消耗。
該目的借助于涉及一種集成電路的本發明的第一目的來實現，該集成電路包含一個單元，當該集成電路處于操作模式時，該單元的一個輸出具有固定的輸出電壓，所述單元包含觸發器和當該電路處于操作模式時用于設置輸出電壓的裝置，所述裝置通過控制信號來控制，該控制信號取決于指示電路處于操作模式或處于測試模式的模式信號。
本發明得益于以下事實，即在操作模式中，現有技術的觸發器并不起時序(sequential)作用。然而，在測試模式中，該觸發器卻起到時序的作用，因為其特別地與移位寄存器集成在一起。因此，當電路處于測試模式時，不能取消時鐘，但是當電路處于操作模式時，卻能夠取消時鐘，于是觸發器不再起任何時序作用。
根據本發明，當集成電路處于操作模式時，時鐘不必為觸發器而有效，因為此時的輸出電壓是由和所述時鐘無關的控制信號來控制的。該控制信號可以是，例如，模式信號。當電路處于操作模式時這是固定的。所以電路處于操作模式時，輸出電壓是固定的。
因為時鐘沒有為觸發器而有效，所以當電路處于操作模式時，單元的功耗降低。結果，集成電路的功耗降低。
在本發明第一目的的第一實施例中，觸發器是具有連接到輸出的輸入和受控于控制信號的異步重置0(reset-to-zero)裝置或異步置1(set-to-one)裝置的D型觸發器，該觸發器的輸出對應該單元的輸出。
根據該實施例，控制信號是初始化信號。如果觸發器包含異步重置0裝置，那么該初始化信號允許輸出電壓變為0。當電路變化為操作模式時，該初始化信號被發送到觸發器。信號的發送是由一個管理電路從測試模式轉變為操作模式的處理器控制的。所以，當模式信號改變時，發送該初始化信號。所以該初始化信號取決于模式信號。從而，“控制信號取決于模式信號”的表達應該理解為意指控制信號可以等同于模式信號或借助于，例如，處理器從模式信號獲得。
當觸發器的重置0裝置接收初始化信號時，觸發器的輸出變為0電壓。然后，只要電路處于操作模式，那么將如下文中看到的那樣，觸發器的輸出保持為零。這與觸發器接收的時鐘無關。從而當電路處于操作模式時，時鐘可在觸發器的電平處被去活(deactivate)。如果希望在單元的輸出獲得電壓VDD，那么采用具有置1裝置的異步觸發器。
在本發明的第一目的的第二實施例中，該單元還包括一個邏輯電路，該邏輯電路具有連接到觸發器的輸出的第一輸入，受控于模式信號的第二輸入以及對應于該單元輸出的輸出，當該電路處于操作模式時，所述邏輯電路能夠在其輸出端傳遞一個作為所述模式信號的函數的電壓。
根據該實施例，控制信號是指示電路處于操作模式或處于測試模式的模式信號。該信號存在于所有的可測試電路中。因此，本發明的第二優選實施例可以使用在所有可測試的集成電路中。當電路處于測試模式時，模式信號等于，例如，VDD，而當電路處于操作模式時，模式信號等于0。當電路處于操作模式時，連接到觸發器的邏輯電路傳遞一個不依賴于觸發器的輸出而僅依賴于模式信號的電壓。因此，當電路處于操作模式時，時鐘可在觸發器的電平處被去活。
本發明的第二目的涉及一種集成電路，該集成電路包含當該集成電路處于操作模式時具有固定輸出電壓的輸出的第一單元，以及包含觸發器和邏輯電路的第二單元，所述邏輯電路具有連接到觸發器的輸出的第一輸入，連接到第一單元的輸出的第二輸入以及相應于第二單元的輸出的輸出，并且當該電路處于操作模式時，能夠在其輸出上傳遞一個作為第一單元輸出電壓的函數的電壓。
與包含根據本發明第一目的的第二實施例的單元的電路相比，這種電路能夠較好地被測試。實際上，在包含根據本發明第一目的的第二實施例的單元的電路中，該單元邏輯電路的第二輸入不能被測試。實際上，當電路處于測試模式時，它們的電壓等于模式信號。當電路處于測試模式時，如果一個點的電壓不能改變，則該點不能被測試。
相反地，在以上所定義的電路中，第二單元邏輯電路的第二輸入可被測試，因為它的電壓等于第一單元的輸出電壓，其在電路處于測試模式時可以變化。第一單元可以是，例如，根據本發明第一目的的第二實施例的單元。在這種情況下，該集成電路僅有一個不能被測試的點，其為第一單元的邏輯電路的第二輸入。
附圖的簡要描述結合下文中所描述的實施例，通過非限制性的實例描述，本發明的這些和其他方面都是顯然和將被闡明的。
在附圖中
圖1示出了根據本發明第一目的的第一實施例的集成電路的結構圖；圖2示出了圖1的集成電路的另一配置的結構圖；圖3示出了根據本發明第一目的的第二實施例的集成電路的結構圖；圖4示出了圖3的集成電路的變體的結構圖；以及圖5示出了根據本發明第二目的的集成電路的結構圖。
優選實施例的描述圖1示出了根據本發明第一目的的第一實施例的集成電路。該電路包含含有該集成電路的基本元件的方框10、第一觸發器11和第二觸發器12。每一觸發器都具有操作輸入(D1，D2)、測試輸入(DT1，DT2)、模式輸入(T1，T2)、時鐘輸入(CLK1，CLK2)以及連接到操作輸入(D1，D2)的輸出(Q1，Q2)。時鐘信號13允許激活時鐘輸入(CLK1，CLK2)并且模式信號15允許控制模式輸入(T1，T2)。第一觸發器11的測試輸入DT1用來接收第一測試信號16并且第二觸發器12的測試輸入DT2用來接收第二測試信號17。第一觸發器11包含異步重置0裝置R而第二觸發器12包含異步置1裝置S。初始化信號14允許控制這些異步重置0裝置R和置1裝置S。第一觸發器11及其異步量置0裝置R構成第一單元18。第二觸發器12及其異步置1裝置S構成第二單元19。
在隨后的討論中，所考慮的各種信號都是邏輯信號。例如，“邏輯0”對應于0伏特而“邏輯1”對應于等于VDD的電壓。
方框10可劃分為一個含有邏輯電路的組合邏輯和當電路處于測試模式時形成測試鏈的觸發器。當該電路處于測試模式時，第一觸發器11和第二觸發器12與該測試鏈結合。該測試包括使組合邏輯和觸發器的輸入改變并且對起因于這種輸入變化的組合邏輯和觸發器的輸出進行觀察。這種測試技術在，例如，1994年1月3日申請的美國專利5574853中被描述。
該測試的一個特別目的是檢驗該電路的點是否因為集成電路制造期間的預置而沒被“粘到(stuck)”特定電壓。為了獲得該電路的合適的可測性，當該電路處于測試模式時，必須能夠使該電路的所有點的電壓改變。所以，將不同的測試向量應用到組合邏輯以及觸發器的輸入，以便使得該電路的所有點改變。當一點具有0值，而作為施加測試向量的結果它應當具有1值時，就說該電路的這一點被“粘到0”。
當圖1的集成電路處于測試模式時，模式信號15具有值1。其結果就是在時鐘信號13的上升沿，觸發器的輸出Q1和Q2復制測試輸入DT1和DT2的值。通過向測試輸入DT1和DT2發送不同的第一測試信號16和不同的第二測試信號17，觸發器11和12的輸出Q1和Q2能被改變以便測試它們。因此，當集成電路處于測試模式時，觸發器11和12的操作與現有技術單元CMOS18的操作相同。
當圖1的集成電路處于操作模式時，模式信號15的值為0。其結果就是在時鐘信號13的上升沿，觸發器的輸出Q1和Q2復制操作輸入D1和D2的值。
現在讓我們考慮第一觸發器11。當該電路改變到操作模式時，初始化信號14被發送到異步重置0裝置R。該初始化信號14可以是，例如，時間片，其效果是使異步重置0裝置R被觸發。因為當模式信號改變時產生所述時間片，所以初始化信號14依賴于模式信號。例如，借助于一個具有模式信號輸入并且當其輸入具有下降沿時能夠發出時間片的電路，該初始化信號14可以由模式信號得到。也可以通過一個包含存儲有時刻的存儲器的電路來產生該初始化信號14，在所述時刻上，該電路改變到操作模式。當這樣的時刻發生時，該電路產生初始化信號14。在這個特別的時刻，模式信號從1變為0，該初始化信號14確實取決于模式信號。
當異步重置0裝置R被初始化信號14觸發時，其結果是輸出Q1變為0。操作輸入D1連接到輸出Q1，該操作輸入D1也變為0。因此，如果時鐘信號13具有上升沿，那么輸出Q1保持為0，因為其復制了操作輸入D1。如果時鐘信號13未示出上升沿，那么輸出Q1也保持為0。所以當信號處于操作模式時，第一觸發器11的輸出Q1一直保持為0并且因此獨立于時鐘信號。所以當電路處于操作模式時，便可能使時鐘信號13在時鐘輸入CLK1的電平處被去活。那么這可減少第一觸發器11的功耗。
當電路處于操作模式時，第一觸發器11的輸出Q1保持為0，該輸出Q1可以替換該電路中將被連接到地的點處的地。所以第一單元18具有與現有技術CMOS18單元相同的功能，表現出較低的功耗。
將相似的推理應用到第二觸發器12。當異步置1裝置S被初始化信號14觸發時，其結果是輸出Q2變為1。這發生在該電路變為操作模式的時候。因此，只要該電路處于操作模式，第二單元Q2的輸出就保持為1，與時鐘信號13無關。所以當電路處于操作模式時，便可能使時鐘信號13在時鐘輸入CLK2的電平處被去活。
所以第二觸發器12的輸出Q2可以替換該電路中必須被連接到VDD的點處的電壓VDD。所以第二單元19具有與現有技術單元CMOS18相同的功能，而同時表現出較低的功耗。
圖2示出了可在這種電路中使用的另一配置。在該配置中，與第一觸發器11一樣，第二觸發器12包含異步重置0裝置R。第二觸發器12具有第一輸出Q2以及與第一輸出互補的第二輸出QN2，也就是說，當第一輸出Q2具有值0時，第二輸出QN2具有值1，反之亦然。
通過采用與圖1描述中所用相同的推理，容易發現當該電路處于操作模式時，第二觸發器12的第二輸出QN2具有值1。因此，通過將第二觸發器12的輸出QN2作為第二單元19的輸出，第二單元19的輸出能夠替換該電路中必須被連接到VDD的點上的電壓VDD。所以，第二單元19具有與現有技術單元CMOS18相同的功能，而同時表現出較低的功耗。
用其它配置來實施本發明也是可能的。例如，對于替接地，可以采用具有異步置1裝置的觸發器的輸出QN。
圖3示出了根據本發明的第二優選實施例的集成電路。除了在圖1中已經提及的一些元件之外，該電路還包含與門31、或門32以及反相器33。
第一觸發器11的輸出Q1連接到與門31的第一輸入。與門31的第二輸入b被模式信號15控制。第一觸發器11的操作輸入D1連接到與門31的輸出c。第一觸發器11和與門31形成第三單元34，其以與門31的輸出c作為它的輸出。
第二觸發器12的輸出Q2連接到或門32的第一輸入a’。或門32的第二輸入由借助于反相器33而得到的模式信號15的邏輯反控制。第二觸發器12的操作輸入D2連接到或門32的輸出c’。第二觸發器12、或門32以及反相器33形成第四單元35，其以或門32的輸出c’作為它的輸出。或門32和反相器33形成邏輯電路。
當集成電路處于測試模式時，觸發器11和12的操作與圖1說明中的詳細描述相同。應當看到在測試模式中該電路的某些點不能被測試。實際上與門31的第二輸入b和反相器33的輸入b’一樣不能被測試，因為它們被電路處于測試模式時固定不變的模式信號15所控制。所以當電路處于測試模式時，與圖1集成電路中的情況相同，在模式信號15具有值1的情況下，檢測這兩個輸入b和b’是否被粘到1是不可能的。
當圖3的集成電路處于操作模式時，模式信號15具有值0。從而，很容易發現與門31的輸出c具有值0而或門32的輸出c’具有值1。這與第一和第二觸發器11和12的輸出Q1和Q2無關。因此，當電路處于操作模式時，使時鐘信號13在時鐘輸入CLK1和CLK2的電平處被去活是可能的。那么這樣能減少觸發器11和12的功耗。
第三單元34的輸出c可以替換該電路中必須連接到地的點處的地而第四單元35的輸出c’可以替換該電路中必須連接到VDD的點處的電壓VDD。所以，第三單元34和第四單元35具有與現有技術CMOS18單元相同的功能，表現出較低的功耗。
應該指出，在某些集成電路中，當該電路處于操作模式時，模式信號15具有值1而非0。
圖4示出了在操作模式中模式信號15具有值1時的圖3電路的實施例。
在該情況中，所使用的觸發器稍微有些不同，以便在模式信號15具有值1時，讓觸發器的輸出(Q1，Q2)復制功能輸入(D1，D2)，而當模式信號15具有值0時，讓觸發器的輸出(Q1，Q2)復制測試輸入(DT1，DT2)。在該情況中，可能要修改圖3的電路以便在操作模式中獲得等效的操作。為產生這種情況，如在圖3的集成電路中所作的那樣，在每一單元中包容一個輸出僅取決于模式信號15的邏輯電路就足夠了。圖4示出了一個在操作模式下當模式信號15具有值1時能獲得與圖3電路的操作等效的電路。在圖4的電路中，反相器33在與門31的第二輸入b上，或門32的第二輸入b’沒有反相器。
自然地，可以使用其他可能更復雜的邏輯電路而不脫離本發明的范圍。
借助于圖4的電路，很容易發現第三單元34的輸出c能夠替換該電路中必須連接到地的點處的地，而第四單元35的輸出c’能夠替換該電路中必須連接到VDD的點處的電壓VDD。所以，第三單元34和第四單元35具有與現有技術CMOS18單元相同的功能，表現出較低的功耗。
圖5示出了根據本發明的一個變體的集成電路。在該電路中，第三單元34的輸出c連接到反相器33的輸入b’。
讓我們考慮當電路處于操作模式時，模式信號15具有值0的情況。在該情況中，當電路處于操作模式時，與門31的輸出c具有值0，而因此，當電路處于操作模式時，或門32的輸出c’具有值1。所以，第四單元35的輸出c’能夠替換該電路中必須連接到VDD的點處的電壓VDD。
如果想要一種能替換地的單元，那用一個與門來代替反相器33和或門32。
這種電路的優點在于以下事實，即與圖3的電路相比，其包括較少的不能被測試的點。所以，盡管圖3電路中反相器33的輸入b’不能被測試，但是在圖5的電路中它能被測試。實際上，與在圖1說明中所描述的一樣，當該電路處于測試模式時，可能使第一觸發器11的輸出Q1改變。因此，容易發現當該電路處于測試模式時，可能使第三單元34的輸出c改變。因而可能測試反相器33的輸入b’。
自然地，可能使用和第四單元35相同類型的各種單元，以便在電路處于操作模式時傳遞0電壓或等于VDD的電壓。這些單元包含一個邏輯電路，該邏輯電路輸入中的一個連接到它們的觸發器的輸出，而其他輸入連接到第三單元34的輸出。不管這些單元的數量怎樣，該集成電路將僅包含單個不能被測試的點，其對應于第三單元34的與門31的第二輸入b。
使用其他類型的單元來代替圖5的第三單元34也是可能的。當該電路處于操作模式時，這單元將能夠傳遞固定的電壓，并且在電路處于測試模式時，該單元具有能夠改變的輸出電壓。例如，能夠使用圖1集成電路單元中的一個。在該情況中，該電路所有的點都能被測試，因為圖1單元中所有的點都能被測試。
動詞“包含”及其變體應在廣泛的意義上解釋，也就是說，不僅不排除與所述動詞之后所列元件不同的其他元件的存在，而且不排除已在所述動詞之后列出的多個元件以及前置冠詞“一個”的多個元件的存在。
權利要求
1.一種包含單元(18，34)的集成電路，當該集成電路處于操作模式時該單元具有一個輸出電壓固定的輸出，所述單元包含觸發器(11)和用于在該電路處于操作模式時設置輸出電壓的裝置(R，31)，所述裝置由控制信號(14，15)控制，該控制信號取決于一個指示該電路是處于操作模式還是處于測試模式的模式信號(15)。
2.如權利要求1所要求的集成電路，其特征在于所述觸發器是一個D型觸發器，它具有連接到輸出(Q1)的輸入(D1)和受控于控制信號(14)的異步重置0裝置(R)或異步置1裝置(S)，該觸發器的輸出對應于該單元(18，19)的輸出。
3.如權利要求1所要求的集成電路，其特征在于所述觸發器是一個D型觸發器，它具有連接到第一輸出(Q2)的輸入(D2)、第二輸出(QN2)以及受控于控制信號(14)的異步重置0裝置(R)或異步設置1裝置(S)，該第一輸出(Q2)或第二輸出(QN2)對應于該單元(19)的輸出。
4.如權利要求1所要求的集成電路，其特征在于所述單元(35)還包括一個邏輯電路(32，33)，該邏輯電路具有連接到觸發器輸出(Q2)的第一輸入(a’)、受控于模式信號(15)的第二輸入(b’)和對應于該單元(35)的輸出的輸出(c’)，當該電路處于操作模式時，所述邏輯電路能夠在其輸出(c’)上傳遞一個作為所述模式信號(15)函數的電壓。
5.一種集成電路，包含-第一單元(34)，當該集成電路處于操作模式時，其具有輸出電壓固定的輸出(c)；-第二單元(35)，包含觸發器(12)和邏輯電路(32，33)，所述邏輯電路具有連接到觸發器(12)的輸出的第一輸入(a’)、連接到第一單元(34)的輸出(c)的第二輸入(b’)和對應于第二單元的輸出的輸出(c’)，并且當該電路處于操作模式時，能夠在其輸出(c’)上傳遞一個作為第一單元(34)輸出電壓函數的電壓。
全文摘要
本發明涉及一種可測試的集成電路。為了在這種電路的某些點上替換地和VDD，該電路包含一個單元(34)，該單元包含觸發器(11)和能夠在該電路處于操作模式時設置輸出電壓的裝置(31)。這些用于設置輸出電壓的裝置由控制信號(15)控制，該控制信號取決于指示信號處于測試模式或操作模式的模式信號。
文檔編號H01L21/70GK1656385SQ03811514
公開日2005年8月17日 申請日期2003年5月15日 優先權日2002年5月22日
發明者P·達席爾瓦, L·索爾夫 申請人:皇家飛利浦電子股份有限公司