用于將元件置入于基座中的方法

專利名稱：用于將元件置入于基座中的方法
技術(shù)領域：
本發(fā)明涉及一種用于將一個或更多元件置入于一基座中的方法。
利用本發(fā)明涉及的方法加工的基座在電子產(chǎn)品中用作電元件，通常為半導體元件，尤其是微電路所用的基座?；娜蝿帐菫樵峁┮粰C械附連基座并提供與基座上或基座外部的其它元件的所需電連接?；蔀橐浑娐钒?，因此作為本發(fā)明的目的的方法緊密涉及電路板制造技術(shù)?；部蔀槟承┢渌?，例如用于封裝一個或多個元件的基座，或者一整個功能模塊的基座。
其中，電路板制造技術(shù)不同于微電路制造之處在于微電路制造技術(shù)中所用的襯底為一半導體材料，而電路板的基座材料為絕緣體。微電路制造技術(shù)通常還比電路板制造技術(shù)昂貴得多。
電路板制造技術(shù)不同于封裝技術(shù)在于封裝技術(shù)用于形成一便于其操作處理的環(huán)繞著半導體元件的封裝。半導體元件的封裝的表面具有接觸部分，通常為突起，它們?nèi)菰S封裝好的元件能夠簡便地安裝于電路板上。半導體封裝還包含導體，電壓可以通過導體而連接于實際的半導體上，將封裝外部的突出接觸部分連接于半導體元件表面上的接觸區(qū)域上。
然而，利用常規(guī)技術(shù)制造的元件的封裝占用了大量的空間。電子裝置的微型化引導人們試圖除去半導體元件的封裝。舉例來說，為此目的，已發(fā)展了所謂的倒裝片技術(shù)，其中將不帶封裝的半導體元件直接裝配于電路板表面上。然而，在倒裝片技術(shù)中存在許多困難。舉例來說，可能會產(chǎn)生關于連接可靠性的問題，特別是當在電路板和半導體元件之間產(chǎn)生機械應力的情況下。機械應力必須通過在芯片和電路板之間增添適當?shù)奈闯錆M情況而得以均勻開。這個程序減緩了過程并且增大了制造成本。應力尤其產(chǎn)生于使用柔性電路板和電路板大大彎曲的情況下。
本發(fā)明的目的是創(chuàng)建一種方法，利用這種方法可以可靠經(jīng)濟地將未封裝的微電路置入于一基座中。
本發(fā)明基于將半導體元件或者至少部分半導體元件在板的制作過程中置入于一基座如一電路板中，其中，或者說，基座結(jié)構(gòu)的部分環(huán)繞著半導體元件制造。根據(jù)本發(fā)明，半導體元件的饋通在基座中制作以便使得孔在基座的第一和第二表面之間延伸。在孔已經(jīng)制作完成之后，一聚合物膜散布于基座結(jié)構(gòu)的第二表面上以便使得聚合物膜也從基座結(jié)構(gòu)的第二側(cè)覆蓋著為半導體元件制作的饋通。在聚合物膜硬化之前，或者在部分硬化之后，從基座的第一側(cè)的方向?qū)雽w元件置放于已經(jīng)制作完成的孔中。半導體元件被壓在聚合物膜上以便使得它們附著于聚合物膜上。在這之后，聚合物膜進行最后的硬化。根據(jù)本發(fā)明，在元件置放于孔中之前，在基座中制作一導電圖案，并且元件置于孔中的方式使得元件相對于基板上所制作的導電圖案對準。
更具體而言，根據(jù)本發(fā)明的方法的特征在于權(quán)利要求1的特征部分所述的內(nèi)容。
借助于本發(fā)明獲得了顯著的優(yōu)點。這是因為，借助于本發(fā)明，可以制造一種半導體元件置入其內(nèi)部的電路板。本發(fā)明還使得可以制造一種環(huán)繞著元件的小型、可靠的元件封裝。
本發(fā)明還可以有大量的實施例，它們提供了顯著的附加優(yōu)點。
舉例來說，借助于本發(fā)明的優(yōu)選實施例，元件封裝階段、電路板制造階段、以及半導體元件的裝配和觸點制作階段可以組合起來形成單個整體。各個過程階段的組合帶來了重要的邏輯優(yōu)點并且使得能夠制造更小、更可靠的電子模塊。另一個優(yōu)點在于這種制造方法可以大部分利用一般所用的電路板制造和裝配技術(shù)。
根據(jù)本發(fā)明的一個優(yōu)選實施例，這種復合式過程的整體性比例如使用倒裝片技術(shù)來制造電路板并將元件附連于電路板上更為簡便。利用這些優(yōu)選實施例，與常規(guī)型方案相比，可以得到以下優(yōu)點不需要軟焊來與元件形成觸點，而是可通過在半導體元件的接觸區(qū)域頂部上生長導體來制造電觸點。這就意味著不需要使用熔化的金屬來連接元件，因此不會在金屬之間形成化合物。金屬之間的化合物一般為脆性，因此與通過軟焊制作的連接相比，可靠性得以提高。特別是在小連接處，連接中的金屬化合物的脆性會引起大問題。根據(jù)一個優(yōu)選實施例，在無焊方案中可比軟焊方案中得到明顯更小的結(jié)構(gòu)。無焊觸點制作方法還存在的優(yōu)點在于不需要高溫來形成觸點。過程溫度更低就容許在選擇電路板、元件封裝或電子模塊的其它材料時具有更大選擇。在這種方法中，電路板、元件、和直接連接于元件上的導電層的溫度可保持于20-85℃的范圍內(nèi)。只有當需要對所使用的聚合物膜進行固化處理(聚合處理)時才會需要較高的溫度，例如大約150℃。然而，在整個過程中，基板和元件的溫度可保持于200℃以下。如果本方法使用通過其它方法，例如化學方法或電磁輻射方法而非通過高溫作用硬化的聚合物膜，則在一個優(yōu)選實施例中，在整個過程中，基板和元件的溫度可保持于100℃以下。
由于使用本方法使得能夠制造更小的結(jié)構(gòu)，因此元件相距可更為緊密。各元件之間的導體也就可以更短，而電子電路的電屬性就由于例如減少了損失、干擾和延遲時間而得以改進。
本方法還使得能夠制造三維結(jié)構(gòu)，因為基板和嵌于基板中的元件可相互疊放地裝配。
在本方法中，還可以減少不同金屬之間的界面。
這種方法容許一種無鉛過程。
本發(fā)明還容許其它優(yōu)選實施例。關于本發(fā)明，舉例來說，可使用柔性電路板。另外，這個過程容許電路板互相疊放地裝配。
借助于本發(fā)明，還可以制造極薄的結(jié)構(gòu)，其中半導體元件不管其厚度如何都完全保護于一基座例如電路板內(nèi)。
由于半導體元件可完全置于電路板內(nèi)部，因此電路板與半導體元件之間的連接方式在機械上來說既耐久又可靠。
在下文中，將借助于實例并參照附圖對本發(fā)明進行研究。


圖1示出了根據(jù)本發(fā)明的一個過程的一組剖面。
圖2示出了根據(jù)本發(fā)明的第二過程的一組剖面。
圖3示出了一種可能的接觸成形方法的示意圖。
圖4示出了根據(jù)本發(fā)明的第三過程的一組剖面。
圖1中所示的這組插圖示出了根據(jù)本發(fā)明的一種可能過程。在下文中，將分階段對圖1的過程進行研究。
階段A(圖1A)在階段A中，為電路板制造過程選擇一適合的基板1?；?可為例如玻璃纖維加強環(huán)氧樹脂板，如FR4型板。由于實例過程不需要高溫，在實例過程中，基板1因此就可為一種有機板。因此基板1可選擇一種價格便宜的柔性有機板。通常，基板1選擇一種已經(jīng)涂有導電材料2通常為銅的板。當然，也可使用無機板。
階段B(圖1B)在階段B中，在基板中為電觸點制作通孔3?？?可以例如利用電路板制造中所用的某些已知方法，如機械鉆孔法來制作。
階段C(圖1C)在階段C中，金屬生長于在階段B中制作的通孔中。在實例過程中，金屬4還生長于電路板的頂部上，從而也增大了導電層2的厚度。
所生長的導電材料4為銅，或具有足夠?qū)щ娦缘哪承┢渌牧?。銅的金屬化過程可以通過用一薄層化學銅來涂敷孔然后使用電化學銅生長方法來繼續(xù)涂敷過程而進行。在實例中使用了化學銅，因為其也將在聚合物頂部上形成表面并且在電化學涂敷過程中起電導體的作用。因此，金屬就可使用一種濕化學方法來生長，因而生長方法非常廉價。另外，舉例來說，導電層4也可以通過向通孔中充以導電膏來制作。
階段D(圖1D)在階段D中，對電路板表面上的導電層制作圖案。這可以通過使用眾所周知的電路板制造方法來進行。舉例來說，導電層的圖案根據(jù)在階段B中制作的孔來對準。
舉例來說，導線圖案的制造可以通過在金屬4的表面上層壓一光刻聚合物膜來進行，所需的導電圖案通過引導光穿過一圖案掩模而形成于該聚合物膜上。在暴露之后，將聚合物膜進行顯示，這時從其上除去所需區(qū)域并且位于聚合物下方的銅4露出。接著，在膜下方露出的銅被蝕刻掉，從而留下所需的導電圖案。聚合物起所謂的蝕刻掩模的作用，而開口5形成于金屬層4中，在開口5的底腳處露出電路板的基板。在這之后，也將聚合物膜從銅4之上除去。
階段E(圖1E)在階段E中，在基板中為微電路制作孔6。這些孔延伸穿過整個基板，從第一表面1a延伸至第二表面1b。舉例來說，這些孔可以通過利用一銑床進行機械銑削而制作。舉例來說，孔6也可以通過沖壓加工而制作?？?相對于電路板的導電圖案4對準。在階段B中制作的孔3也可用于幫助對準，但是這種對準方式也是相對于導電圖案4來進行，因為導電圖案4關于孔3具有特定的位置。
階段F(圖1F)在階段F中，在基板的第二表面1b上并在孔6上方制作一形成了一電絕緣的聚合物膜7。聚合物膜7的制作方式使得其具有足夠的剛性以便保持其形狀的主要特征，然而其并未硬化，因此可以通過將各個元件壓入薄膜中而將它們附連于其上。聚合物膜還應當具有足夠的剛性以便在以下過程階段中，能夠使壓入膜中的元件保持基本上不可相對于基座運動。
舉例來說，在階段F中制作的聚合物膜可為一預浸處理型膜。
如果需要的話，一金屬涂層8也可在階段F中制作于聚合物膜7的頂部上。
在實例過程中，階段F通過在電路板表面上層壓一薄聚合物膜(例如，大約40μm)而執(zhí)行，在其之上為一層銅(例如，大約5μm)。層壓過程借助于壓力和熱來進行。在實例過程中，膜因此就是一種RCC(樹脂涂敷的銅)箔。然后層壓過程必須執(zhí)行至未完成狀態(tài)，以便使得聚合物并未完全硬化。這通過將層壓溫度設置成足夠低并且/或者縮短熱處理的持續(xù)時間來實現(xiàn)。
階段G(圖1G)在階段G中，微電路板18從基板的第一表面1a的這一側(cè)裝配于孔6中。裝配過程可以使用一精密裝配機來進行，微電路18相對于電路板的導電圖案對準。象在階段E中那樣，在階段B中制作的孔可以用來幫助對準。
微電路18的安裝方式使得它們在孔6的“底部”中粘附于聚合物膜7上。進行裝配的最適用方法是使用一個力來使得微電路18稍微推壓入聚合物膜7內(nèi)部，因此使得微電路18更好地保持就位。如果所裝配的微電路18具有穿入聚合物膜7內(nèi)部的接觸突起9，則也有利于這個過程。
圖3示出了一種有意思的替代實施例，其中微電路的接觸突起9如此之長以致它們正好穿過聚合物膜7延伸至金屬涂層8。在那種情況下，就不需要在聚合物膜7中制作孔(階段K)以便在微電路中制作觸點，因為孔在裝配元件時形成。此外，孔的金屬化階段(階段L)也可得以簡化，因為接觸突起9自動地形成穿過聚合物膜7的導體柱。在圖3的實施例中，接觸突起也可為尖銳形狀，以便提高它們的刺穿能力。如果接觸突起9足夠長并且足夠尖銳，則它們也可刺穿金屬涂層8并且原則上在微電路18與金屬涂層8之間形成一電觸點。
階段H(未示出)在階段H中，聚合物膜7借助于固化處理而硬化。固化處理基本上包括一熱處理，但是這個過程也可采用除了加熱以便使聚合物硬化的某些其它處理方法。如果需要的話，階段H也可以省去，特別是在聚合物通過熱處理而進行固化的情況下。然而，在這個階段對聚合物進行硬化可防止在階段I中微電路相對于基座運動。
階段I(圖1I)在階段I中，通過將為微電路制作的孔中充以填充材料10而將微電路固定于電路板的基板上。在實例過程中，這個階段通過將鑄造環(huán)氧樹脂從電路板的第一表面(1a)散布于孔中并散布于微電路頂部上而進行。環(huán)氧樹脂利用一刮刀來刮平并且通過在一高壓鍋中進行固化而得以硬化。同時，如果這個過程不包括階段H的話，聚合物膜7也得以硬化。
階段J(圖1J)在階段J中，一聚合物膜11形成于電路板的第一表面(1a)上，隨后一薄金屬涂層12形成于聚合物膜之上。
在實例過程中，階段J通過在電路板表面上層壓一薄聚合物膜(例如，大約40μm)而執(zhí)行，在其之上為一層銅(例如，大約5μm)。層壓過程借助于壓力和熱來進行。在實例過程中，膜因此就是一種RCC(樹脂涂敷的銅)箔。
舉例來說，聚合物膜也可通過將呈液體形式的聚合物散布于電路板上來制作。因此，層壓過程對階段J來說并非必要。必要的是要將一絕緣層，通常為一聚合物膜，制作于電路板上，該電路板包含置入的元件，特別是置入的微電路。根據(jù)本發(fā)明，聚合物膜自身可為填充聚合物膜或非填充聚合物膜。聚合物膜也可涂敷上金屬，但是這并非必要，因為導電表面也可以在以后制作于已經(jīng)附連于電路板上的聚合物層之上。
階段J使得可以在實例過程中使用在電路板制造中所用的常規(guī)型制造方法和工作階段，然而仍能夠?qū)⑽㈦娐泛推渌裼陔娐钒鍍?nèi)。
階段K(圖1K)在階段K中，在聚合物膜7和11中(同時在導電箔8和12中)制作孔13，通過孔13可以與導電圖案和電路板的饋通(導電材料4)以及與微電路建立接觸。
舉例來說，孔13可以使用激光或其它適用的方法來制作。在階段D中制作的導電圖案，或者在階段B中制作的通孔可以用來進行對準。
階段L(圖1L)階段L與階段C相對應。在階段L中，在孔13中和電路板的表面上制作一導電層14。
在實例過程中，首先使用三階段表面去污處理來清潔饋通(孔13)。在這之后，通過首先在聚合物上形成一催化SnPd表面然后在表面上沉積一薄層(大約2Fm)化學銅，而對饋通進行金屬化。銅14的厚度通過電化學沉積處理而增大。
另外，饋通也可以充以導電膏或者利用某些其它適用的微通金屬化方法來制作。
階段M(圖1M)在階段M中，按照與階段D中相同的方式來形成一導電圖案。
階段N和O(圖1N和1O)在階段N和O中，一光刻聚合物14散布于電路板表面上并在聚合物14中形成所需的圖案(按照與階段D和M中類似的方式)。暴露過的聚合物膜顯示出來，但是保持于電路板上的聚合物膜圖案并未除去。
階段P(圖1P)在階段P中，對在先前階段中形成的聚合物膜圖案的連接區(qū)域進行涂敷16。舉例來說，涂層16可以帶有Ni/Au涂層或OSP(有機表面保護)。
圖1的實例示出了一個過程，其可用來開發(fā)本發(fā)明。因此，本發(fā)明決不受限于上述的過程，相反，本發(fā)明包括很大一組不同的過程及其最終產(chǎn)品，在權(quán)利要求書的最大可能的范圍內(nèi)并考慮到等價解釋。特別地，本發(fā)明決不受限于實例中所示的布圖，相反，對于本發(fā)明所屬領域的普通技術(shù)人員來說，很顯然，根據(jù)本發(fā)明的過程可以用來制造許多種與此處所公開的實例大不相同的電路板。因此，圖中的微電路和連接只是用于對制造過程進行示例說明。
因此，可以對以上所公開的實例的方法做出為數(shù)眾多的改變，而不會偏離根據(jù)本發(fā)明的思想。這些改變可以涉及不同階段中所述的制造方法，或者，舉例來說，涉及各個階段的相互順序。例如，階段B同樣可以在階段D之后進行，即程序可為將鉆頭對準于圖案上，而非將圖案對準于所鉆的孔上。相應地，階段D和E的順序也可以倒換過來。然后就在形成導電圖案之前制作元件孔6。在那種情況下，導電圖案就相對于孔6(以及孔3)對準。不管階段B、D和E的執(zhí)行順序，在階段F中制作的聚合物膜7都覆蓋著孔6和形成于基板的第二表面1b上的導電圖案。
覺得需要的階段也可以加入以上所公開的實例的過程中。舉例來說，可以將一箔層壓于電路板的第一側(cè)(1a)上，該箔在階段H中所進行的鑄造過程中保護著電路板的表面。這種保護箔制造成覆蓋著除了孔6之外的所有其它區(qū)域。保護箔在利用刮刀散布鑄造環(huán)氧樹脂時使電路板的表面保持清潔。保護箔可以在階段I之前在適當?shù)碾A段中制作并且在鑄造完成之后立即從電路板表面上除去。
借助于這種方法，還可以制造有待附連于電路板上的元件封裝。這種封裝也可包括若干互相電連接起來的半導體元件。
這種方法還可用于制造整個電模塊。圖1中所示的過程也可按照以下方式應用，即只在微電路的接觸表面所處的電路板的第二側(cè)(1b)上制作導電結(jié)構(gòu)。
舉例來說，在這種方法使得可以制造的電路板或電模塊中，所用的基板的厚度處于50至200微米的范圍內(nèi)，而微電路的厚度處于50至150微米的范圍內(nèi)。舉例來說，導體的間距可以在50至250微米的范圍內(nèi)變化，而微饋通的直徑可為例如15至50微米。因此，一層式構(gòu)造中的單塊板的總厚度將會大約為100至300微米。
本發(fā)明還可以按照以下方式應用，即使得電路板互相疊放地進行裝配，從而形成一多層式電路結(jié)構(gòu)，在該多層式電路結(jié)構(gòu)中，若干根據(jù)圖1制造的電路板互相疊放地設置并且相互電連接在一起?；ハ喁B放的電路板也可為如下這種電路板，其中導電結(jié)構(gòu)只形成于電路板的第二側(cè)1b上，但是其仍包括饋通，電觸點也可通過這些饋通從電路板的第一側(cè)形成于微電路上。圖2示出了一種這樣的過程。
圖2示出了電路板之間的互相連接。在下文中，按階段對這個過程進行描述。
階段2A(圖2A)圖2A示出了互相疊放的電路板。舉例來說，最下面的電路板可以在圖1的改變過的過程的階段J之后獲得。在這種情況下，圖1的過程就通過省去階段1C而改變。
舉例來說，中間和上面的電路板可以在圖1的改變過的過程的階段M之后獲得。在這種情況下，圖1的過程通過省去階段1C并且只在電路板的第二側(cè)(1b)上執(zhí)行階段J、K和L而改變。
除了電路板之外，圖2A還示出了置于電路板之間的預浸處理環(huán)氧樹脂層21。
階段2B(圖2B)在階段2B中，電路板借助于預浸處理環(huán)氧樹脂層21層壓在一起。此外，在電路板的上表面上制作一涂有金屬的聚合物膜22。這個過程與圖1的過程的階段J相對應。在實例過程中，涂有金屬的聚合物膜22也位于電路板的上表面上。
階段2C(圖2C)在階段2C中，為了形成觸點，在電路板中鉆出孔23。
在階段2C之后，舉例來說，過程可以如下繼續(xù)進行階段2D在階段2D中，導電材料按照與階段1C相同的方式生長于電路板頂部上和通孔23中。
階段2E在階段2E中，按照與階段1D中相同的方式對電路板表面上的導電層制作圖案。
階段2F在階段2F中，按照與階段1N和10中相同的方式，一光刻聚合物散布于電路板表面上并在聚合物中形成所需的圖案。暴露過的聚合物膜顯示出來，但是保持于電路板上的聚合物膜圖案并未除去。
階段2G在階段2G中，按照與階段1P中相同的方式，對在先前階段中形成的聚合物膜圖案的連接區(qū)域進行金屬化。
以圖2的實例為基礎，很顯然，這種方法也可用于制造許多種三維電路結(jié)構(gòu)。舉例來說，這種方法可以用于使得若干存儲電路相互疊放，從而形成一包含若干存儲電路的封裝，其中存儲電路互相連接并且形成一工作整體。這種封裝可稱為三維多片模塊。這種模塊中的芯片可以自由選擇并且芯片之間的觸點可以根據(jù)選定的電路簡便地制作。
本發(fā)明還使得電磁保護裝置能夠環(huán)繞著置入于基座中的元件制作。這是因為圖1的方法可改成使得在階段1E中所示的孔6可連同在階段1B中所進行的孔3的制作一起制作。在那種情況下，在階段1C中制作的導電層4也將覆蓋著為元件制作的孔6的側(cè)壁。圖4A示出了在按照上述方式改變的過程中的階段1F之后的基座結(jié)構(gòu)的剖面。
在圖4A中所示的中間階段之后，可以通過按照與階段1G相似的方式裝配微電路，象階段1H中那樣將聚合物膜硬化，并且按照與階段1I相似的方式來附連微電路而得以繼續(xù)進行這個過程。在此之后，可以按照與階段1J相似的方式在電路板的第一表面上形成聚合物和金屬箔。圖4B示出了在這些過程階段之后基座結(jié)構(gòu)的一個實例剖面。
在圖4B中所示的中間階段之后，可以通過在聚合物膜中制作與階段1K的孔相似的孔以制作觸點而得以繼續(xù)進行這個過程。在此之后，可以按照與階段1L相似的方式在孔中和板表面上制作一導電層。圖4C示出了在這些過程階段之后基座結(jié)構(gòu)的一個實例剖面。為了清楚起見，在孔中和板表面上按照與階段1L相似的方式制作的導電層用黑色突出顯示。
在圖4C中所示的中間階段之后，可以通過象在階段1M中那樣對板表面上的導電層制作圖案并且象在階段1N中一樣涂敷板表面而得以繼續(xù)進行這個過程。在這些階段之后，通過幾乎沒有破損的金屬箔來包圍著微電路，這些金屬箔形成了一有效的保護裝置以防由電磁相互作用所引起的干擾。這種構(gòu)造示于圖4D中。在圖4D中所示的中間階段之后，執(zhí)行與階段1O和1P相對應的階段，在其中一保護箔和連接制作于電路板表面上。
在圖4D中，用黑色突出顯示了保護著微電路的金屬層的剖面。此外，微電路的基底用網(wǎng)紋突出顯示。網(wǎng)紋用于提醒為微電路制作的孔的所有側(cè)面都由金屬箔所覆蓋。因此，微電路就由沒有破損的金屬箔沿側(cè)向包圍著。除此以外，一金屬板可設計于微電路上方，其在制作電路板的導電圖案時一起制作。類似地，在微電路之下制作一盡可能完整的金屬箔。舉例來說，在微電路之下制作觸點意味著必須在金屬箔中制作小間隙，如圖4D中所示。然而，這些間隙可以制成沿側(cè)向很窄或者相應地沿垂直方向很薄，以便使得它們不會削弱防止電磁干擾的保護效果。
在研究圖4D的實例時，還必須考慮到最終結(jié)構(gòu)還包括與圖中所示的平面成直角延伸的部件。這種成直角延伸的結(jié)構(gòu)由連接于圖4D的左手微電路的左手邊上的隆起觸點上的導體來表示，其從沿側(cè)向包圍著微電路的金屬箔與微電路之下的導電層之間向觀察者延伸。
因此，圖4D所示的方案就提供了一種具有良好電磁干擾防護性能的微電路。由于保護裝置直接環(huán)繞著微電路制作，因此這種構(gòu)造還能防止包含于電路板中的元件之間產(chǎn)生的相互干擾。大多數(shù)電磁保護結(jié)構(gòu)也可以接地，因為沿側(cè)向包圍著微電路的金屬箔可與電路上方的金屬板保持電連接。而電路板的連接又可以設計成使得金屬板通過電路板的導電結(jié)構(gòu)接地。
權(quán)利要求
1.一種用于將至少一個元件置入于一基座中的方法，該元件在其第一表面上具有接觸區(qū)域，這種方法包括取得基座的基板，該基板具有一第一表面和一第二表面，在基板上制作導電圖案并且為該至少一個元件制作至少一個孔，以便使得每個孔在第一表面和第二表面之間延伸穿過基板，將一絕緣聚合物層散布于基板的第二表面上，以便使得絕緣聚合物層覆蓋著為元件所制作的至少一個孔，將至少一個元件置于至少一個孔中，以便使得元件相對于在基板上所制作的導電圖案對準并且元件的第一表面壓靠在絕緣聚合物層上，以及將絕緣聚合物層硬化。
2.根據(jù)權(quán)利要求1所述的方法，其中元件的第一表面被壓于未硬化的絕緣聚合物層中。
3.根據(jù)權(quán)利要求1所述的方法，其中元件的第一表面被壓于部分硬化的絕緣聚合物層中。
4.根據(jù)權(quán)利要求1-3中任一項所述的方法，其中絕緣聚合物層通過將一RCC箔置于基板的第二表面上而制造。
5.根據(jù)權(quán)利要求1-3中任一項所述的方法，其中絕緣聚合物層通過將一預浸處理環(huán)氧樹脂膜散布于基板的第二表面上而制造。
6.根據(jù)權(quán)利要求1-5中任一項所述的方法，其中絕緣材料在為元件制作的孔的側(cè)壁上生長，以便環(huán)繞著元件形成干擾保護。
7.根據(jù)權(quán)利要求1-6中任一項所述的方法，其中元件的接觸區(qū)域具有與其相連接的接觸突起，并且元件置于孔中的方式使得接觸突起推壓入絕緣聚合物層的內(nèi)部。
8.根據(jù)權(quán)利要求1-6中任一項所述的方法，其中元件的接觸區(qū)域具有與其相連接的接觸突起，接觸突起的高度至少同絕緣聚合物層的厚度一樣大，并且元件置于孔中的方式使得接觸突起穿過了絕緣聚合物層。
9.根據(jù)權(quán)利要求1-7中任一項所述的方法，其中在硬化的絕緣聚合物層中為元件制作接觸開口，以及在接觸開口中和絕緣聚合物層的頂部上制作用于與元件形成電接觸的導體。
10.根據(jù)權(quán)利要求1-9中任一項所述的方法，其中在基板的至少第二表面(1b)上制作導電圖案，并且其中待散布于基板的第二表面(1b)上的絕緣聚合物層的散布方式使得其覆蓋著在第二表面(1b)上制作的導電圖案。
11.根據(jù)權(quán)利要求1-10中任一項所述的方法，其中元件的第一表面被推壓入絕緣聚合物層中，該絕緣聚合物層與由導電層形成的導電圖案相接觸。
12.根據(jù)權(quán)利要求1-11中任一項所述的方法，其中至少一個組導電圖案位于絕緣聚合物層與電路板的基板之間，元件的第一表面被推壓靠在該絕緣聚合物層上。
13.根據(jù)權(quán)利要求1-12中任一項所述的方法，其中基板由絕緣材料構(gòu)成。
14.根據(jù)權(quán)利要求1-13中任一項所述的方法，其中元件通過利用填充材料填充制作于基板上的孔而固定就位。
15.根據(jù)權(quán)利要求1-14中任一項所述的方法，其中元件為一微電路，并且在將微電路置于基板上所制作的孔中之后，從基板的第一表面的方向形成與微電路的電觸點。
16.根據(jù)權(quán)利要求1-15中任一項所述的方法，其中通過在元件的接觸區(qū)域中或在其接觸突起的頂部上生長導電材料而形成與元件的電觸點。
17.根據(jù)權(quán)利要求1-16中任一項所述的方法，其中使用電路板制造技術(shù)而無需焊料來形成與微電路的電觸點。
18.根據(jù)權(quán)利要求1-17中任一項所述的方法，其中一個以上的元件置入于基座中，并且在基板中為每一個待置入于基座中的元件制作一分離的孔，并且每一個待置入于基座中的元件位于其自己的孔中。
19.根據(jù)權(quán)利要求1-18中任一項所述的方法，其中制造了一多層式結(jié)構(gòu)，其中有至少四個導電層互相疊放起來。
20.根據(jù)權(quán)利要求1-19中任一項所述的方法，其中制造了一第一基座和至少一個第二基座，至少兩個微電路置入于該第一基座中，并且至少兩個微電路置入于該至少一個第二基座中，并且這些基座互相疊放地裝配和固定以便使得基座相對彼此對準。
21.根據(jù)權(quán)利要求1-19中任一項所述的方法，其中制造第一和第二基座以及一中間層，第二基座置于第一基座上方并且第二基座相對于第一基座對準，中間層置于第一和第二基座之間，以及第一和第二基座借助于中間層而互相層疊。
22.根據(jù)權(quán)利要求21所述的方法，其中制造至少一個第三基座并為每個第三基座制造一中間層，每個第三基座又置于第一和第二基座上方并且每個第三基座相對于下方的基座之一對準，一中間層置于每個第三基座下方，以及第一、第二和每個第三基座借助于中間層而互相層疊。
23.根據(jù)權(quán)利要求20-22中任一項所述的方法，其中穿過互相疊放地固定的各基座鉆出饋通孔，并且在所鉆的孔中制作導體以便將每個基座的電子電路互相連接起來從而形成一工作整體。
24.根據(jù)權(quán)利要求1-23中任一項所述的方法，其中，在處理過程中，電路板、元件、或直接連接于元件上的導電層的溫度低于200℃，并且優(yōu)選地處于20-85℃的范圍內(nèi)。
25.一種電子模塊，其利用根據(jù)權(quán)利要求1-24中任一項所述的方法制造。
全文摘要
本出版物公開了一種方法，其中將形成了部分電子電路的半導體元件或者至少某些半導體元件在基座的制造過程中置入于一基座如一電路板中，這時，或者說，基座結(jié)構(gòu)的部分環(huán)繞著半導體元件制造。根據(jù)本發(fā)明，半導體元件的饋通在基座中制作以便使得孔在基座的第一和第二表面之間延伸。在孔已經(jīng)制作完成之后，一聚合物膜散布于基座結(jié)構(gòu)的第二表面上以便使得聚合物膜也從基座結(jié)構(gòu)的第二表面?zhèn)雀采w著為半導體元件制作的通孔。在聚合物膜硬化之前，或者在部分硬化之后，從基座的第一表面的方向?qū)雽w元件置放于在基座中所制作的孔中。半導體元件被壓在聚合物膜上以便使得它們附著于聚合物膜上。在這之后，聚合物膜進行最后的硬化。
文檔編號H01L23/538GK1625926SQ03803098
公開日2005年6月8日 申請日期2003年1月28日 優(yōu)先權(quán)日2002年1月31日
發(fā)明者R·托米寧 申請人:伊姆貝拉電子有限公司