專利名稱：芯片模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型提供一種芯片模塊，尤指一種多芯片模塊，其上設(shè)置有熔絲窗。
背景技術(shù)：
多芯片封裝(multi-chips-module，MCM)及多封裝模塊(multi-packages-module，MPM)技術(shù)可以減小最終封裝件及系統(tǒng)的尺寸和重量、減少故障并提高可靠性、使用更短和負(fù)載更輕的信號(hào)線增加速度，因此隨著航天電子、大型計(jì)算機(jī)系統(tǒng)甚至筆記型計(jì)算機(jī)的需求，漸漸由單芯片朝向多芯片發(fā)展，因此多芯片封裝及多封裝模塊便逐漸進(jìn)入市場中，但影響其發(fā)展的障礙莫過于芯片質(zhì)量及測試合格芯片(Known Good Die，KGD)的取得，其是影響多芯片模塊的產(chǎn)品質(zhì)量，所以如何取得合格芯片及避免因不良芯片而報(bào)廢芯片模塊，即成為重要的課題。
請(qǐng)參閱圖1，圖1為公知技術(shù)的芯片模塊，是多芯片封裝，其封裝結(jié)構(gòu)為一基板10a及至少兩芯片20a堆棧于該基板10a上，且導(dǎo)線21a連接于上述各芯片20a及該基板10a，并有封裝材40a將上述各芯片20a封裝于該基板10a上。
上述公知的芯片模塊具有下列缺點(diǎn)1、公知的芯片模塊中，因芯片難以全面測試?yán)匣Y選合格芯片(KnownGood Die，KGD)，使多芯片模塊(multi-chips-module，MCM)及多封裝模塊(multi-packages-module，MPM)帶來了不確定因素，因此當(dāng)其中一個(gè)芯片為不良芯片時(shí)，即影響該芯片模塊的功能。
2、公知的芯片模塊中，當(dāng)其中一個(gè)芯片為不良芯片時(shí)，該芯片模塊即不能再利用而報(bào)廢，因此造成生產(chǎn)成本增加。
發(fā)明內(nèi)容
本實(shí)用新型的第一目的在于為克服上述現(xiàn)有技術(shù)的缺點(diǎn)而提供一種具有熔絲窗的芯片模塊，避免因單一芯片質(zhì)量而影響模塊質(zhì)量，因此降低生產(chǎn)成本及生產(chǎn)周期。
本實(shí)用新型的第二目的是提供一種具有熔絲窗的芯片模塊，其借由切斷不良芯片的導(dǎo)線組，以形成開路，因此恢復(fù)其它良好芯片的功能得以運(yùn)作。
本實(shí)用新型的第三目的是提供一種具有熔絲窗的芯片模塊及選擇回路設(shè)計(jì)，其中切斷不良芯片的回路，以形成開路的方法可使模塊內(nèi)其它的芯片正常運(yùn)作。
本實(shí)用新型的第四目的是提供一種具有熔絲窗的芯片模塊，其中借由斷開切斷不良芯片的導(dǎo)線，以便可使芯片模塊具有部分利用性，因此降低芯片模塊的報(bào)廢量，以降低生產(chǎn)成本。
本實(shí)用新型的目的通過如下措施來實(shí)現(xiàn)一種芯片模塊，包括一多芯片組，至少包含兩個(gè)芯片；一導(dǎo)電線路組，包含多個(gè)導(dǎo)線，分別電連接于上述各芯片；其特征在于，該芯片模塊還包括至少一熔絲窗，其設(shè)于該導(dǎo)電線路組上，所述導(dǎo)線可通過所述熔絲窗而外露。
所述的熔絲窗是設(shè)置于該導(dǎo)電線路組的上端面。
所述外露的導(dǎo)線是供電導(dǎo)線。
所述外露的導(dǎo)線是數(shù)據(jù)傳輸導(dǎo)線。
所述外露的導(dǎo)線與至少一芯片相連。
所述外露的導(dǎo)線與所有芯片相連。
所述芯片之間由所述導(dǎo)線通過熔絲窗相連，通過切斷該導(dǎo)線而切斷這兩個(gè)芯片間的電連接。
所述芯片和與所述芯片電連接的外部組件之間由所述導(dǎo)線通過熔絲窗相連，通過切斷該導(dǎo)線而切斷該芯片與外部組件之間的電連接。
圖1是公知的芯片模塊剖視圖；圖2是本實(shí)用新型的芯片模塊的第一實(shí)施例部分剖視立體圖；
圖3是本實(shí)用新型的芯片模塊的第二實(shí)施例部分剖視立體圖；圖4是本實(shí)用新型的芯片模塊的第三實(shí)施例立體圖。
具體實(shí)施方式
請(qǐng)參閱圖2所示，本實(shí)用新型是為一種具有熔絲窗的芯片模塊，其包括多芯片組10、導(dǎo)電線路組20及熔絲窗40，且該多芯片組10電連接于該導(dǎo)電線路組20上，且熔絲窗40設(shè)置于該導(dǎo)電線路組20上，并借由該導(dǎo)電線路組20上選擇回路設(shè)計(jì)，以通過熔絲窗40切斷不良芯片的導(dǎo)線，以恢復(fù)良好芯片與外部組件電連接，或切斷芯片間的電連接。
請(qǐng)參閱圖2所示，該多芯片組10包含第一芯片11及第二芯片12，該導(dǎo)電線路組20包含多個(gè)導(dǎo)線，分別電連接于上述各芯片11，12，且封裝體30密封該多芯片組10于該導(dǎo)電線路組20上，并使一熔絲窗40設(shè)置于該導(dǎo)電線路組20上端面，其中電連接于該第二芯片12的導(dǎo)線是通過熔絲窗40外露于外部，因此當(dāng)該第二芯片12為瑕疵芯片時(shí)，即可通過該熔絲窗40切斷該外露的導(dǎo)線，以斷絕該第二芯片12與外部組件的電連接。
請(qǐng)參閱圖3所示，其中該導(dǎo)電線路組20具有兩個(gè)熔絲窗40，且該導(dǎo)電線路組20電連接于該第一芯片11及電連接于第二芯片12的導(dǎo)線皆分別通過上述各熔絲窗40外露于外部，因此當(dāng)測出其中的第一芯片11或第二芯片12為不良芯片時(shí)，以便可通過熔絲窗40切斷不良芯片的電連接導(dǎo)線，以斷絕該多芯片組10中的不良芯片與外部組件電連接。
又，該外露于外部的導(dǎo)線可為供電導(dǎo)線，為電源(POWER)導(dǎo)線或接地(GROUND)導(dǎo)線，如此即可通過熔絲窗40切斷該不良芯片的運(yùn)作。另該外露于外部的導(dǎo)線是數(shù)據(jù)傳輸(I/O)導(dǎo)線，即可通過熔絲窗40切斷該不良芯片的訊號(hào)傳遞。
請(qǐng)參閱圖4所示，其中芯片模塊包含第一芯片11、第二芯片12及第三芯片13，且封裝于該導(dǎo)電線路組20上，其中第一芯片11、第二芯片12可為覆晶式的靜態(tài)隨機(jī)存取內(nèi)存(SRAM)芯片，且第三芯片13可為覆晶式的圖形(Grapher)處理芯片，且該導(dǎo)電線路組20上設(shè)置有熔絲窗40，且該第一芯片11及該第二芯片12電連接該第三芯片13的導(dǎo)線是分別通過上述各熔絲窗40外露于外部，因此即可通過熔絲窗40分別切斷不良芯片的第一芯片11或第二芯片12的導(dǎo)線，以斷絕該不良芯片與其它芯片間的電連接，以便可使芯片模塊具有部分利用性，因此降低芯片模塊的報(bào)廢量，以降低生產(chǎn)成本。
綜上所述，借由本實(shí)用新型的“具有熔絲窗的芯片模塊”具有下列優(yōu)點(diǎn)1、減少因單一芯片質(zhì)量而影響模塊質(zhì)量的設(shè)計(jì)，因此降低生產(chǎn)成本及生產(chǎn)周期。
2、借由切斷不良芯片的導(dǎo)線組，以形成開路，因此恢復(fù)其它良好芯片的功能得以運(yùn)作。
3、切斷不良芯片的回路，以形成開路的方法可使模塊內(nèi)其它的芯片正常運(yùn)作。
4、借由斷開切斷不良芯片的導(dǎo)線，以便可使芯片模塊具有部分利用性，因此降低芯片模塊的報(bào)廢量、以降低生產(chǎn)成本。
權(quán)利要求1.一種芯片模塊，包括一多芯片組，至少包含兩個(gè)芯片；一導(dǎo)電線路組，包含多個(gè)導(dǎo)線，分別電連接于上述各芯片；其特征在于，該芯片模塊還包括至少一熔絲窗，其設(shè)于該導(dǎo)電線路組上，所述導(dǎo)線可通過所述熔絲窗而外露。
2.如權(quán)利要求1所述的芯片模塊，其特征在于，所述的熔絲窗是設(shè)置于該導(dǎo)電線路組的上端面。
3.如權(quán)利要求1所述的芯片模塊，其特征在于，所述外露的導(dǎo)線是供電導(dǎo)線。
4.如權(quán)利要求1所述的芯片模塊，其特征在于，所述外露的導(dǎo)線是數(shù)據(jù)傳輸導(dǎo)線。
5.如權(quán)利要求1所述的芯片模塊，其特征在于，所述外露的導(dǎo)線與至少一芯片相連。
6.如權(quán)利要求1所述的芯片模塊，其特征在于，所述外露的導(dǎo)線與所有芯片相連。
7.如權(quán)利要求1所述的芯片模塊，其特征在于，所述芯片之間由所述導(dǎo)線通過熔絲窗相連。
8.如權(quán)利要求1所述的芯片模塊，其特征在于，所述芯片和與所述芯片電連接的外部組件之間由所述導(dǎo)線通過熔絲窗相連。
專利摘要本實(shí)用新型提供一種芯片模塊，包括一多芯片組，至少包含兩個(gè)芯片；一導(dǎo)電線路組，包含多個(gè)導(dǎo)線，分別電連接于上述各芯片；該芯片模塊還包括至少一熔絲窗，設(shè)于該導(dǎo)電線路組上，所述導(dǎo)線可通過所述熔絲窗而外露；本實(shí)用新型的芯片模塊通過設(shè)置供導(dǎo)線外露的熔絲窗，可切斷不良芯片與其他部件間的電連接，使其它的芯片正常運(yùn)作。
文檔編號(hào)H01L23/52GK2629223SQ03264198
公開日2004年7月28日 申請(qǐng)日期2003年5月30日 優(yōu)先權(quán)日2003年5月30日
發(fā)明者楊智安 申請(qǐng)人:威盛電子股份有限公司