專利名稱：芯片封裝結構的制作方法
技術領域：
本實用新型有關于一種芯片封裝結構，且特別是有關一種應用玻璃基板(glass substrate)的芯片封裝結構。
背景技術：
芯片倒裝焊技術(Flip Chip Interconnect Technology，簡稱FC)是利用面陣列(area array)的方式，將多個芯片墊(die pad)配置于芯片(die)的有源表面(active surface)上，并在芯片墊上形成凸塊(bump)，接著將芯片翻覆(flip)之后，再利用這些凸塊來分別電性及機械性連接芯片的芯片墊至承載器(carrier)上的接點(contact)，使得芯片可經由凸塊而電連接至承載器，并經由承載器的內部線路而電連接至外界的電子裝置。值得注意的是，由于芯片倒裝焊技術(FC)可適用于高腳數(High Pin Count)的芯片封裝結構，并同時具有縮小芯片封裝面積及縮短信號傳輸路徑等諸多優點，所以芯片倒裝焊技術目前已經廣泛地應用于芯片封裝領域，常見應用芯片倒裝焊技術的芯片封裝結構例如有倒裝芯片焊球陣列型(Flip ChipBall Grid Array，FC/BGA)及倒裝芯片針柵陣列型(Flip Chip Pin Grid Array，FC/PGA)等型態的芯片封裝結構。
請參考圖1，其示出現有的一種倒裝芯片焊球陣列型的芯片封裝結構的剖面示意圖。芯片封裝結構100包括基板(substrate)110、芯片130、多個凸塊140及多個焊球150。其中，基板110具有一頂面112及對應的一底面114，且基板110更具有多個凸塊墊(bump pad)116a及多個焊球墊(ball pad)116b。此外，芯片130具有一有源表面(active surface)132及對應的一背面134，其中芯片130的有源表面112泛指芯片130的具有有源元件(activedevice)(未示出)的一面，并且芯片130更具有多個芯片墊136，其配置于芯片130的有源表面132，用以作為芯片130的信號輸出入的媒介，其中這些凸塊墊116a的位置分別對應于這些芯片墊136的位置。另外，這些凸塊140則分別電性及機械性連接這些芯片墊136之一至其所對應的這些凸塊墊116a之一。并且，這些焊球150則分別配置于這些焊球墊116b上，用以電性及機械性連接至外界的電子裝置。
請同樣參考圖1，底膠(underfill)160可填充于基板110的頂面112及芯片130的有源表面132所圍成的空間，用以保護凸塊墊116a、芯片墊136及凸塊140所裸露出的部分，并同時緩沖基板110與芯片130之間在受熱時所產生的熱應變(thermal strain)的不匹配的現象。因此，芯片130的芯片墊136將可經由凸塊140而電性及機械性連接至基板110的凸塊墊116a，再經由基板110的內部線路而向下繞線(routing)至基板110的底面114的焊球墊116b，最后經由焊球墊116b上的焊球150而電性及機械性連接至外界的電子裝置。
就芯片的運算速度及其制造成本考慮，芯片的面積及芯片墊(即信號端子)之間的間隙將逐漸地縮小，意即芯片墊的密度亦將相對地逐漸地升高。因此，當具有高密度芯片墊的芯片采用倒裝芯片型態(FC)，并搭配焊球陣列型態(BGA)或針柵陣列型態(PGA)來進行封裝時，就必須采用具有高密度接點及微細線路的基板，如此才能將芯片以芯片倒裝焊的方式配置于基板的頂面，并經由基板的內部線路的重新繞線，故可將芯片的芯片墊延伸至基板的底面，最后經由位于基板的底面的焊球(ball)或針腳(pin)等導電結構而電連接至外界的電子裝置。此外，目前作為倒裝芯片焊球陣列型(FC/BGA)或倒裝芯片針柵陣列型(FC/PGA)的基板的常見材料包括有陶瓷(ceramic)及有機材料(organic material)等，其中又以有機材料作為材料的有機基板(organic substrate)最為常見。另外，由于有機基板在工藝良率上的限制，使得目前可大規模量產的有機基板的導線其線寬及線距僅可達到25微米及25微米。值得注意的是，由于現有的有機基板的接點密度難以繼續向上提升，然而，隨著芯片的芯片墊的密度逐漸地升高，在可大規模量產的考慮下，如何提供具有更高密度接點及微細線路的基板乃是目前亟待解決的重大課題。
實用新型內容有鑒于此，本實用新型的目的在于提出一種芯片封裝結構，其主要是利用玻璃基板來取代現有的有機基板，并可提供高密度接點及微細線路，用以封裝具有高密度芯片墊的芯片，且可降低芯片封裝結構的制作成本。
基于本實用新型的上述目的，本實用新型提出一種芯片封裝結構，至少具有一玻璃基板、一線路層、至少一芯片及多個導電結構。其中玻璃基板具有一基板表面，而線路層配置于玻璃基板的基板表面上，且線路層更具有一內部線路，而芯片配置于線路層上，并以芯片倒裝焊或引線鍵合的方式電連接至內部線路，而這些導電結構亦配置于線路層上，并電連接至內部線路。因此，芯片將可經由線路層的內部線路，再經由導電結構而電連接至外界的電子裝置。值得注意的是，由于本實用新型的芯片封裝結構的線路層可沿用液晶顯示面板的工藝技術及生產設備，故可降低芯片封裝結構的制作成本，并可提供高密度接點及微細線路，故可應用于封裝高密度芯片墊的芯片。
為了讓本實用新型的上述目的、特征和優點能明顯易懂，下文特舉一優選實施例，并配合附圖，作詳細說明如下，其中圖1示出現有的一種倒裝芯片焊球陣列型的芯片封裝結構的剖面示意圖；以及圖2A～2H依序示出本實用新型的優選實施例的第一種至第八種芯片封裝結構的剖面示意圖。
附圖中的附圖標記說明如下100芯片封裝結構 110基板112頂面 114底面116a凸塊墊 116b焊球墊130芯片 132有源表面134背面 136芯片墊140凸塊 150焊球160底膠201～208芯片封裝結構210玻璃基板212基板表面 220線路層222導線層 224介電層226導電插塞 228a接合墊228b接合墊 229防焊層
230芯片 232有源表面234背面 236芯片墊240凸塊 250焊球252針腳 260底膠270散熱片280承載器282承載表面 284a承載接點284b承載接點 290有源元件292無源元件具體實施方式
請參考圖2A，其示出本實用新型的優選實施例的第一種芯片封裝結構的剖面示意圖。芯片封裝結構201的型態為倒裝芯片焊球陣列型態(FC/BGA)，此芯片封裝結構主要包括一玻璃基板210、一線路層220、一芯片230、多個凸塊240及多個焊球250。首先，玻璃基板210具有一基板表面212，且玻璃基板210的厚度可小于1毫米(mm)。此外，線路層220配置于玻璃基板210的基板表面212，而線路層220可由圖案化的單一導線層222所構成，并以之作為一內部線路(未標示)，并且線路層220亦可由多層導線層222、至少一介電層224及至少一導電插塞226所構成，其中這些導線層222依序配置于基板表面212，而介電層224則配設于二相鄰的導線層222之間，用以電隔離二相鄰的導線層222，且導電插塞226則貫穿介電層224，而電連接二相鄰的導線層222，且這些導線層222與這些導電插塞226共同構成一內部線路(未標示)。
請同樣參考圖2A，線路層220更具有多個接合墊228a及多個接合墊228b，其均位于線路層220的遠離玻璃基板210的表面，而這些接合墊228a及這些接合墊228b由線路層220的這些導線層222的最遠離玻璃基板210的所形成，且線路層220更具有一防焊層(solder mask)229，其位于線路層220的表層，并暴露出這些接合墊228a及這些接合墊228b。此外，芯片230具有一有源表面232及對應的一背面234，且芯片230更具有多個芯片墊236，其位于芯片230的有源表面232，其中線路層220的這些接合墊228a的位置分別對應于芯片230的芯片墊236的位置。另外，多個凸塊240分別電性及機械性連接這些芯片墊236之一至其所對應的這些接合墊228a之一，使得芯片230可經由凸塊240而電連接至線路層220的內部線路。并且，這些焊球250則分別配置于線路層220的這些接合墊228b，使得芯片230將可依序經由這些凸塊240及線路層220的內部線路，最后經由這些焊球250而電連接至外界的電子裝置。而且，為了保護這些凸塊240的裸露出的部分，更可將一底膠260填充于芯片230與線路層220之間。
請同樣參考圖2A，本實用新型的優選實施例乃是采用與液晶顯示面板(Liquid Crystal Display panel，LCD panel)幾近相同的工藝，而將線路層220制作于玻璃基板210的基板表面212上，其中線路層220的導線層222的材料例如為鋁及銅等金屬材料，而線路層220的介電層224的材料例如為氮化硅(SiN)或二氧化硅(SiO2)等介電材料，并以之取代現有的有機材料。值得注意的是，當線路層220的介電層224的材料采用氮化硅或二氧化硅，且在介電層224上制作導線層222時，導線層222的線寬及線距較不易受到介電層224的本身結構受熱脹縮的影響，使得導線層222的線寬及線距將可分別逼近到1.5微米及1.5微米(此數值即為目前可大規模量產的液晶面板的導線其線寬及線距)，因而遠小于目前可大規模量產的有機基板的線寬及線距(25微米及25微米)。因此，在芯片230的芯片墊236的密度逐漸上升的情況的下，由于線路層220的線寬及線距均可到達數微米，使得位于玻璃基板210上的線路層220亦可對應形成更高密度的接合墊228a，用以配合讓更高密度的芯片墊236的芯片230可以芯片倒裝焊的方式連接至線路層220上。值得注意的是，為了獲得足夠的電流導通面積，在線路層220的導線層222的線寬及線距將可分別設定為6微米及1.5微米左右。
承上所述，同樣地，本實用新型的優選實施例更可利用液晶顯示面板的工藝所應用到的生產設備，而將線路層220制作于玻璃基板210的基板表面212上，用以形成高密度接合墊及微細線路。值得注意的是，由于目前液晶顯示面板的工藝技術已經相當成熟，故可利用液晶顯示面板的工藝來量產本實用新型的芯片封裝結構201，如此將大幅降低芯片封裝結構201的制作成本，甚至較低于現有的應用有機基板且以芯片倒裝焊的方式來封裝芯片的成本。
除了圖2A的第一種應用玻璃基板的芯片封裝結構201以外，本實用新型的優選實施例還提出如圖2B～2H所示的應用玻璃基板的多種芯片封裝結構202～208，請依序參考圖2B～2H及其相關的說明。
請參考圖2B，其示出本實用新型的優選實施例的第二種芯片封裝結構的剖面示意圖。與圖2A所示的芯片封裝結構201相比，圖2B所示的芯片封裝結構202的芯片230乃是以芯片230的背面234配置于線路層220之上，并以引線鍵合(Wire Bonding，WB)的方式，利用多條導線242來取代圖2A所示的凸塊240，并以這些導線242分別電連接芯片墊236之一至其所對應的接合墊228a之一，使得芯片230可以電連接至線路層220的內部線路。此外，更可利用一封膠262來包覆并保護導線242、芯片墊236及接合墊228a。
請依序參考圖2C、2D，其示出本實用新型的優選實施例的第三、四種芯片封裝結構的剖面示意圖。與圖2A所示的芯片封裝結構201相比，圖2C、2D所示的芯片封裝結構203及芯片封裝結構204均包括有多個芯片230(圖式僅示出兩個芯片230)，并將這些芯片230以芯片倒裝焊的方式配置于線路層220上。此外，如圖2D所示，由于玻璃基板210、線路層220的介電層224及芯片230等材料的熱膨脹系數(Coefficient of ThennalExpansion，CTE)均相當接近，故當以芯片倒裝焊的方式將芯片230配置于線路層220上時，可無須提供適當的應力緩沖層于芯片230及線路層220(或玻璃基板210)之間，因此，如圖2A或2C所示，位于芯片230與線路層220之間的底膠260將可省略。此外，如圖2C所示，由于芯片封裝結構203適用于封裝多個芯片230，并可經由線路層的內部線路而相互電連接，故可應用于多重芯片模塊(Multi-Chip Module，MCM)及系統于單一封裝(System In Package，SIP)。
請參考圖2E，其示出本實用新型的優選實施例的第五種芯片封裝結構的剖面示意圖。與圖2C所示的芯片封裝結構203相比，圖2E所示的芯片封裝結構205亦同樣具有多個芯片230，并同時以芯片倒裝焊的方式(如右側的芯片230所示)及引線鍵合的方式(如左側的芯片230所示)分別將芯片230配置于線路層220上，并且分別電連接至線路層220的內部線路。
請參考圖2F，其示出本實用新型的優選實施例的第六種芯片封裝結構的剖面示意圖。與圖2E所示的芯片封裝結構205相比，圖2F所示的芯片封裝結構206乃是以針腳252取代圖2E所示的芯片封裝結構206的焊球250，所以此芯片封裝結構206的型態為針柵陣列型(PGA)。值得注意的是，如圖2E及2F所示，除了利用焊球250及針腳252來分別作為芯片封裝結構205、206的導電結構以外，更可利用其他型態的導電結構來取代焊球或針腳，用以電性及機械性連接外界的電子裝置。
請參考圖2G，其示出本實用新型的優選實施例的第七種芯片封裝結構的剖面示意圖。與圖2A所示的芯片封裝結構201相比，圖2G所示的芯片封裝結構207更包括一散熱片(Heat Spreader，HS)270，而散熱片270配置于芯片230的背面234，用以散逸源自芯片230于高速運作時所產生的熱能。此外，芯片封裝結構207將更包括一承載器280，其具有一承載表面282、至少一承載接點284a及多個承載接點284b。因此，這些焊球250將可分別連接至承載接點284b，且芯片230的背面234亦可經由散熱片270而間接地接觸承載接點284a，使得芯片230將位于玻璃基板210與承載器280之間。此外，當承載接點284a為一接地接點，且散熱片270的本身亦具有導電特性時，芯片230的背面234將可經由散熱片270而電連接至承載接點284a。另外，當芯片230的背面234足夠接近承載接點284a時，更可利用導熱膠(未示出)來取代散熱片270的功能，其中散熱片270及導熱膠均可視為一導熱層。
請參考圖2H，其示出本實用新型的優選實施例的第八種芯片封裝結構的剖面示意圖。與圖2A所示的芯片封裝結構201相比，圖2H所示的芯片封裝結構208包括多個有源元件290，其埋設于線路層230的內部，并位于玻璃基板210的基板表面212上。此外，芯片封裝結構208亦可包括多個無源元件292，例如電阻、電容及電感等，而無源元件292可埋設于線路層220的內部，或位于玻璃基板210的基板表面212，亦或是配設于線路層220的表面。值得注意的是，有源元件290及無源元件292均可沿用液晶顯示面板的工藝技術及生產設備，并將之制作于玻璃基板210的基板表面212上。此外，更可利用線路層220的內部線路來形成電容或電感等無源元件292，例如以平面或立體的螺旋狀的繞線設計來形成電感。
本實用新型的芯片封裝結構主要是利用玻璃基板取代現有的有機基板，并可沿用液晶顯示面板的工藝技術及生產設備，而在玻璃基板上形成一線路層，接著利用芯片倒裝焊或引線鍵合的方式，將單一芯片或多個芯片封裝于玻璃基板的線路層的表面，使得芯片可以電連接線路層的內部線路。因此，本實用新型所公開的芯片封裝結構更可將焊球或針腳等導電結構配置于線路層的表面，并同時電連接線路層的內部線路，使得芯片將可經由線路層的內部線路，最后經由導電結構而電連接外界的電子裝置。此外，本實用新型的芯片封裝結構更可在芯片的背面配置一散熱片作為導熱層，有助于散逸芯片所產生的熱能。另外，本實用新型的芯片封裝結構同樣可沿用液晶顯示面板的工藝技術及生產設備，在玻璃基板的基板表面上制作有源元件或無源元件，其中無源元件亦可配設于線路層的內部或表面，當無源元件配設于線路層的內部時，更可利用線路層的內部線路來形成電容或電感等無源元件。
綜上所述，本實用新型的芯片封裝結構乃是沿用液晶顯示面板的工藝技術及生產設備，在玻璃基板的基板表面上制作線路層。值得注意的是，由于液晶顯示面板的工藝技術所制作出的線寬及線距均已到達數微米的階段，在芯片的芯片墊的密度逐漸升高的情況下，本實用新型的芯片封裝結構將可配合芯片來提供高密度接點(接合墊)及微細線路的線路層，此乃現有的有機基板所無法達到的。此外，同樣由于本實用新型的芯片封裝結構可沿用液晶顯示面板的工藝技術及生產設備，使得本實用新型的應用玻璃基板的芯片封裝結構其制作成本將較低于現有的應用有機基板的芯片封裝結構者。另外，當芯片的芯片墊的密度提高時，芯片的面積將可相對更小，使得同一晶片所切割成的芯片數量將相對更多，故可相對降低單顆芯片的制作成本，因而連帶降低整個芯片封裝結構的制作成本。并且，本實用新型的芯片封裝結構系可同時封裝多個芯片，并可經由線路層的內部線路而相互電連接，故可應用于多重芯片模塊(MCM)及系統于單一封裝(SIP)。
雖然本實用新型已以優選實施例公開如上，但是其并非用以限定本實用新型，本領域技術人員在不脫離本實用新型的精神和范圍的情況下，當可作些許的更動與潤飾，因此本實用新型的保護范圍當以所附的權利要求所確定的為準。
權利要求1.一種芯片封裝結構，其特征在于至少包括一玻璃基板，具有一基板表面；一線路層，配置于該基板表面上，并具有一內部線路；至少一芯片，配置于該線路層上，并電連接至該內部線路；以及多個導電結構，配置于該線路層上，并電連接至該內部線路。
2.如權利要求1所述的芯片封裝結構，其特征在于該線路層由圖案化的一導線層所構成，而該導線層構成該內部線路。
3.如權利要求1所述的芯片封裝結構，其特征在于該線路層具有圖案化的多個導線層、至少一介電層及至少一導電插塞，而該些導線層依序配置于該基板表面之上，且該介電層配置介于二相鄰的該些導線層之間，并且該導電插塞貫穿該介電層，而電連接至該介電層的兩側的該些導線層，且該些導線層及該導線插塞構成該內部線路。
4.如權利要求1所述的芯片封裝結構，其特征在于該芯片以芯片倒裝焊的方式電連接至該內部線路。
5.如權利要求1所述的芯片封裝結構，其特征在于該芯片以引線鍵合的方式電連接至該內部線路。
6.如權利要求1所述的芯片封裝結構，其特征在于該些導電結構的型態包括焊球及針腳其中之一。
7.如權利要求1所述的芯片封裝結構，其特征在于還包括至少一有源元件，其埋設于該線路層的內部，并位于該玻璃基板的該基板表面上。
8.如權利要求1所述的芯片封裝結構，其特征在于還包括至少一無源元件，其埋設于該線路層的內部。
9.如權利要求1所述的芯片封裝結構，其特征在于還包括至少一無源元件，其配設于該線路層的表面。
專利摘要本實用新型公開了一種芯片封裝結構，具有一玻璃基板、一線路層、至少一芯片及多個導電結構。其中玻璃基板具有一基板表面，而線路層配置于玻璃基板的基板表面上，且線路層還具有一內部線路。此外，芯片配置于線路層上，并以芯片倒裝焊或引線鍵合的方式電連接至內部線路，而這些導電結構亦配置于線路層上，并電連接至內部線路。
文檔編號H01L23/48GK2672856SQ0326237
公開日2005年1月19日 申請日期2003年6月17日 優先權日2003年6月17日
發明者許志行, 張文遠 申請人:威盛電子股份有限公司