硅絕緣體單晶芯片結構的制作方法

專利名稱：硅絕緣體單晶芯片結構的制作方法
技術領域：
本實用新型涉及一種硅絕緣體(silicon on insulator，簡稱SOI)單晶芯片結構，特別是指一種對SOI組件而言具有兩種以上不同硅層厚度的單晶芯片結構。
背景技術：
請參閱圖1，圖1為公知SOI單晶芯片結構10的橫斷面示意圖。所謂的SOI芯片結構即是硅(silicon)組件層(active device layer)在絕緣層(insulator)(如二氧化硅)之上。此SOI芯片結構10包含有一組件層12用來做集成電路組件的布局、一絕緣層14位于組件層12的下方、以及一接地層16位于絕緣層14的下方。一般而言，就組件層12來說，其厚度d1是均一的(uniform)，也就是說公知SOI單晶芯片結構10為一單一厚度組件層的SOI芯片。絕緣層14通常又被稱為埋入氧化層(buried oxide layer，簡稱BOX)，此埋入氧化層的形成方式很多，譬如直接把氧離子離子布植進入硅基材當中，再加高溫來氧化原先的硅基材，使得原始的硅基材結構能在某個可預先決定的特定深度位置形成二氧化硅的埋入氧化層。而SOI晶片的組件層12一般來說，其厚度d1大概介于0.03微米到10微米之間。
然而，在現今系統單芯片(System on a Chip，SOC)逐漸成為市場主流的情況下，同一個芯片結構上的組件層可能需要去布局許多不同種類的電路組件，這些電路組件各自具有各自的尺寸以及散熱條件、操作電流或電壓大小等特征，使得在一個厚度均一的SOI單晶芯片結構上，很難滿足所有組件的需求。也就是說，有些組件的操作電壓較大或電流較大、散熱量較多，其較適合布局在厚度較大的組件層位置(因較大操作電流以及崩潰電壓較大等等原因)；而如果是操作電壓較小或是散熱量較少的組件，只需要布局在厚度不是那么大的組件層位置即可。如果整個SOI芯片結構的組件層厚度均一的話，那些需要較大工作電壓或散熱較多的組件，同樣可以布局在這種芯片結構上，但相對就需要占據較大的芯片面積，如此一來單一片晶片上所能布局的芯片數目將因此而減少，并不符合經濟需求。此外，公知的SOI芯片結構10，其對于靜電放電(electro static discharge，ESD)的抵抗能力，由于其組件層12難以有效的接地(effectively grounded)及組件崩潰電壓(break-down voltage)受到了厚度d1的限制而顯得不足。
所以，由上可知，上述的公知技術，在實際使用上，顯然具有不便與缺陷存在，而待加以改善。

發明內容
本新型的主要目的在于提供一種具有兩種以上硅層厚度的SOI芯片結構，通過在第一晶片上的預定位置處形成埋入氧化區(層)，使得相對此埋入氧化區上方的硅層厚度小于其余未有設置埋入氧化區設置的硅層厚度。此第一晶片稍后將翻轉，與另一做為接地層的第二晶片(硅層)(亦稱為承載晶片(handlewafer))接合(bonding)，之后再對接合后的第一晶片進行切割(split)并進行后續表面處理，形成一具有雙厚度硅層的SOI單晶芯片結構，從而可使多種不同種類組件布局于此SOI單晶芯片硅層上。
本新型的另一目的在于提供上述SOI芯片結構的布局結構，先于第一晶片上設置一對“對準標記”以及在一預定設置深度平面植入氫離子，再于第一或第二預定位置處設置至少一具有第二或第三預定設置深度的埋入氧化區，之后對這些埋入氧化區填入非晶氧化硅(amorphous silicon oxide)材料，部分的氧化硅材料將覆蓋各埋入氧化區之間，而讓第一晶片(硅層)與做為接地層使用的第二晶片(硅層)之間無法直接建立電連接。
為了達成上述目的，本實用新型可通過如下措施實現一種硅絕緣體單晶芯片結構，它包含有一第一硅層其上布局至少一硅絕緣體組件；至少設置一具有一預定深度的埋入氧化區于該第一硅層中的一預定位置上，從而該第一硅層具有兩種不同的硅材厚度，該埋入氧化區包含氧化硅材料；一第二硅層位于該第一硅層以及該埋入氧化區之下；以及一絕緣層位于該第一硅層與該第二硅層之間。
所述的氧化硅材料是完全填滿該埋入氧化區。
所述的氧化硅材料是部分填入該埋入氧化區。
其另外包含有一金屬層填入該埋入氧化區。
所述的金屬層為一單一金屬層或是由一復合金屬層系統所組成。
還另外包含有一真空區形成于填入該埋入氧化區的氧化硅材料與該第二硅層之間。
所述的絕緣層為一熱氧化層。
所述的氧化硅材料為一非晶氧化硅材料。
所述的非晶氧化硅材料為一旋施玻璃。
部分的旋施玻璃是位于該第一硅層與該第二硅層之間。
還另外包含有一旋施玻璃層形成于該第一硅層與該第二硅層之間，接合該第一硅層與該第二硅層晶片。
所述的絕緣層是位于該埋入氧化區外的氧化硅材料。
而制造此種SOI單晶芯片結構的方法至少包含有下列步驟提供一第一晶片做為一第一硅層使用；提供一第二晶片做為一第二硅層使用；于第一晶片的一第一預定設置深度植入一氫離子層；間第一晶片的至少一第一預定位置處設置一具有一第二預定設置深度的埋入氧化區，于埋入氧化區填入一非晶氧化硅材料；于非晶氧化硅材料未填滿該埋入氧化區時，選擇午埋入氧化層與第二硅層間形成一真空區(void)；或是于非晶氧化硅材料上及其余第一硅層上繼續填入一金屬層，而當金屬層同樣未填滿埋入氧化區時，于埋入氧化區金屬層與第二硅層間同樣形成一真空區；或是于埋入氧化區之間設置一絕緣層位于第一硅層與第二硅層之間；翻轉第一晶片，并以一晶片接合法接合第一晶片與第二晶片；以及沿著第一預定設置深度所對應的平面切割該第一晶片。另外，本新型的方法亦于第一晶片設置至少一對(a pair of)對準標記(alignment marks)，以及在第一晶片的第二預定位置處設有具有與第二預定設置深度不同的第三預定設章深度的埋入氧化區，目的在使此SOI單晶芯片結構的SOI組件能具有第三種的硅材厚度。制造過程中為了平坦化表面所需的化學機械研磨法(chemical mechanical polish)以及修復晶格所使用的氫氣回火法(hydrogenanneal)同樣亦包含在本新型的步驟之中。
本實用新型的優點在于本實用新型通過在第一晶片上的預定位置處形成埋入氧化區(層)，使得相對此埋入氧化區上方的硅層厚度小于其余未有設置埋入氧化區設置的硅層厚度，并形成一具有雙厚度硅層的SOI單晶芯片結構，可使多種不同種類組件布局于此SOI單晶芯片硅層上，從而使同一個芯片結構上的組件層可布局許多不同種類的電路組件。
本實用新型還將結合附圖對實施例作進一步詳述。


圖1為公知SOI單晶芯片結構的橫斷面示意圖；圖2為本實用新型SOI單晶芯片結構的第一實施例的示意圖；圖3為本實用新型SOI單晶芯片結構的第二實施例的示意圖；圖4為本實用新型SOI單晶芯片結構的第三實施例的示意圖；圖5為本實用新型SOI單晶芯片結構的第四實施例的示意圖；圖6為本實用新型SOI單晶芯片結構的第五實施例的示意圖；圖7為本實用新型SOI單晶芯片結構的第六實施例的示意圖；圖8為本實用新型SOI單晶芯片結構的第七實施例的示意圖；圖9為本實用新型SOI單晶芯片結構的第八實施例的示意圖；圖10為本實用新型SOI單晶芯片結構的第九實施例的示意圖；圖11為本實用新型SOI單晶芯片結構的第十實施例的示意圖；圖12為本實用新型SOI單晶芯片結構的第十一實施例的示意圖；圖13為制造本實用新型SOI單晶芯片結構的簡化流程圖。
具體實施方式
請參閱圖2，圖2為本新型的SOI單晶芯片結構的第一實施例50的示意圖。第一實施例50包含有一第一晶片51做為第一硅層使用以及一第二晶片52做為第二硅層(接地層)使用。其中第一硅層51的預定位置處開設至少一具有預定深度d1的埋入氧化區53、153與253。埋入氧化區53、153與253是先填入一非晶氧化硅材料54，當此非晶氧化硅材料54未填滿埋入氧化區53、153以及253時，(在以化學機械研磨法去除覆蓋于埋入氧化區53、153與253之外的多余非晶氧化硅層之后)另外有一金屬層55的填入，使得第一晶片51與第二晶片52能直接通過此金屬層55而取得彼此間的電連接。第一晶片51是用來布局SOI組件56以及156，由于埋入氧化區53、153以及253的設置，使得不同位置設置的SOI組件56與156之間具有不同的硅材(組件層)厚度。舉例來說，以埋入氧化區53為例，設置于埋入氧化區53上方相對位置的SOI組件56與選擇不設置在此埋入氧化區53上方相對位置的SOI組件156相較，SOI組件56所對應到的硅材厚度是小于SOI組件156的硅材厚度。如此一來，此SOI單晶芯片結構50，將可對應不同的SOI組件需求(如散熱條件或特征尺寸等)而能布局在適當的位置，除了可具有一定的散熱以及靜電對抗能力外，更不會因為必須遷就某種特殊需求的組件而付出降低整個SOI晶片的晶粒(die)數量的代價。
此外，第一晶片51另外包含有至少一對“對準標記”57設置其上，其設置的目的在于讓埋入氧化區53、153以及253的設置(均利用微影，蝕刻的方式)進行時，讓步進機(stepper)(圖未示)及其光罩(同樣圖未顯示)能直接對應上述的對準標記57。當兩“對準標記”能提供某一步進機的對位機制時，將可方便在第一晶片51的預定位置處微影及蝕刻出所需的埋入氧化區53、153與253。上述的金屬層55可為一單一金屬層或是一復合金屬層(compositemetal layers)系統所組成。
請參閱圖3，圖3為本新型的SOI單晶芯片結構的第二實施例70的示意圖。本實施例70同樣包含有一第一晶片71做為第一硅層使用以及一第二晶片72做為第二硅層(接地層)使用，其中于第一硅層71的預定位置處開設至少一具有預定深度d1的埋入氧化區73、173與273。埋入氧化區73、173與273是先填入一非晶氧化硅材料74，當此非晶氧化硅材料74未填滿埋入氧化區73、173以及273時，(在以化學機械研磨法去除覆蓋于埋入氧化區73、173與273之外的多余非晶氧化硅層之后)另外有一金屬層75的填入，使得第一晶片71與第二晶片72能直接通過此金屬層75而取得彼此間的電連接。與圖2最大的不同在于，圖2的金屬層55是在其非晶氧化硅材料54未填滿埋入氧化區53、153以及253后，填入并填滿剩余的埋入氧化區53、153以及253空間，而圖3的金屬層75則未填滿對應的埋入氧化區73、173以及273。所以相對來說，圖3的SOI單晶芯片結構70其在制造過程中材料的花費上將少于圖2的SOI單晶芯片結構50(因為不需要使用太多的金屬層材料)，而埋入氧化區73、173與273的剩余空間，在第一晶片71與第二晶片72做接合的同時，必須保持在一真空的狀態，也就是本新型SOI單晶芯片結構的第二實施例70將另外包含有一真空區78位于填入埋入氧化區73、173與273的金屬層75與第二晶片72之間形成。同樣地，第一晶片71是用來布局SOI組件76以及176，由于埋入氧化區73、173以及273的設置，使得不同位置設置的SOI組件具有不同硅材(組件層)厚度的可能。舉例來說，以埋入氧化區73為例，設置于埋入氧化區73上方相對位置的SOI組件76與選擇不設置在此埋入氧化區73上方相對位置的SOI組件176相較，SOI組件76所對應到的硅材厚度是小于SOI組件176所對應到的硅材厚度。如此一來，此SOI單晶芯片結構70，將可對應不同的SOI組件需求(如散熱條件或特征尺寸等)而能布局在適當的位置，除了可具有一定的散熱，以及靜電對抗能力外，更不會因為必須遷就某種特殊需求的組件而付出降低整個SOI晶片的晶粒(die)數量的代價。
第一晶片71另外包含有至少一對對準標記79設置其上，其設置的目的在于讓埋入氧化區73、173以及273的設置(均利用微影，蝕刻的方式)進行時，讓步進機(圖未顯示)及其光罩(同樣圖未顯示)能直接對應上述的對準標記79。當兩對準標記79能提供某一步進機的對位機制時，將可方便在第一晶片71的預定位置處微影及蝕刻出所需的埋入氧化區73、173與273。上述的金屬層75同樣可為一單一金屬層或是一復合金屬層系統所組成。請參閱圖4，圖4為本新型的SOI單晶芯片結構的第三實施例90的示意圖。本實施例90同樣包含有一第一晶片91做為第一硅層使用以及一第二晶片92做為第二硅層(接地層)使用。其中于第一硅層91的預定位置處開設至少一具有預定深度d1的埋入氧化區93、193與293。埋入氧化區93、193與293是先填入并完全填滿一非晶氧化硅材料94。此時金屬層95就只能設置在第一晶片91與第二晶片92之間(但不導電的非晶氧化硅材料94則最多只能存在于埋入氧化區93、193與293內，于制造過程中累積的多余非晶氧化硅材料94必須在金屬層95形成前，以化學機械研磨法(CMP)進行表面的平坦化處理去除)，使得第一晶片91與第二晶片92依然能通過此金屬層95而取得兩者間的電連接。同樣地，第一晶片91是用來布局SOI組件96以及196，由于埋入氧化區93、193以及293的設置，使得不同位置設置的SOI組件具有不同硅材(組件層)厚度的可能，舉例來說，以埋入氧化區93為例，設置于埋入氧化區93上方相對位置的SOI組件96與選擇不設置在此埋入氧化區93上方相對位置的SOI組件196相較，SOI組件96所對應到的硅材厚度是小于SOI組件196所對應到的硅材厚度。如此一來，此SOI單晶芯片結構90，將可對應不同的SOI組件需求(如散熱條件或特征尺寸等)而能布局在適當的位置，除了可具有一定的散熱以及靜電對抗能力外，更不會因為必須遷就某種特殊需求的組件而付出降低整個SOI晶片的晶粒(die)數量的代價。
第一晶片91另外包含有至少一對對準標記97設置其上，其設置的目的在于讓埋入氧化區93、193以及293的設置(均利用微影，蝕刻的方式)進行時，讓步進機(圖未顯示)及其光罩(同樣未顯示)能直接對應上述的對準標記97。當兩對準標記97能提供某一步進機的對位機制時，將可方便在第一晶片91的預定位置處微影及蝕刻出所需的埋入氧化區93、193與293。上述的金屬層95同樣可為一單一金屬層或是一復合金屬層系統所組成。
請參閱圖5，圖5為本新型的SOI單晶芯片結構的第四實施例110的示意圖。圖5實施例110與圖3實施例70之間的差異在于不同深度埋入氧化區的設置。本實施例110同樣包含有一第一晶片111做為第一硅層使用以及一第二晶片112做為第二硅層(接地層)使用。其中于第一硅層111的預定位置處開設至少一具有預定深度引的埋入氧化區113與313以及具有預定深度d2的埋入氧化區213。埋入氧化區113，313與213均先填入一非晶氧化硅材料114，當此非晶氧化硅材料114未填滿埋入氧化區113，313以及213時，(于以化學機械研磨法去除覆蓋于埋入氧化區113，313與213之外的多余非晶氧化硅層之后)另外有一金屬層115的填入，使得第一晶片111與第二晶片112能直接通過此金屬層115而取得彼此間的電連接。不同設置深度(d1與d2)氧化層的設置，將使得位于埋入氧化區113，313上方相對位置與埋入氧化區213上方相對位置乃至于未于埋入氧化區113，313或213上方設置的SOI具有三種(超過兩種)的硅材(組件層)厚度。隨著不同深度埋入氧化區的設置，布局于第一晶片111的SOI組件116、216與316所具有的硅層厚度皆可因此而不同，也就是說，此SOI單晶芯片結構110將有能力且適合去包含多種不同規格尺寸特征的SOI組件。埋入氧化區113，313與213的剩余空洞，在第一晶片111與第二晶片112做接合的同時，必須保持在一真空的狀態，也就是本新型SOI單晶芯片結構的第四實施例110將另外包含有真空區117形成于填入埋入氧化區113，313與213的金屬層114與第二晶片112之間。
第一晶片111另外包含有至少一對對準標記119設置其上，其設置的目的在于讓的埋入氧化區113，313以及213的設置(均利用微影，蝕刻的方式)進行時，能更加地方便。讓步進機(圖未顯示)及其光罩(圖同樣未顯示)能直接對應上述的對準標記119。上述的金屬層75同樣可為一單一金屬層或是一復合金屬層系統所組成。另外圖2、圖3與圖4的實施例50、70與90，同樣可以設置具有不同設置深度(d1與d2)的埋入氧化區，以達到跟圖5相同的目的。
請參閱圖6，圖6為本新型的SOI單晶芯片結構的第五實施例130的示意圖。SOI單晶芯片結構130包含有一第一硅層(晶片)131以及一第二硅層(晶片)132于與第一硅層131接合后位于第一硅層131之下。第一硅層131包含有至少一具有一預定深度d1的埋入氧化區133、233與333于一預定位置上開設，用來填入一非晶氧化硅材料134，以及一絕緣層135(較佳為一熱氧化硅(thermal oxides)材料)位于第一硅層131與第二硅層132之間。如此一來，布局于第一硅層131的SOI組件137或237都必須額外通過導電塞(圖未顯示)的設置，才能讓本身的操作電壓參考至第二硅層(接地層)132。由于埋入氧化區133、233以及333的設置。使得此SOI單晶芯片結構130為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構，所以可以針對不同種類需求的SOI組件137與237布局使用。不過，由于第一硅層131與第二硅層132間都存在非金屬的絕緣材料(如填入的非晶氧化硅材134與絕緣層135)，所以SOI組件137與237的散熱效率就沒有前述第一硅層與第二硅層間存在可導電金屬層的實施例來得優越。
第一硅層131另外包含有至少一對對準標記136設置其上，其設置的目的在于讓埋入氧化區133、233與333的設置(均利用微影，蝕刻的方式)進行時，能讓步進機(圖未顯示)及其光罩(同樣圖未顯示)能直接對應上述的對準標記136。
請參閱圖7，圖7為本新型的SOI單晶芯片結構的第六實施例450的示意圖。SOI單晶芯片結構450包含有一第一硅層(晶片)451以及一第二硅層(晶片)452于與第一硅層451接合后位于第一硅層451之下。第一硅層451包含有至少一具有一預定深度d1的埋入氧化區453、553與653于一預定位置上開設，用來填入一非晶氧化硅材料454。本實施例中的非晶氧化硅材料454并未完全填滿埋入氧化區453、553以653，而未填入非晶氧化硅材料454的埋入氧化區剩余空洞將分別形成一真空區455，介于埋入氧化區453、553、653與第二硅層452之間。本實施例另外包含有一絕緣層457(較佳為一熱氧化硅材料)位于第一硅層451與第二硅層452之間。布局于第一硅層451的SOI組件461或561都必須額外通過導電塞(圖未顯示)的設置，才能讓本身的操作電壓參考至第二硅層(接地層)452。由于埋入氧化區453、553以及653的設置，使得此SOI單晶芯片結構450為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構，所以可以針對不同種類需求的SOI組件461與561布局使用。不過，由于第一硅層451與第二硅層452間都存在非金屬的絕緣材料(如填入的非晶氧化硅材454與絕緣層457)及真空區455，所以SOI組件461與561的散熱效率就沒有前述第一硅層與第二硅層間存在可導電金屬層的實施例來得優越。
第一硅層451另外包含有至少一對對準標記459設置其上，其設置的目的已于前述的各實施例中有所說明，于此不再贅述。與圖6相較，圖7所揭示的實施例450由于非晶氧化硅材料454并未填滿所有的埋入氧化區453、553與653，所以其在制作的花費上自然比圖6實施例130來得低，但其散熱效率(由于以真空區455取代)也相對較差。
請參閱圖8，圖8為本新型的SOI單晶芯片結構的第七實施例470的示意圖。SOI單晶芯片結構470包含有一第一硅層(晶片)471以及一第二硅層(晶片)472與第一硅層471接合后位于第一硅層471之下。第一硅層471包含有至少一具有一預定深度d1的埋入氧化區473、573與673于一預定位置上開設，用來填入一非晶氧化硅材料474。本實施例中的非晶氧化硅材料474并未完全填滿埋入氧化區473、573以673，而未填入非晶氧化硅材料474的埋入氧化區剩余空洞將分別繼續填入一金屬層475。本實施例另外包含有一絕緣層476(較佳為一熱氧化硅材料)位于第一硅層471與第二硅層472之間。布局于第一硅層471的SOI組件478或578都必須額外通過導電塞(圖未顯示)的設置，才能讓本身的操作電壓參考至第二硅層(接地層)472。由于埋入氧化區473、573以及673的設置，使得此SOI單晶芯片結構470為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構，所以可以針對不同種類需求的SOI組件478與578布局使用。
第一硅層471另外包含有至少一對對準標記477設置其上，其設置的目的已于前述的各實施例中有所說明，于此不再贅述。與圖6、圖7相較，實施例470由于有金屬層475于埋入氧化區453、553與653的剩余空洞內填入，所以其在散熱效率以及接地(需通過額外的導電塞)的表現上均應較前兩者為佳，金屬層475建立過程中所可能遭遇的平坦化問題，以及第一硅層471與第二硅層472接合時金屬層475與第二硅層472的接口問題，都是制造者所必須考慮的。另外，金屬層475可為一單一金屬層或是一復合金屬層系統所組成。
請參閱圖9，圖9為本新型SOI單晶芯片結構的第八實施例490的示意圖。SOI單晶芯片結構490包含有一第一硅層(晶片)491以及一第二硅層(晶片)492，與第一硅層491接合后位于第一硅層491之下。第一硅層491包含有至少一具有一預定深度d1的埋入氧化區493，593與693于一預定位置上開設，用來填入一非晶氧化硅材料494(此處為一旋施玻璃(spin on glass，SOG))。本實施例中的旋施玻璃494是完全填滿整個埋入氧化區493、593以及693，甚至第一硅層491與第二硅層492間的絕緣層也是同樣使用此旋施玻璃494為材料，且此旋施玻璃494同樣亦做為第一硅層491與第二硅層492于晶片接合時的粘著劑(adhesive)使用。布局于第一硅層491的SOI組件495或595都必須額外通過導電塞(未顯示)的設置，才能讓本身的操作電壓參考至第二硅層(接地層)492。由于埋入氧化區493、593以及693的設置，使得此SOI單晶芯片結構490為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構，所以可以針對不同種類需求的SOI組件495與595布局使用。第一硅層491另外包含有至少一對對準標記496設置其上。其設置目的已于前述的各實施例中有所說明，于此不再贅述。
請參閱圖10，圖10為本新型SOI單晶芯片結構的第九實施例510的示意圖。SOI單晶芯片結構5 10包含有一第一硅層(晶片)511以及一第二硅層(晶片)512，與第一硅層511接合后位于第一硅層511之下。第一硅層511包含有至少一具有一預定深度d1的埋入氧化區513、613與713于一預定位置上開設，用來填入一非晶氧化硅材料514。本實施例中，非晶氧化硅材料514是完全填滿整個埋入氧化區513、613與713，同時也有部分的非晶氧化硅材料514形成在各埋入氧化區513、613與713之間。這些形成在各埋入氧化區513、613與713的非晶氧化硅材料514作用如同一絕緣層位于第一硅層511與第二硅層512之間。第一硅層511與第二硅層512之間另外包含有一旋施玻璃層516做為接合第一硅層511與第二硅層512的粘著劑使用。布局于第一硅層511的SOI組件517或617都必須額外通過導電塞的設置，才能讓本身的操作電壓參考至第二硅層(接地層)512。由于埋入氧化區513、613以及713的設置，使得此SOI單晶芯片結構510為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構，所以可以針對不同種類需求的SOI組件517與617布局使用。第一硅層511另外包含有至少一對對準標記518設置其上。
請參閱圖11，圖11為本新型SOI單晶芯片結構的第十實施例530的示意圖。SOI單晶芯片結構530包含有一第一硅層(晶片)531以及一第二硅層(晶片)532，與第一硅層531接合后位于第一硅層531之下。第一硅層531包含有至少一具有一預定深度d1的埋入氧化區533、633與733于一預定位置上開設，用來填入一非晶氧化硅材料534。本實施例中，非晶氧化硅材料534并并未完全填滿整個埋入氧化區533、633與733，所以在未翻轉前的埋入氧化區533、633與733內繼續填入一金屬層536。部分的非晶氧化硅材料534是形成在各埋入氧化區533、633與733之間，而金屬層536則完全位于埋入氧化區533、633與733內。這些形成在各埋入氧化區533、633與733間的非晶氧化硅材料534作用如同位于第一硅層531與第二硅層532之間的絕緣層。第一硅層531與第二硅層532之間另外包含有一旋施玻璃層538做為接合第一硅層531與第二硅層532的粘著劑使用。布局于第一硅層531的SOI組件541或542都必須額外通過導電塞的設置，才能讓本身的操作電壓參考至第二硅層(接地層)532。由于埋入氧化區533、633以及733的設置，使得此SOI單晶芯片結構530為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構，所以可以針對不同種類需求的SOI組件541與542布局使用。第一硅層531另外包含有至少一對對準標記544設置其上。
請參閱圖12，圖12為本新型SOI單晶芯片結構的第十一實施例550的示意圖。SOI單晶芯片結構550包含有一第一硅層(晶片)551以及一第二硅層(晶片)552，與第一硅層551接合后位于第一硅層551之下。第一硅層551包含有至少一具有一預定深度d1的埋入氧化區565、665與765于一預定位置上開設，用來填入一非晶氧化硅材料554。本實施例中，非晶氧化硅材料554并未完全填滿整個埋入氧化區565、665與765，所以在未翻轉前的埋入氧化區553、654與753內繼續填入一金屬層556，但不如圖11實施例530把埋入氧化區565、665與765給填滿，所以其未填滿的空間將會被抽取出空氣以形成一真空區558。部分的非晶氧化硅材料554是形成在各埋入氧化區565、665與765之間。這些形成在各埋入氧化區565、665與765間的非晶氧化硅材料554作用如同位于第一硅層551與第二硅層552之間的絕緣層。布局于第一硅層551的SOI組件559或562都必須額外通過導電塞的設置，才能讓本身的操作電壓參考至第二硅層(接地層)552。由于埋入氧化區565、665以及765的設置，使得此SOI單晶芯片結構550為一具有雙(dual)硅組件層厚度的SOI單晶芯片結構。第一硅層551另外包含有至少一對對準標記563設置其上。
與圖5相同，圖6至圖12同樣可以在埋入氧化區的設置深度上進行變化，使得整個SOI單晶芯片結構上的SOI組件可以有超過兩個的硅層(組件層)深度，以滿足多種不同特征尺寸的SOI組件得以設置其上的需求。
請參閱圖13，圖13為本新型的SOI單晶芯片結構的制造方法700的簡化流程圖。制造方法700至少包含有下列步驟。
步驟701提供一第一晶片做為一第一硅層使用；步驟702提供一第二晶片做為一第二硅層使用；步驟703于第一晶片的一第一預定設置深度處植入一氫離子層；步驟704于第一晶片的至少一第一預定位置處設置一具有一第二預定設置深度的埋入氧化區孔洞(holes)；步驟705于埋入氧化區孔洞中填入一非晶氧化硅材料；步驟706于非晶氧化硅材料填滿或未填滿埋入氧化區之后，或是額外于非晶氧化硅材料上繼續填入一金屬層；當埋入氧化區孔洞未填滿時，(于晶片接合后)將于埋入氧化區與第二硅層間形成真空區；步驟707于埋入氧化區之間額外設置一絕緣層(位于第一硅層與第二硅層之間)；步驟708子第一晶片接合前，以一化學機械研磨法去除位于該埋入氧化區外的多余非晶氧化硅材料或金屬層；步驟709翻轉第一晶片，并以一晶片接合法接合第一晶片與第二晶片；步驟711沿著第一預定設置深度所對應的平面切割(split)第一晶片；以及步驟712于晶片切割平面進行表面處理。
本實用新型的SOI單晶芯片結構是利用某一種晶片接合法將第一晶片(做為組件層，用來布局至少一SOI組件)與第二晶片(做為一接地層使用)接合而成。一般來說，我們是先對第一晶片組件層(硅層)部分進行處理，然而需注意的是，上述的步驟間并非一定有特定順序可言，其僅為提供的較佳實施例，各步驟間的連接仍然有許多可能的順序變化存在。步驟703是在第一晶片的第一預定設置深度處植入氫離子，此第一預定設置深度所在的平面，即為之后利用水刀(water jet)切割(split)第一晶片的參考面。之后，在于第一預定位置處設置至少一具有第二預定設置深度的埋入氧化區孔洞，此些埋入氧化區孔洞是用來填入氧化硅材料，使其成為一埋入氧化層(buried oxide layer，簡稱BOX)。埋入氧化層本身不導電，可視為一絕緣層，而SOI組件即設置在這些絕緣的埋入氧化層上。埋入氧化區的設置深度并不一定僅局限在只有一種設置深度，也可以如圖5所示具有兩種(甚至超過兩種)的設置深度(如第二預定位置上的第三預定設置深度d2)，其為是否針對多種不同的SOI組件特性需求而定。絕緣層材料(較佳為一非晶氧化硅材)是選擇完全填滿或僅部分填入埋入氧化區孔洞，之后可以選擇繼續填入金屬層把剩余的埋入氧化區空間填滿或是讓剩余的埋入氧化區空間(不論是否繼續填入金屬層與否)于接合時保持真空(形成一真空區，如步驟706與708)。另外，步驟707為一選擇性步驟，可在前述的結構實施例圖6至圖11中實施。
而前述的結構實施例圖2至圖5為第一硅層與第二硅層間存在一可直接電連接的關系(也就是不需要導電塞的設置)時，就不需此步驟707的絕緣層設置在各埋入氧化區之間。在某些實施例(如圖9至圖12)中絕緣層，于非晶氧化硅材料填入埋入氧化區的同時即可形成，但若如圖6至圖8的實施例，各埋入氧化區之間的絕緣層材料(較佳為一熱氧化層)與填入埋入氧化區的非晶氧化硅材料不同，所以無法在填充埋入氧化區的過程中同時形成。另外，步驟708亦為一選擇性步驟。
不論是填入非晶氧化硅材料或是金屬層，于填充過程完畢后，可能都需要利用化學機械研磨法做表面平坦化的步驟708，以方便后續步驟的進行。非晶氧化硅材料可為一旋施玻璃(spin-on glass，SOG)，絕緣層亦可為一旋施玻璃層，此旋施玻璃亦可應用在擔任第一晶片與第二晶片的接合劑工作上。而為了方便顯影(或蝕刻)埋入氧化區孔洞的步驟，本新型的方法另外于第一晶片表面形成至少一對對準標記，以供步進機以及光罩設備的對準。切割后的第一預定設置深度平面，另外需經過化學機械研磨法的平坦化處理，以及氫氣回火以修復于切割過程中的晶格損壞。
相較于公知技術，本新型是提出一種SOI單晶芯片結構，此SOI單晶芯片結構是由一第一晶片與一第二晶片接合而成。且通過在第一晶片上蝕刻出不同深度的埋入氧化區，而讓布局在第一晶片上的SOI組件能因此具有不同的組件層(硅層)深(厚)度，以適應不同SOI組件特性的需求。此外，本新型的SOI單晶芯片結構，另外選擇于第一晶片與第二晶片間是否形成一金屬層以讓第一晶片與第二晶片能直接(不透過導電塞的設置)電連接。如此一來，在某些具有金屬層設置的實施例中，其相對應的散熱效能就較其它未設置金屬層者來得優越。
以上所述，僅為本實用新型的較佳實施例，凡依本實用新型內容所做的均等修飾與變化，皆應屬本實用新型的涵蓋范圍。
權利要求1.一種硅絕緣體單晶芯片結構，其特征在于它包含有一第一硅層，其上布局至少一硅絕緣體組件；至少設置一具有一預定深度的埋入氧化區在該第一硅層中的一預定位置上，使得該第一硅層具有兩種不同的硅材厚度，該埋入氧化區包含氧化硅材料；一第二硅層位于該第一硅層以及該埋入氧化區之下；以及一絕緣層位于該第一硅層與該第二硅層之間。
2.如權利要求1所述的硅絕緣體單晶芯片結構，其特征在于所述的氧化硅材料是完全填滿該埋入氧化區。
3.如權利要求1所述的硅絕緣體單晶芯片結構，其特征在于所述的氧化硅材料是部分填入該埋入氧化區。
4.如權利要求3所述的硅絕緣體單晶芯片結構，其特征在于其另外包含有一金屬層填入該埋入氧化區內的氧化硅材料下部。
5.如權利要求3所述的硅絕緣體單晶芯片結構，其特征在于所述的金屬層為一單一金屬層或是由一復合金屬層系統所組成。
6.如權利要求3所述的硅絕緣體單晶芯片結構，其特征在于還另外包含有一真空區形成于填入該埋入氧化區的氧化硅材料與該第二硅層之間。
7.如權利要求1所述的硅絕緣體單晶芯片結構，其特征在于所述的絕緣層為一熱氧化層。
8.如權利要求1所述的硅絕緣體單晶芯片結構，其特征在于所述的氧化硅材料為一非晶氧化硅材料。
9.如權利要求8所述的硅絕緣體單晶芯片結構，其特征在于所述的非晶氧化硅材料為一旋施玻璃。
10.如權利要求9所述的硅絕緣體單晶芯片結構，其特征在于部分的旋施玻璃是位于該第一硅層與該第二硅層之間。
11.如權利要求1所述的硅絕緣體單晶芯片結構，其特征在于還另外包含有一旋施玻璃層形成于該第一硅層與該第二硅層之間，接合該第一硅層與該第二硅層晶片。
12.如權利要求1所述的硅絕緣體單晶芯片結構，其特征在于所述的絕緣層是位于該埋入氧化區外的氧化硅材料。
專利摘要本實用新型涉及一種硅絕緣體單晶芯片結構，包含有一第一硅層作為組件層，用來布局至少一硅絕緣體組件；至少一具有一預定深度的埋入氧化區開設于第一硅層的一預定位置上，使得第一硅層具有兩種不同的硅材厚度，而埋入氧化區是用來填入一氧化硅材料；以及一第二硅層位于第一硅層之下；一絕緣層位于該第一硅層與該第二硅層之間。
文檔編號H01L21/84GK2613044SQ0324654
公開日2004年4月21日 申請日期2003年4月29日 優先權日2003年4月29日
發明者錢家錡 申請人:威盛電子股份有限公司