專利名稱：有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法，特別是關(guān)于一種在制作基板線路與導(dǎo)電盲孔時(shí)，同時(shí)在基板的電性連接墊上形成金屬保護(hù)層的結(jié)構(gòu)及其制程方法。
背景技術(shù)：
在電子產(chǎn)品輕薄短小、多功能、高速及高頻化的發(fā)展趨勢(shì)下，印刷電路板(PCB)或IC封裝基板技術(shù)也向細(xì)線路及小孔徑發(fā)展。目前印刷電路板或IC封裝基板制程從傳統(tǒng)100μm以上的線路尺寸包括導(dǎo)線寬(Line width)、導(dǎo)線間距(Space)與深寬比(Aspect ratio)，降至約30μm，并研發(fā)更小的線路精度。
現(xiàn)有技術(shù)中，當(dāng)基板導(dǎo)線尺寸在40μm以上時(shí)，一般采用成本低廉且蝕刻快速的傳統(tǒng)蝕刻法，如圖1A及圖1B所示，在絕緣層10的表面上形成金屬層11，接著在金屬層11上涂布一阻層12，再利用濕蝕刻法，采用強(qiáng)酸或強(qiáng)堿蝕刻液13(Etchant)的擴(kuò)散效應(yīng)(Diffusion)與待蝕刻的金屬層11的表面分子進(jìn)行化學(xué)反應(yīng)，以完成蝕刻移除，這種減成(Subtractive)蝕刻法具有高蝕刻速率與低使用成本，且蝕刻后的導(dǎo)電層均勻度(Uniformity)較高，由于該蝕刻法是通過(guò)蝕刻液13與特定材料的化學(xué)反應(yīng)完成的，因此其蝕刻選擇性(Selectivity)比其它方法好，不會(huì)去掉不想要蝕刻的其它材料，但是由于這種濕蝕刻為等向性(Isotropic)蝕刻，因此在向下蝕刻時(shí)將導(dǎo)致如圖1B所示的底切(Undercut)現(xiàn)象14，影響制程的精度，這種濕蝕刻法的質(zhì)量傳遞(Mass transport)精度的限制，使其蝕刻的導(dǎo)線尺寸的精度難以再往下發(fā)展。
一般用于半導(dǎo)體制程的干蝕刻法(Dry etching)，不論是飛濺蝕刻(Sputtering etching)還是電漿蝕刻(Plasma etching)，其各向異性(Anisotropic)的蝕刻特性雖然可達(dá)到較細(xì)的蝕刻精度并縮小了導(dǎo)線的線寬，但是其每分鐘僅能蝕刻幾個(gè)納米(nm)的低蝕刻速率，只適用于芯片厚度較薄的半導(dǎo)體芯片，對(duì)于厚度較厚(5至30μm)的封裝基板，干蝕刻法耗費(fèi)的時(shí)間成本太大，同時(shí)，干蝕刻法是用離子轟擊待蝕刻表面的物理蝕刻法，其蝕刻選擇性并不理想，因此若采用干蝕刻法全程制作封裝基板，也可能會(huì)有導(dǎo)電層遭受污染的問(wèn)題。
與傳統(tǒng)的減成(Substractive)蝕刻法比較，目前產(chǎn)業(yè)界采用能夠制造更細(xì)線路的加成(Additive)法，以滿足更高密度的電路板的需求，典型方法是用非電鍍銅在絕緣電路板上形成一晶種層(Seedlayer)，再在絕緣層上直接形成電路層，這種方法可再分為完全加成(Fully-additive)法及半加成(Semi-additive)法兩種制程，以避免蝕刻時(shí)遇到的問(wèn)題。
目前可制作較細(xì)電路的半加成法的典型制程如圖2A至圖2F所示。
請(qǐng)參閱圖2A，首先，核心電路板20包括多個(gè)已圖案化的電路層21，位于兩個(gè)電路層21間的絕緣層22，以及作為該電路層21間的電性內(nèi)連接的電鍍導(dǎo)通孔23。
如圖2B所示，再提供兩個(gè)有機(jī)絕緣層24，通過(guò)真空壓合到核心電路板20的表面。
請(qǐng)參閱圖2C，接著，在有機(jī)絕緣層24中圖案化，形成多個(gè)開(kāi)孔240，顯露出部分的電路層21，并在有機(jī)絕緣層24表面形成非電鍍銅薄層25。
請(qǐng)參閱圖2D，在非電鍍銅薄層25上布設(shè)一圖案化的阻層(Resistlayer)26，使阻層26形成多個(gè)開(kāi)口(Opening)260，以外露出該非電鍍銅薄層25。
請(qǐng)參閱圖2E，再利用電鍍方式在阻層開(kāi)口260中形成線路層27，該電鍍金屬層一般可為金屬銅構(gòu)成的導(dǎo)電線路。
請(qǐng)參閱圖2F，之后，再去掉阻層26及其覆蓋的非電鍍銅薄層25后，即可形成一增層式的四層基板200。
其中，用于半導(dǎo)體封裝基板的表面形成有多個(gè)由銅材料組成的導(dǎo)電線路，并由其部分表面形成電性連接墊，以傳輸電信號(hào)或電源，同時(shí)，在電性連接墊的外露表面一般會(huì)形成有如鎳/金(Ni/Au)的金屬層，以有效提供電性連接墊與導(dǎo)電組件如金線、凸塊或焊球與芯片或電路板的電性耦合，也可避免因外界環(huán)境影響導(dǎo)致電性連接墊本體的氧化。
該電性連接墊可為半導(dǎo)體倒裝芯片封裝基板與芯片電性耦合的凸塊焊墊(Bump pad)或預(yù)焊錫焊墊(Presolder pad)，該電性連接墊也可為打線式半導(dǎo)體封裝基板與芯片電性耦合的焊墊(Finger)，以及例如封裝基板與電路板電性耦合的焊球墊(Ball pad)。通過(guò)在電性連接墊本體外露表面形成鎳/金金屬層，使包覆在鎳/金金屬層內(nèi)的電性連接墊(通常為金屬銅)不易因外界環(huán)境影響而氧化，以提高凸塊、預(yù)焊錫或焊球等植設(shè)于電性連接墊的電性連接品質(zhì)。
目前由于半加成法(SAP)制程的全面導(dǎo)通用的非電鍍銅薄層，在線路圖形電鍍(Pattem plating)制程完成后就加以蝕刻(Etching)去掉，而后為保護(hù)電鍍線路層免受外界環(huán)境污染，即在基板表面進(jìn)行形成拒焊劑(綠漆)制程，并使電性連接墊形成有鎳/金(Ni/Au)金屬層的表面顯露出拒焊層的開(kāi)孔，因?yàn)橄惹半婂儗?dǎo)通用的非電鍍銅層已去除，故通常必須采用非電鍍(Electro-less)方式，即無(wú)外來(lái)電壓的驅(qū)動(dòng)力量(Drivingforce)，加以進(jìn)行。
請(qǐng)參閱圖2G及圖2H，圖中顯示的是現(xiàn)有技術(shù)中在封裝基板的電性連接墊表面利用非電鍍方式，即化學(xué)鎳/金制程，形成鎳/金金屬層的方法示意圖。
請(qǐng)參閱圖2G，如前所述，為使其中的鎳/金金屬層正確沉積在電性連接墊的表面，在形成圖形的線路層27的封裝基板200表面上，印刷(Printing)或涂布(Coating)如綠漆的拒焊層(Soldermask)28，且該封裝基板200表面的線路層27包括多個(gè)電性連接墊270，并使拒焊層28在電性連接墊270處形成開(kāi)孔280，以曝露出電性連接墊270。
請(qǐng)參閱圖2H，進(jìn)行化學(xué)鎳/金制程時(shí)，將基板200進(jìn)行化鎳浸金制程(Electroless Nickel/Immersion Gold(EN/IG))，通過(guò)拒焊層的開(kāi)孔280，使鎳/金金屬層29沉積在露出拒焊層開(kāi)孔280的電性連接墊270表面。
因此，如上所述，由于半加成法(SAP)制程是電鍍圖形線路供電流導(dǎo)通用的非電鍍銅薄層，在線路圖案化完成后即去掉，然后要形成的鎳金金屬層因電鍍導(dǎo)通用的非電鍍銅層已去除，故必須采用非電鍍式形成，一般采用的化學(xué)鎳/金制程中的制程液體將會(huì)對(duì)形成在封裝基板表面的拒焊層進(jìn)行腐蝕性攻擊，造成拒焊層的剝離(Peeling)與電性連接墊上的鎳/金金屬層污染等可靠性降低的問(wèn)題。
此外，為符合市場(chǎng)需求，半導(dǎo)體封裝結(jié)構(gòu)力求輕薄短小，芯片也朝小尺寸、高集成化(Integration)發(fā)展，因此，作為芯片承載件(Chipcarrier)的半導(dǎo)體封裝基板最好布設(shè)有高密度的電性連接墊，以使承載在基板上的芯片能夠與基板形成良好且完整的電性連接，令高集成化的芯片能夠運(yùn)作自如，從而完全發(fā)揮其功能及特性。但是由于布有導(dǎo)線的IC封裝基板有制程上的限制，其傳遞芯片信號(hào)與改善頻寬、控制阻抗等功能的受限，成為高輸入/輸出(I/O)類封裝件的發(fā)展障礙，且由于基板制程占有封裝成本的20％至50％，因此在半導(dǎo)體芯片的集成電路制程已縮小到0.13μm，且封裝尺寸也不斷縮小，幾乎與芯片同大(約僅為芯片的1.2倍)時(shí)，如何開(kāi)發(fā)與其搭配的細(xì)線路(Fine circuit)、高密度與小孔徑的封裝基板，是集成電路產(chǎn)業(yè)乃至其它相關(guān)電子產(chǎn)業(yè)進(jìn)入下一代技術(shù)的重要研發(fā)課題。
但是若要將導(dǎo)線精度再往下發(fā)展，相對(duì)于基板上電性連接墊的尺寸面積與相鄰間距(Pitch)也需隨之縮減，導(dǎo)致形成在電性連接墊處的拒焊層開(kāi)孔太小，造成化學(xué)鎳/金制程中，因液體對(duì)流性不佳，使化鎳粒子質(zhì)量傳送(Mass transfer)不佳，出現(xiàn)不易滿鍍的現(xiàn)象，使后續(xù)的化金無(wú)法順利浸鍍(Immersed)在鎳金屬層上，因此出現(xiàn)跳鍍現(xiàn)象，或使電性連接墊表面過(guò)度粗糙化無(wú)法形成致密(Dense)的鎳/金金屬層。
發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的主要目的在于提供一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法，可利用電鍍方式形成電性連接墊表面的阻障金屬。
本發(fā)明的另一目的在于提供一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法，可同時(shí)整合半加成法(SAP)形成線路結(jié)構(gòu)與電鍍方式形成電性連接墊表面的阻障金屬層。
本發(fā)明的再一目的在于提供一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法，避免現(xiàn)有化學(xué)鎳金制程中，制程液體對(duì)封裝基板表面的拒焊層進(jìn)行腐蝕性攻擊，造成拒焊層的剝離與電性連接墊上的鎳/金金屬層污染等可靠性不佳問(wèn)題。
本發(fā)明的又另一目的在于提供一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法，避免了化學(xué)鎳/金制程中因液體對(duì)流性不佳，使化鎳粒子質(zhì)量傳送(Mass transfer)不佳，出現(xiàn)不易滿鍍的現(xiàn)象，這會(huì)使后續(xù)的化金無(wú)法順利浸鍍(Immersed)在鎳金屬層上，因此出現(xiàn)跳鍍現(xiàn)象，或使電性連接墊表面過(guò)度粗糙化無(wú)法形成致密(Dense)的鎳/金金屬層等問(wèn)題。
為達(dá)上述目的，本發(fā)明提供一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其主要制程包括提供一絕緣層，且該絕緣層中形成有多個(gè)盲孔以顯露覆蓋在絕緣層下的內(nèi)層線路；在絕緣層及盲孔表面形成一導(dǎo)電膜；在導(dǎo)電膜上形成第一阻層，并使第一阻層形成多個(gè)開(kāi)口以外露出部分導(dǎo)電膜；進(jìn)行電鍍制程以在第一阻層開(kāi)口中形成圖形線路層及在絕緣層的盲孔中形成導(dǎo)電盲孔，該圖形線路層包括多個(gè)電性連接墊，且至少有一個(gè)電性連接墊電性連接至導(dǎo)電盲孔；形成第二阻層覆蓋電性連接墊以外的圖形線路層，使電性連接墊外露出第二阻層；進(jìn)行電鍍制程以在電性連接墊上形成阻障金屬層；以及去掉第二阻層、第一阻層與覆蓋在第一阻層下的導(dǎo)電膜。
本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的另外一種制法主要包括提供一絕緣層，且絕緣層中形成有多個(gè)盲孔以顯露覆蓋在絕緣層下的內(nèi)層線路；在絕緣層及盲孔表面形成一導(dǎo)電膜；在導(dǎo)電膜上形成阻層，且該阻層形成有多個(gè)開(kāi)口以外露出部分導(dǎo)電膜；進(jìn)行電鍍制程以在阻層開(kāi)口中形成多個(gè)電性連接墊及在絕緣層的盲孔中形成導(dǎo)電盲孔，且該電性連接墊電性連接至導(dǎo)電盲孔；進(jìn)行電鍍制程以在電性連接墊上形成阻障金屬層；以及去掉阻層與覆蓋在阻層下的導(dǎo)電膜。其中，該阻層開(kāi)口對(duì)應(yīng)絕緣層盲孔位置。
通本發(fā)明也提供一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，該基板主要包括至少一絕緣層，該絕緣層中形成有多個(gè)導(dǎo)電盲孔，以電性連接至覆蓋在絕緣層下的內(nèi)層線路；至少一圖形線路層，通過(guò)一導(dǎo)電膜以電鍍方式形成在絕緣層上，且該圖形線路層包括多個(gè)電性連接墊，其中至少有一電性連接墊電性連接至導(dǎo)電盲孔；以及至少一阻障金屬層，完整覆蓋住電性連接墊上表面。
由于本發(fā)明是用半加成法(SAP)，在制作圖形線路與導(dǎo)電盲孔時(shí)，利用電鍍所需的導(dǎo)電膜，搭配第二次阻層，進(jìn)行影像轉(zhuǎn)移以界定出欲電鍍表面金屬層(例如鎳/金(Ni/Au)金屬層)的區(qū)域，也或僅在基板表面形成電性連接墊區(qū)域，在電性連接墊的上表面上形成如電性連接墊般大小的鎳/金金屬層，達(dá)到利用電鍍鎳/金取代現(xiàn)有化學(xué)鎳/金的結(jié)構(gòu)與方法，進(jìn)而避免現(xiàn)有化學(xué)鎳/金制程導(dǎo)致的種種不良問(wèn)題。
綜上所述，本發(fā)明可在形成圖案化線路與導(dǎo)電盲孔制程時(shí)，利用全面電性導(dǎo)通的導(dǎo)電膜，還增設(shè)第二阻層影像轉(zhuǎn)移以覆蓋住電性連接墊外其余的導(dǎo)電跡線區(qū)域，也或僅在基板表面形成電性連接墊，再進(jìn)行電鍍制程以在電性連接墊上形成阻障金屬層，借以同時(shí)在基板中形成導(dǎo)電線路、導(dǎo)電盲孔、電性連接墊及覆蓋其上的阻障金屬層。取代非電鍍(Electro-less)制程，避免非電鍍制程中的制程液體對(duì)封裝基板表面的拒焊層進(jìn)行腐蝕性攻擊，造成拒焊層的剝離與電性連接墊上的鎳/金金屬層污染等可靠性不佳問(wèn)題，以及避免因細(xì)線路設(shè)計(jì)造成的制程液體對(duì)流性不佳，形成不易滿鍍的現(xiàn)象，使后續(xù)的化金無(wú)法順利浸鍍(Immersed)在鎳金屬層上，出現(xiàn)跳鍍現(xiàn)象，或使該電性連接墊表面過(guò)度粗糙化無(wú)法形成致密(Dense)的鎳/金金屬層。
圖1A及圖1B是現(xiàn)有的濕蝕刻法的基板制程示意圖；圖2A至圖2F是現(xiàn)有的半加成法的基板制程示意圖；圖2G及圖2H是現(xiàn)有的利用非電鍍方式在基板的電性連接墊表面形成阻障金屬層的制程示意圖；
圖3A至圖3I為本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法的實(shí)施例1的剖面示意圖；圖4為本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法的實(shí)施例2的剖面示意圖；圖5為應(yīng)用本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)形成的底穴置晶型球柵陣列(CDBGA)半導(dǎo)體封裝件剖面示意圖；圖6為應(yīng)用本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)形成的打線式半導(dǎo)體封裝件剖面示意圖；以及圖7為應(yīng)用本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)形成的倒裝芯片式半導(dǎo)體封裝件剖面示意圖。
具體實(shí)施例方式
實(shí)施例1圖3A至圖3J為本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法的實(shí)施例剖面示意圖。
本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)包括至少一絕緣層30，該絕緣層30中形成多個(gè)導(dǎo)電盲孔301以電性連接至覆蓋在絕緣層30下的內(nèi)層線路30a；至少一圖形線路層33，通過(guò)一導(dǎo)電膜31以電鍍方式形成在該絕緣層30上，且該圖形線路層33包括多個(gè)電性連接墊330，其中至少有一電性連接墊330電性連接至導(dǎo)電盲孔301；以及至少一阻障金屬層35，完整覆蓋住電性連接墊330的上表面。
如圖3A所示，本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法是，首先，提供一介電絕緣層30，且該絕緣層30中形成有多個(gè)盲孔301，以顯露覆蓋在絕緣層下的內(nèi)層線路30a，并在絕緣層30及盲孔301表面形成一導(dǎo)電膜31。絕緣層30可為環(huán)氧樹(shù)脂(Epoxyresin)、聚酰亞胺(Polyimide)、氰酸鹽(Cyanate Ester)、玻璃纖維(Glassfiber)、ABF(Aiinomoto Build-up Film，日商味之素公司出產(chǎn))、雙馬來(lái)酰亞胺/三嗪(BT, Bismaleimide Triazine)或混合環(huán)氧樹(shù)脂與玻璃纖維(FR5)等材料構(gòu)成；導(dǎo)電膜31主要作為后述進(jìn)行電鍍金屬層(包括圖形線路層與電性連接墊上的阻障金屬層)所需的電流傳導(dǎo)路徑，它可由金屬、合金或堆棧數(shù)層金屬層構(gòu)成，可選自銅、錫、鎳、鉻、鈦、銅-鉻合金所構(gòu)成的組群的金屬。導(dǎo)電膜31可通過(guò)物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、非電鍍或化學(xué)沉積等方式形成，例如濺鍍(Sputtering)、蒸鍍(Evaporation)、電弧蒸氣沉積(Arc vapor deposition)、離子束濺鍍(Ionbeam sputtering)、激光熔散沉積(Laser ablation deposition)、電漿促進(jìn)的化學(xué)氣相沉積或非電鍍等方法。但是根據(jù)實(shí)際操作的經(jīng)驗(yàn)，導(dǎo)電膜31最好是由非電鍍銅粒子構(gòu)成。其中絕緣層30形成于多層電路層基板的表面，該基板可以是已完成所需的前段制程，例如其上形成有多個(gè)導(dǎo)通孔(PTH)或盲孔等，以供疊層間線路電性導(dǎo)通(圖未標(biāo))。
如圖3B所示，再在導(dǎo)電膜31上利用印刷、旋涂或貼合等方式覆蓋第一阻層32，第一阻層32可為干膜或液態(tài)光阻等的光阻層(Photoresist)，并可借由曝光(Exposure)及顯影(Development)等圖案化制程使第一阻層32形成多個(gè)開(kāi)口320，借以顯露出將要形成圖形線路層的部分導(dǎo)電膜31。
如圖3C所示，接著進(jìn)行電鍍制程，以在第一阻層開(kāi)口320中形成圖形線路層33以及在絕緣層盲孔301中形成導(dǎo)電盲孔302，該圖形線路層33包括多個(gè)電性連接墊330，電性連接墊330能夠通過(guò)形成于絕緣層30的導(dǎo)電盲孔302電性連接至內(nèi)層線路30a。其中導(dǎo)電盲孔302可直接形成在電性連接墊330下方，或通過(guò)圖形線路層33的導(dǎo)線將電性連接墊330電性導(dǎo)接至內(nèi)層線路30a。
如圖3D所示，形成一第二阻層34，覆蓋電性連接墊330以外的圖形線路層33；其中第二阻層34可為干膜或液態(tài)光阻等的光阻層(Photoresist)，并可通過(guò)曝光(Exposure)及顯影(Development)等圖案化制程使第二阻層34形成多個(gè)開(kāi)口320，借以顯露出電性連接墊330，第二阻層34的材料可與第一阻層32的材料相同。
如圖3E所示，接著進(jìn)行電鍍(Electroplating)制程，通過(guò)導(dǎo)電膜31、導(dǎo)電盲孔302與電性連接墊330等電流傳導(dǎo)路徑，形成一完整覆蓋在電性連接墊330上表面的阻障金屬層35。該阻障金屬25可為金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、鈀/金或鎳/鈀/金等，較佳的選擇是電鍍鎳/金金屬層，其先電鍍一層鎳351后，再在其上電鍍一層金352(如圖3F所示)，使鎳/金金屬通過(guò)導(dǎo)電膜31電鍍?cè)诟麟娦赃B接墊330的整體上表面，將電性連接墊330的上表面完整覆蓋一阻障金屬層35，當(dāng)然本發(fā)明的阻障金屬材料的選擇，也可僅為上述的鎳、金或其它金屬之一，例如直接用金電鍍?cè)陔娦赃B接墊的顯露表面，其它簡(jiǎn)單的替換，都屬本發(fā)明實(shí)施的范疇。
如圖3G所示，去掉第二阻層34與第一阻層32，即形成電鍍阻障金屬層35覆蓋在電性連接墊330的整體上表面。
如圖3H所示，還通過(guò)蝕刻等技術(shù)去掉先前被第一阻層32覆蓋的導(dǎo)電膜31。
如圖3I所示，之后在封裝基板表面覆蓋上一拒焊層(Solder mask)36，例如綠漆，借以保護(hù)封裝基板免受外在環(huán)境污染破壞，該拒焊層36形成有多個(gè)開(kāi)孔360，使完成電鍍阻障金屬層35的電性連接墊330能夠顯露于拒焊層開(kāi)孔360。
實(shí)施例2請(qǐng)參閱圖4，在實(shí)施例2中可直接在基板表面上形成多個(gè)電性連接墊330，以及在該絕緣層30中形成導(dǎo)電盲孔302，而無(wú)其余導(dǎo)線部分，使這些電性連接墊330可直接通過(guò)形成在絕緣層30中的導(dǎo)電盲孔302電性導(dǎo)接至內(nèi)層線路30a。在后續(xù)電性連接墊330上電鍍形成阻障金屬層的制程中，由于在基板表面僅形成有電性連接墊，則無(wú)需再覆蓋第二阻層部分即可直接進(jìn)行電鍍制程，借以在這些電性連接墊的外露表面上完整覆蓋一阻層金屬層。
如上所述，本發(fā)明是利用半加成法(SAP)形成增層部分的線路與導(dǎo)電盲孔，然后利用形成該圖案化結(jié)構(gòu)的第一阻層與導(dǎo)電膜，并另外再形成第二阻層(薄干膜)覆蓋住沒(méi)有形成阻障金屬層的導(dǎo)電跡線部分，定義出要形成阻障金屬層的電性連接墊部分，也或僅在基板表面形成電性連接墊區(qū)域，以通過(guò)先前形成圖形線路結(jié)構(gòu)的導(dǎo)電膜、導(dǎo)電盲孔與電性連接墊，在電性連接墊上加鍍一阻障金屬層例如鎳/金(Ni/Au)金屬層，以在電性連接墊上形成與電性連接墊上表面尺寸近似的阻障金屬層結(jié)構(gòu)，之后再去掉這些阻層與導(dǎo)電膜，與后續(xù)拒焊劑層的制程，完成表而圖形線路與電性連接墊上阻障金屬層的多層基板。
圖5為應(yīng)用本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)所形成的底穴置晶型球柵陣列(Cavity down ball grid arrays，CDBGA)半導(dǎo)體封裝件，其特點(diǎn)在于，其中的基板形成一開(kāi)孔，并將一半導(dǎo)體芯片以倒置方式通過(guò)該開(kāi)孔電性連接至基板。
該CDBGA半導(dǎo)體封裝件主要在一球柵陣列(BGA)半導(dǎo)體封裝基板40中形成至少一貫穿其上下表面的開(kāi)孔41，并用散熱片42接置在基板40的上表面上以封閉住開(kāi)孔41的一側(cè)，將一半導(dǎo)體芯片43收納在開(kāi)孔41中，以將芯片43的非作用面通過(guò)一導(dǎo)熱性膠粘劑，緊密粘附在散熱片42上，并通過(guò)多條焊線44穿過(guò)開(kāi)孔41，以電性連接半導(dǎo)體芯片43與基板40下表面上的電性連接墊401，而該電性連接墊401的表面即覆蓋一阻障金屬層45(如鎳/金金屬層)，以供焊線44(如金線)有效焊結(jié)與電性導(dǎo)接至電性連接墊401上，接著，再以封裝膠體46包覆半導(dǎo)體芯片43與焊線44后，在基板40的電性連接墊402上植置多個(gè)焊球47，而該電性連接墊402的表面也覆蓋有一阻障金屬層45，以供焊球47有效焊結(jié)與電性導(dǎo)接至電性連接墊402上，以完成整合有散熱片的半導(dǎo)體封裝件。
圖6及圖7為應(yīng)用本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)形成的一打線式及倒裝芯片式半導(dǎo)體封裝件剖面示意圖。
如圖6所示，除上述的CDBGA半導(dǎo)體封裝件外，本發(fā)明也可應(yīng)用在打線式(Wire bonding)半導(dǎo)體封裝件50，其提供一打線式基板51，并將至少一半導(dǎo)體芯片52接置在基板51后，利用多條焊線53將芯片52電性連接至基板51的電性連接墊54上，而與焊線53電性導(dǎo)接的電性連接墊54上表面即完整覆蓋有阻障金屬層55如鎳/金金屬層，供焊線53(通常為金線)有效焊結(jié)至電性連接墊54上。
如圖7所示，本發(fā)明也可應(yīng)用于倒裝芯片式半導(dǎo)體封裝件60，其提供一倒裝芯片式基板61，并將至少一半導(dǎo)體芯片62接置在基板61后，利用半導(dǎo)體芯片62電路面上的多個(gè)金屬凸塊63以倒裝芯片方式電性導(dǎo)接至基板61表面的電性連接墊64，而與該金屬凸塊63電性導(dǎo)接的電性連接墊64上表面完整覆蓋有阻障金屬層65如鎳/金金屬層，不僅可保護(hù)電性連接墊64不受外界環(huán)境影響而銹蝕，并能夠有效提供金屬凸塊63與電性連接墊64的焊結(jié)。
因此，本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，除可應(yīng)用在打線式(Wire bonding)封裝基板外，也可應(yīng)用在倒裝芯片式封裝基板；再有，本發(fā)明所述的電性連接墊，可以足打線墊、凸塊焊墊、預(yù)焊錫焊墊或焊球墊等，先前圖中以部分電性連接墊表示，實(shí)際該圖形線路結(jié)構(gòu)與電性連接墊的數(shù)目，是根據(jù)實(shí)際制程的需要而加以設(shè)計(jì)并分布在基板表面，且該制程可實(shí)施在基板的單一側(cè)面或雙側(cè)面。
通過(guò)本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法，不僅可在基板上形成多層的細(xì)線路結(jié)構(gòu)以及在絕緣層中形成導(dǎo)電盲孔，同時(shí)，也可在圖形線路結(jié)構(gòu)的電性連接墊上電鍍形成一尺寸近似相同的阻障金屬層，以增加電性連接墊與阻障金屬層的接觸面積，并有效提供該電性連接墊與其它導(dǎo)電組件(如金屬凸塊、焊球及焊線等)的電性耦合，同時(shí)也可避免因外界環(huán)境影響而導(dǎo)致該電性連接墊本體的氧化；以及避免現(xiàn)有化學(xué)鎳/金制程時(shí)產(chǎn)生的問(wèn)題，有效提高封裝結(jié)構(gòu)的可靠性。還有，雖然目前也有利用電鍍方式形成電性連接墊表面的阻障金屬層，但是現(xiàn)有的電鍍方式是通過(guò)在封裝基板的表面另外布設(shè)電鍍導(dǎo)線，借由該電鍍導(dǎo)線導(dǎo)通至電性連接墊上，但是該制程中因這些電鍍導(dǎo)線的設(shè)置，將大幅減少封裝基板有效布線面積，并可能因布設(shè)該電鍍導(dǎo)線衍生出噪聲干擾等問(wèn)題。
權(quán)利要求
1.一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該半導(dǎo)體封裝基板結(jié)構(gòu)包括至少一絕緣層，該絕緣層中形成多個(gè)導(dǎo)電盲孔，以電性連接至覆蓋在絕緣層下的內(nèi)層線路；至少一圖形線路層，通過(guò)一導(dǎo)電膜以電鍍方式形成在該絕緣層上，且該圖形線路層包括多個(gè)電性連接墊，其中至少有一電性連接墊電性連接至導(dǎo)電盲孔；以及至少一阻障金屬層，完整覆蓋住電性連接墊的上表面。
2.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該半導(dǎo)體封裝基板結(jié)構(gòu)還包括一拒焊層，形成于基板表面，覆蓋住圖形線路層，且該拒焊層有多個(gè)開(kāi)孔以外露出阻障金屬層。
3.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該絕緣層形成于多層電路基板表面。
4.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該封裝基板為倒裝芯片式封裝基板及打線式封裝基板中的一個(gè)。
5.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該電性連接墊是凸塊焊墊。
6.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該電性連接墊是焊球墊。
7.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該電性連接墊是打線墊。
8.如權(quán)利要求1所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)，其特征在于，該阻障金屬層的材料可以是金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、鈀/金及鎳/鈀/金所構(gòu)成的群組的中的一種。
9.一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體封裝基板結(jié)構(gòu)的制法包括提供一絕緣層，且該絕緣層中形成有多個(gè)盲孔以顯露覆蓋在絕緣層下的內(nèi)層線路；在絕緣層及盲孔表面形成一導(dǎo)電膜；在導(dǎo)電膜上形成第一阻層，并使第一阻層形成有多個(gè)開(kāi)口以外露出部分導(dǎo)電膜；進(jìn)行電鍍制程以在第一阻層開(kāi)口中形成圖形線路層及在絕緣層的盲孔形成導(dǎo)電盲孔，該圖形線路層包括多個(gè)電性連接墊，且至少有一電性連接墊電性連接至導(dǎo)電盲孔；形成第二阻層覆蓋電性連接墊以外的圖形線路層，使電性連接墊外露出第二阻層；進(jìn)行電鍍制程以在電性連接墊上形成阻障金屬層；以及去掉第二阻層、第一阻層與覆蓋在第一阻層下的導(dǎo)電膜。
10.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體封裝基板結(jié)構(gòu)的制法還包括在該基板表面形成拒焊層，并使拒焊層形成多個(gè)開(kāi)孔以外露出阻障金屬層。
11.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該絕緣層形成于多層電路層基板的表面。
12.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該封裝基板為倒裝芯片式封裝基板及打線式封裝基板中的一個(gè)。
13.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該電性連接墊是凸塊焊墊。
14.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該電性連接墊是焊球墊。
15.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該電性連接墊是打線墊。
16.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該阻障金屬層的材料可以是金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、鈀/金及鎳/鈀/金所構(gòu)成群組中的一種。
17.如權(quán)利要求9所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該第一及第二阻層可以是干膜及液態(tài)光阻中的一種。
18.一種有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，半導(dǎo)體封裝基板結(jié)構(gòu)的制法包括提供一絕緣層，且該絕緣層中形成多個(gè)盲孔以顯露覆蓋在絕緣層下的內(nèi)層線路；在絕緣層及盲孔表面形成一導(dǎo)電膜；在導(dǎo)電膜上形成一阻層，且該阻層有多個(gè)開(kāi)口以外露出部分導(dǎo)電膜；進(jìn)行電鍍制程以在該阻層開(kāi)口中形成多個(gè)電性連接墊及在絕緣層的盲孔形成導(dǎo)電盲孔，且該電性連接墊電性連接至導(dǎo)電盲孔；進(jìn)行電鍍制程以在該電性連接墊上形成阻障金屬層；以及去掉該阻層與覆蓋在阻層下的導(dǎo)電膜。
19.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，半導(dǎo)體封裝基板結(jié)構(gòu)的制法還包括在基板表面形成拒焊層，并使拒焊層形成多個(gè)開(kāi)孔以外露出該阻障金屬層。
20.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該阻層開(kāi)口對(duì)應(yīng)至絕緣層盲孔位置。
21.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該絕緣層形成于多層電路層基板的表面。
22.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該封裝基板為倒裝芯片式封裝基板及打線式封裝基板中的一個(gè)。
23.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該電性連接墊是凸塊焊墊。
24.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該電性連接墊是焊球墊。
25.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)的制法，其特征在于，該電性連接墊是打線墊。
26.如權(quán)利要求18所述的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)制法，其特征在于，該阻障金屬層的材料可為金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、鈀/金及鎳/鈀/金所構(gòu)成群組中的一種。
全文摘要
本發(fā)明的有電性連接墊金屬保護(hù)層的半導(dǎo)體封裝基板結(jié)構(gòu)及其制法主要提供一絕緣層，該絕緣層中有多個(gè)盲孔以顯露覆蓋在絕緣層下的內(nèi)層線路，在絕緣層及盲孔表面形成一導(dǎo)電膜，在該導(dǎo)電膜上形成第一阻層，并使第一阻層形成多個(gè)開(kāi)口以外露出部分導(dǎo)電膜，接著進(jìn)行電鍍制程，在第一阻層開(kāi)口中形成圖形線路層及在絕緣層的盲孔形成導(dǎo)電盲孔，再形成一第二阻層，覆蓋電性連接墊以外的圖形線路層，使電性連接墊外露出第二阻層，接著進(jìn)行電鍍制程，在該電性連接墊上形成阻障金屬層，之后去掉第二阻層、第一阻層與覆蓋在第一阻層下的導(dǎo)電膜，還可再于基板表面形成拒焊層，并使該拒焊層形成多個(gè)開(kāi)孔，以外露出阻障金屬層。
文檔編號(hào)H01L21/02GK1585114SQ03155819
公開(kāi)日2005年2月23日 申請(qǐng)日期2003年8月22日 優(yōu)先權(quán)日2003年8月22日
發(fā)明者許詩(shī)濱, 蔡琨辰 申請(qǐng)人:全懋精密科技股份有限公司