專利名稱：形成氧化層的方法
技術領域：
本發明總體上涉及高速半導體微處理器、特殊應用集成電路(ASIC)和其它高速集成電路器件的制造。更具體地，本發明涉及一種在具有高摻雜水平和不同摻雜類型的表面上形成均勻熱生長氧化層的方法。
背景技術：
自從在20世紀60年代被發明以來，硅的熱氧化被認為是現代集成電路的啟動工藝。在超過四十年的廣泛研究后，在熱氧化及其在集成電路和其它微結構的制造中的應用的各個方面已經有了大量技術。熱氧化的若干關鍵特性使得它區別于在半導體上形成電介質的其它方法。這些特性包括(1)硅與氧化硅之間幾近電學完美的界面；(2)該氧化物的高介電強度；以及(3)氧化膜均勻性的優異控制。這些特性使得能夠將該熱氧化物用作例如柵極電介質、各種LOCOS(硅的局部隔離)結構中的隔離體、用于各種IT(隔離槽)結構的隔離體、柵極側墻隔離/隔離壁、以及用于離子注入的遮蔽氧化物。
熱氧化動力學已得到很好地了解。笛爾-格羅夫(線性-拋物線)模型對硅的熱氧化過程中發生的物理化學過程進行了揭示。該模型在20世紀60年代作為對試驗數據的物理解釋而提出，自那以后，其正確性得到反復驗證。根據此模型，氧化物生長速率受薄膜范圍內的界面反應速率的限制。(氧化膜小于約500埃。)因此，氧化速率極大地受摻雜水平和類型的影響。實際上，大量摻雜劑的出現改變了硅界面的自由能，進而改變了界面化學反應的速率。此外，摻雜劑類型(n或p)以不同的方式影響自由能。氧化物生長速率對摻雜水平和類型的依賴性通常在本領域中被稱作“摻雜劑效應”。例如，氧化速率對磷摻雜水平的依賴性在以下文獻中得以說明，即Lattice Press，Sunset Beach，California于2000年出版的作者為S.Wolf和R.N.Tauber的第二版″Silicon Processing for the VLSI Era，Volume lProcessTechnology″第198-207、213-215頁。數據顯示了薄膜區中氧化速率的快速增大，同時在拋物線的厚膜區具有可忽略的摻雜劑效應。隨著磷濃度自1×1019cm-3增加到1×1021cm-3，生長速率增加超過1000％。對于低于1×1019cm-3的磷濃度，存在可忽略的摻雜劑效應。氧化技術教導到，摻雜劑效應在本質上是根本的，因此不能通過簡單地改變氧化設備的類型(例如水平爐、垂直爐、快速熱處理設備)或氧化氣氛(例如干式、濕式、高壓、低壓)來消除。
摻雜劑效應會對具有不同摻雜水平和類型的硅表面上的均勻熱氧化膜的制造帶來嚴重阻礙。因此，現有技術中需要具有小摻雜劑效應的通用氧化方法。
授予Dubuzinsky等人的美國專利第5,412,246號描述了在低等離子體功率下進行的硅和氮化硅的等離子體輔助氧化。Dubuzinsky等人教導到，高功率等離子體氧化會導致所生長的氧化膜的損壞。因此，選擇低等離子體功率工藝來制備高質量的氧化膜。Dubuzinsky等人還公開了有用的實施例，例如在摻雜柵極上形成氧化物隔離壁的低溫方法。然而，Dubuzinsky等人沒有公開作為柵極中摻雜濃度的函數的氧化物隔離壁均勻性的任何內容，他們也沒有教導作為柵極摻雜類型的函數的氧化物隔離壁均勻性的內容。
授予Neely等人的美國專利第5,443,863號描述了一種低溫等離子體輔助氧化工藝。該等離子體利用微波等離子體放電在處理區的上游形成。Neely等人教導到，這種氧化工藝可在低于300℃的溫度下進行。Neely等人描述了有用的實施例，在該實施例中，碳化硅膜在低溫下被氧化。然而，Neely等人沒有討論所公開工藝的摻雜劑效應，他們也沒有說明他們的工藝在具有不同的高摻雜劑水平或類型的結構上的應用。
授予Ahmad等人的美國專利第5,946,588號描述了一種形成柵極氧化物的方法。Ahmad等人教導了一種熱氧化過程，其中硅表面在低溫亞大氣壓臭氧環境中氧化。本質上，柵極氧化物在輕度摻雜的襯底上生長，并且不受氧化摻雜效應的影響。因此，Ahmad等人詳述了3×1016至5×1017cm-3的優選摻雜水平范圍，這遠低于本申請研究的范圍(1×1019至1×1022cm-3)。此外，Ahmad等人沒有探討作為襯底中摻雜濃度的函數的氧化膜均勻性，他們也沒有探討摻雜效應的任何其它方面。
授予Thakur等人的美國專利第5,738,909號描述了一種在半導體襯底上形成薄氧化物的方法。Thakur等人教導了一種方法，其中，部分氧化過程在臭氧環境中進行，以增大氧化物生長速率。此外，Thakur等人教導到，紫外線輻射可以更進一步加速氧化過程。Thakur等人沒有教導作為襯底中摻雜濃度的函數的氧化膜均勻性的任何內容，他們也沒有討論摻雜效應的任何其它方面。
授予Han等人的美國專利第5,700,699號描述了一種形成薄膜晶體管(TFT)的柵極氧化物的方法。該柵極氧化物以等離子體輔助氧化法形成。等離子體在電子回旋共振放電(ECE)的輔助下形成。本質上，柵極氧化物在輕度摻雜的半導體上生長，且不受氧化摻雜效應的影響。即使Han等人沒有詳述摻雜水平的優選范圍，但是晶體管溝道的摻雜水平公知為通常小于5×1018cm-3，一個遠小于本申請研究的范圍(1×1019至1×1022cm-3)的范圍。因此，Han等人沒有教導作為襯底中摻雜濃度的函數的氧化膜均勻性的任何內容，他們也沒有討論摻雜效應的任何其它方面。
授予Sato的美國專利第5,238,849號描述了一種制造雙極晶體管的方法。Sato教導了在晶態基極和多晶發射極之間形成氧化層的方法。該層用氧離子形成，導致亞化學配比的氧化硅。Sato沒有教導作為晶態基極中摻雜濃度的函數的氧化膜均勻性的任何內容，他也沒有討論摻雜效應的任何其它方面。
授予Tews等人的美國專利第6,358,867號描述了硅的方向無關的氧化(orientation independent oxdidation of silicon)，該專利所公開的內容在此參考引用。Tews等人教導了一種熱氧化方法，其中，在硅的各種晶面上生長基本上均勻的硅氧化膜。該方法的主要優點通過采用原子氧作為主氧化劑來獲得。Tews等人還教導到，方向效應主要由于不同晶面上硅原子的不同表面密度導致。結果，表面反應速度正比于薄膜(線性)區中硅原子的表面密度，導致與方向相關的氧化速率。也就是說，Tews等人提供了一種氧化方法，該方法允許氧化速率對薄膜區中硅原子的表面密度的相關性大大降低。Tews等人沒有教導允許氧化速率對硅界面的自由能的相關性大大降低的氧化方法。高度摻雜n型材料情形中的原子表面濃度非常接近相同晶體學取向的純Si面的表面濃度。因此，Tews等人沒有建議考慮如何降低氧化速率的摻雜相關性。
于是，本領域依然需要具有小摻雜效應的氧化方法。
發明內容
與摻雜劑效應有關的前述問題通過此處公開的形成氧化層的方法而極大地減小。該方法包括步驟(1)提供一半導體襯底，其具有至少兩個有相異摻雜劑特性的區域；以及(2)通過將襯底暴露在包括原子氧和分子氧的氣體混合物中來在該至少兩個區上形成均勻的氧化層，其中原子氧與分子氧的比率約為0.000001至100。可選地，該方法包括將襯底加熱到約300℃至1100℃的溫度的附加步驟。
在一特定的優選實施例中，該方法包括步驟(1)提供一半導體襯底，該半導體襯底具有至少兩個區，該至少兩個區具有相似的摻雜濃度，第一區摻以硼，第二區摻以磷；(2)將襯底加熱到約300℃至1100℃的溫度；以及(3)通過將襯底暴露在一氣體混合物中來在該至少兩個區上形成均勻的氧化層，該氣體混合物具有大于約1×1011cm-3的原子氧濃度、以及小于約1×1018cm-3的分子氧濃度。
在所附權利要求中詳細闡明了本發明的新穎特征、以及本發明的單元特性。附圖僅用于說明，且未按比例繪制。再者，附圖中相同的附圖標記表示相同的部件。然而，對于操作的機構和方法這兩者，本發明自身可通過參照以下結合附圖的詳細說明而得以最好地理解，附圖中圖1是具有根據現有技術的方法形成的熱氧化物隔離壁的高性能CMOS集成電路的示意圖；圖2是具有根據本發明的方法形成的熱氧化物隔離壁的高性能CMOS集成電路的示意圖；以及圖3是曲線圖，示出作為所生長的氧化膜的厚度的函數的氧化處理時間。
具體實施例方式
現在將參照
本發明。附圖中，示出了結構的各種外形，且以簡化方式對其進行示意性表示，以更清楚地描述和說明本發明。例如，附圖并非是成比例的。此外，結構的各種外形的垂直橫截面以矩形形狀顯示。但是本領域技術人員將理解，對于實際結構，這些外形將很可能具有錐度更大的特征。此外，本發明不限于任何具體形狀的構造。
已經令人驚異地發現，采用原子氧的熱氧化可以基本上無摻雜劑效應地進行。與現有技術的教導相反，已經發現，原子氧在經歷其從氣體環境到硅/氧化硅界面的行程后繼續存在。結果，界面處的表面反應可以加速至氧化物生長的總體速度受限于氧化膜中原子氧擴散的速度。氧化硅膜中存在的氧原子團(oxygen radical)具有(1)高化學活性(迅速參與化學反應的能力)和(2)相對穩定性(不重新結合)的非同尋常的共存。因此，氧化工藝可以整個在擴散受限區(diffusion-limited regime)中進行，導致與不同表面反應速率相關的摻雜劑效應的消失。圖3表明，作為所生長氧化膜的厚度的函數的氧化處理時間服從拋物線關系。拋物線關系是擴散控制氧化的特征。因此，已經發現，原子氧化即使在薄膜區中也是擴散受限的。
對于在具有不同摻雜水平和/或不同摻雜類型的表面上生長大致均勻的氧化物膜，摻雜劑效應的消失非常有用。在一個方面中，本發明包括在重度摻雜n型和p型柵極的側壁上形成均勻氧化物隔離壁的方法。
圖1示意性顯示了一種高性能CMOS集成電路，其中在同一襯底101上兼具多個高性能NFET和多個高性能PFET。為了清楚起見，僅示出一個NFET和一個PFET。NFET和PFET結構具有柵極絕緣層102、各自的柵極疊層103和104、以及熱氧化物隔離壁105。PFET柵極疊層104摻以p型摻雜劑(例如硼)，使得摻雜劑濃度高于1×1019cm-3，優選地高于1×1020cm-3。NFET柵極疊層103摻以n型摻雜劑(例如磷)，使得摻雜劑濃度高于1×1019cm-3，優選地高于1×1020cm-3。襯底101的暴露部分上的摻雜劑濃度不超過1×1018cm-3。根據現有技術，熱氧化物隔離壁105因摻雜氧化效應在電路的各部分上具有不同厚度，如下tox，n≠tox，p≠tox，sub。
在本發明的一實施例中，公開了形成具有柵極預摻雜的高性能CMOS電路的方法。在形成具有柵極預摻雜的CMOS電路時，柵極電極通常在形成柵極隔離壁前進行摻雜。圖1示出了具有柵極預摻雜工序的典型CMOS結構。在襯底101上形成柵極絕緣層102之后，形成、構圖和蝕刻柵極疊層103和104。柵極疊層103和104由接觸柵極絕緣層102的含硅柵極電極形成。可選地，柵極疊層可以包括形成在疊層上部的金屬柵極導體(未示出)。還可以在柵極導體與柵極電極之間插入可選的擴散阻擋層(未示出)。柵極疊層還可以具有形成在柵極疊層頂部上的硬掩模(未示出)。含硅柵極電極通常由多晶硅制成，但是也可以包括鍺和/或碳。柵極電極的摻雜在形成隔離壁前進行。在一種方法中，柵極電極可以在沉積工藝之后，立即選擇性地摻以p型和n型摻雜劑。選擇性摻雜利用光致抗蝕劑遮蔽掩模完成。柵極電極摻雜至非常高的水平以降低柵極電極的耗盡效應(depletion effect)。耗盡效應通過等效地增厚柵極絕緣層來降低總體器件性能。NFET和PFET柵極電極兩者的典型摻雜范圍從1×1019至5×1021cm-3，優選地從1×1020至5×1021cm-3。因此，熱氧化物隔離壁105生長在不同類型的高度摻雜柵極和相對低摻雜的襯底的暴露部分上。結果，氧化物隔離壁的厚度變化超過50％。不同的氧化物隔離壁厚度是柵極預摻雜形成方案的公知問題。
本發明的與摻雜無關的氧化方法消除了不同隔離壁厚度的上述問題，并且能實現預摻雜形成方案。圖2示出了具有柵極預摻雜的高性能CMOS結構。與圖1相同，圖2示意性示出了一種高性能CMOS集成電路，其中，在同一襯底201上兼具多個高性能NFET和多個高性能PFET。為了清晰起見，僅示出一個NFET和一個PFET。NFET和PFET結構具有柵極絕緣層202、各自的柵極疊層203和204、以及熱氧化物隔離壁205。PFET柵極疊層204摻以p型摻雜劑(例如硼)，使得摻雜劑濃度高于1×1019cm-3，優選地高于1×1020cm-3。NFET柵極疊層203摻以n型摻雜劑(例如磷)，使得摻雜劑濃度高于1×1019cm-3，優選地高于1×1020cm-3。襯底201的暴露部分上的摻雜劑濃度不超過1×1018cm-3。替代地，柵極疊層203和204每個均可以摻以相同的摻雜劑(例如磷)，但具有明顯不同的摻雜劑濃度。例如，柵極疊層203可以具有約1×1019cm-3的摻雜水平，且柵極疊層204可以具有明顯大于約1×1019cm-3的摻雜水平。
然而，與圖1不同，圖2中的熱氧化物隔離壁205以本發明的與摻雜無關的工藝形成。結果，在電路的各部分，隔離壁具有基本上相同的厚度，如下所示。通過“基本上相同的厚度”，表明厚度變化小于20％。
tox，n≈tox，p≈tox，sub。
在預摻雜柵極上形成熱氧化物隔離壁的優選工藝包括以下步驟(1)提供預摻雜的柵極；(2)產生含原子氧的混合物；(3)在該混合物存在時氧化預摻雜柵極；以及(4)進行可選的熱處理。在該可選的熱處理中，襯底被加熱到約300℃至1100℃的溫度。
含原子氧的混合物優選地在化學、光化學或遠程等離子體工序中產生，使得柵極不直接暴露在等離子體中。產生含原子氧的混合物的一種公知方法是在例如低于約30乇的低壓下將分子氫(H2)和分子氧(O2)混合。這種工藝被公知為原位蒸氣發生法(in-situ steam generation)(ISSG)或自由基強化快速熱氧化法(FRE RTO)。在ISSG工藝中，溫度優選地約為850℃至900℃，壓力優選地為約10乇，氫氣的量優選地為約10％數量密度(number density)或分壓(即10乇的總壓力中，H2為1乇，O2為9乇)，且處理時間優選地少于約10秒。含原子氧混合物還可以包括一種或多種惰性的氣體或載氣。
在含原子氧的混合物中，原子氧對分子氧之比優選地為約0.000001至100，更優選地為0.000001至10。在FRE RTO或ISSG氧化的優選實施例中，離解率為約0.1至0.01％，這相應于約0.001至0.0001的原子氧對分子氧之比。由于混合物的優選壓力為10乇，所以原子氧的分壓為1至10毫乇(mTorr)。此少量的原子氧能支持1至3/sec的氧化物差異生長率，這約比線性區中760乇下純(干燥)分子氧的氧化速率快15倍。因此，為了獲得至少比分子氧化的生長速率快10倍的原子氧化的生長速率，可以采用1至10毫乇的原子氧和760至1000乇的分子氧，這將導致約0.000001至0.00001的原子氧對分子氧之比。
替代地，可以在等離子放電中產生原子氧。高效等離子放電在低壓下進行，具有約10％的較高離解分數，該低壓通常為1至200毫乇。實際上，在優選的低壓放電中，可以容易地將幾乎所有分子氧離解。
因此，離解分數可以在從0.0001至100％的諸多數量級中變化。離解分數α定義為離解的氧分子的數量或氧原子的一半除以初始氧分子的數量或最終的氧分子數量加上氧原子的一半α＝
/(2[Q2]+[O])原子氧對分子氧之比如下所示地與離解分數相關[O]/[O2]＝2α/(1-α)當α為小量時，原子氧對分子氧之比簡單地為2α。當離解分數達到了1或100％時，原子氧對分子氧之比達到無窮大。
實踐中，非常難以達到98％以上的離解分數，因此可以將原子氧對分子氧之比限定為100。此外，沒有達到這樣的離解分數的特別的技術需要。實際上，與高電子密度放電中觀察到的0.1至0.4的典型范圍相比，0.8的離解分數可以被視為非常高。因此，原子氧對分子氧之比的優選范圍可以略微縮小至0.000001至10。
有許多方式來測量原子氧的濃度。原子氧濃度的一個指示是化學反應速度(氧化物生長速率)。在300至1500K的通常溫度范圍下，原子氧的高化學勢(～2eV)能加速化學反應達30個數量級。還可以采用等離子體光譜法來確定等離子體中各類別的ppm和ppb水平。
混合物中的原子氧濃度可以以下述形式確定(a)原子氧在襯底上的碰撞通量(j)；或(b)原子氧在緊鄰襯底周圍的分壓(p)；或(c)原子氧在緊鄰襯底周圍的濃度(n)。參數(b)和(c)通過理想氣體(玻爾茲曼)關系相關p＝nkT其中，T為氣體溫度，k為玻爾茲曼常數。當氧原子的平均自由程(mean freepass)遠小于特征容室尺寸(characteristic chamber dimension)時，它們可以作為測量原子氧含量的度量。此外，參數(a)通過公知的關系而與(c)相關j=nv4]]>其中，v為氧原子的平均速度。在分子束室中，平均自由程大于特征容室尺寸。在這些容室中，原子氧以原子/分子束的形式輸運，其中壓力的概念是不適當的。在這種情形下，參數(a)可以用于描述原子氧含量。為了本發明的目的，含原子氧混合物中原子氧的最小含量為以(a)、(b)或(c)的方式測量的原子氧的量，使得足以在給定的工藝溫度和時間至少生長所需氧化膜的90％。也就是說，原子氧化的生長速率至少是觀察到的生長速率的90％。注意到了離解分數可以在若干數量級中變化，同時依然滿足原子氧最小數量的條件。例如，約10乇和約900℃的濕(水蒸汽)分子氧化在線性區中允許約0.05/sec的生長速率。為了滿足最少原子氧需求，原子氧化速率在約900℃應當至少為0.5/sec。此氧化速率(900℃下0.5/sec)可以由晶片表面附近約1×1012cm-3的原子氧支持，這相當于約0.12毫乇的原子氧分壓，或者相當于撞擊在晶片表面上的約4.3×1016cm-2s-1原子氧通量。注意，此情形中離解的最小分數約為0.001％。
雖然本發明已經結合特定優選實施例和其它替換實施例進行了具體說明，但是顯然，在前述說明的教導下，各種替代、修改和變化對本領域技術人員而言均是明顯的。因此，所附權利要求涵蓋本發明的真實范圍和精髓中的所有這種替換、修改和變化。
權利要求
1.一種形成氧化層的方法，該方法包括提供一半導體襯底，其具有至少兩個有相異摻雜劑特性的區域；以及通過將襯底暴露在包括原子氧和分子氧的氣體混合物中來在該至少兩個區域上形成均勻的氧化層，其中原子氧與分子氧之比約為0.000001至100。
2.如權利要求1所述的方法，其中，該至少兩個區域具有相似的摻雜濃度，且該兩個區域中的第一個摻以硼，該兩個區域中的第二個摻以磷。
3.如權利要求1所述的方法，其中，該至少兩個區域每個均摻以磷，且該兩個區域中的第一個具有約1×1019cm-3的摻雜水平，該兩個區域中的第二個具有遠大于約1×1019cm-3的摻雜水平。
4.如權利要求1所述的方法，其中，該氣體混合物具有大于約1×1011cm-3的原子氧濃度和小于約1×1018cm-3的分子氧濃度。
5.如權利要求1所述的方法，還包括將襯底加熱到約300℃至1100℃的溫度的步驟。
6.如權利要求4所述的方法，其中，原子氧的濃度約為1×1012cm-3。
7.如權利要求1所述的方法，其中，氣體混合物具有約0.12毫乇的原子氧分壓。
8.如權利要求1所述的方法，其中，原子氧在襯底上的撞擊通量約為4.3×1016cm-2s-1。
9.如權利要求1所述的方法，其中，原子氧和分子氧的氣體混合物利用原位蒸氣發生(ISSG)工藝采用分子氫(H2)和分子氧(02)形成。
10.如權利要求9所述的方法，其中，溫度約為850℃至900℃，壓力約為10乇，氫氣的量約為10％數量密度，且處理時間少于約10秒。
11.一種形成氧化層的方法，該方法包括提供一半導體襯底，該半導體襯底具有至少兩個區域，該至少兩個區域具有相似的摻雜濃度，第一區摻以硼，第二區摻以磷；將襯底加熱到約300℃至1100℃的溫度；以及通過將襯底暴露在一氣體混合物中來在該至少兩個區域上形成均勻的氧化層，該氣體混合物具有大于約1×1011cm-3的原子氧濃度、以及小于約1×1018cm-3的分子氧濃度。
全文摘要
本發明公開了一種形成氧化層的方法，該方法在具有不同摻雜水平和/或不同摻雜劑類型的表面上形成基本上均勻的氧化物膜。在一個方面，公開了一種在重度摻雜的n型和p型柵極的側壁上形成均勻的氧化物隔離壁的方法。該方法包括提供一半導體襯底，其具有至少兩個有相異摻雜劑特性的區域；可選地加熱該襯底；以及通過將襯底暴露在包括原子氧的氣體混合物中來在該至少兩個區域上形成均勻的氧化層。
文檔編號H01L21/8238GK1507016SQ0315263
公開日2004年6月23日 申請日期2003年8月1日 優先權日2002年12月6日
發明者奧利格·格盧申科夫, 布魯斯·B·多麗絲, 奧默·H·多庫馬西, B 多麗絲, H 多庫馬西, 奧利格 格盧申科夫 申請人:國際商業機器公司