專利名稱：垂直式快閃存儲器的結構及其制造方法
技術領域：
本發明涉及一種快閃存儲器的結構改進及其制作工藝，特別是一種垂直式快閃存儲器的結構及其制造方法。
背景技術：
半導體制作工藝的趨勢不斷朝向提升結構封裝密度發展，因此元件的設計便不斷朝向節省空間的觀念演進。致力于縮小各元件的大小，使得集成度提升。為了將元件縮小，元件的尺寸已被縮小至次微米或納米的范圍。非揮發性存儲器的制造亦隨著趨勢縮小元件尺寸，非揮發性存儲器包含不同型式的元件，例如PROM(可編程只讀存儲器)、EPROM(可抹除可編程中讀存儲器)、FLASH(快閃存儲器)、EEPROM(電可抹除可編程只讀存儲器)。快閃存儲器包含一可以儲存電荷的浮置柵極以及控制極。而可攜式電腦與電信工業已成為半導體集成電路設計技術的主要驅動力。例如，快閃存儲器可以應用在電腦中的基本輸出系統(BIOS)，高密度非揮發性存儲器的應用范圍則包含可攜式終端設備中的大容量存儲裝置。目前的低電壓快閃存儲器通常在3到5伏特的操作下對浮置柵極進行充電或放電動作，此外，應用于電子式可編程只讀存儲器(ROM)均利用到某些程度的Fowler-Nordheim隧穿效應，其中冷電子隧穿硅與二氧化硅界面的墊壘而進入氧化傳導帶，當一電壓施于柵極，電荷隧穿薄的二氧化硅層。編程與抹除的方法有許多種，通常利用控制其材、漏要、源極與柵極的電位。在秣除模式中，則將電子放射出來。
現有技術的快閃存儲器的截面包含浮置柵極(floating gate)、控制柵極(control gate)、字線(word line)、位線(bit line)以及源極線。漏極與源極區域一般采用離子布植技術植入雜質。最常見的形態為分閘(splitgate)以及疊閘(stacked gate)動態結構。所謂疊閘是指控制極(controlgate)堆疊在浮置柵極(f_oating gate)之上，其通道幾近平行于芯片(wafer)表面。而分閘結構則是兩柵極分離配置，但其通道仍然是平行于芯片(wafer)表面。
發明內容
本發明將采用一種完全不同于上述通道平行于芯片(wafer)的概念，而是一種全新概念以及架構來解決現有技術所存在的缺陷，亦即本發明的通道幾乎近于垂直于芯片(wager)表面。
本發明的目的是提供一種垂直式快閃存儲器架構，其通道是藉幾乎近于垂直于芯片(wafer)表面。
本發明的目的是利用硅蝕刻技術形成具有量子井(quantum well)的垂直式快閃存儲器。
本發明公開的非揮發性存儲器，一種形成垂直式存儲器的方法，其特點包含下列步驟利用蝕刻掩膜(etching mask)蝕刻底材形成一凹陷區域以利于制作漏極與源極區域；利用離子布植(ion implantation)植入離子進入該凹陷區域的上述底材中的特定深度以形成該漏極與源極區域；回填第一絕緣材料在該底材之上并完全覆蓋該凹陷區域；去除部分該第一絕緣材料至該底材表面；繼續蝕刻該上述第一絕緣材料以曝露出部分的凹陷區域以殘留一部分該第一絕緣材料于該漏極與源極區域；形成氧化層在被曝露的該凹陷區域壁面；形成散射狀的硅顆粒(scattered Si particle)于該氧化層的垂直表面上作為浮置柵極(floating gate)；沉積一第二絕緣層于該散射狀的硅顆粒上；形成控制極導電層于第于絕緣層垂直表面以作為控制極(controlgate)；形成第三絕緣層于該凹陷區域用以作為絕緣材料；以化學機械研磨法去除部分第三絕緣層至底材表面；以選擇性蝕刻法去除部分的上述散射狀的硅顆粒以及控制極導電層以定義出適合的通道長度(channel length)；
以第四絕緣材料填入被蝕刻的部分；以化學機械研磨法去除部分第四絕緣層至該底材表面；以及形成導電層圖案于該底材之上作為漏極區域(drain)。
其中去除上述的第一絕緣層包含采用回蝕刻(etching gack)法。或是化學機械研磨法(CMP)。第一絕緣材料可以為氧化硅或是SOG(spin on glass旋涂式玻璃)所組成。上述的散射狀硅顆粒的形成條件可以為在溫度580℃下，氣壓約為0.2torr通入SiH4形成。其中上述的第二絕緣層包含NO或是ONO。控制極導電層材料包含非晶形硅。漏極區域可以采用鎢金屬材料。
本發明的垂直式快閃存儲器，其特點包含底材，包含凹陷區域以利于制作漏極與源極區域；摻雜區域，以離子布植進入該凹陷區域的上述底材中；第一絕緣材料，形成于該底材之上并完全覆蓋該凹陷區域；氧化層，形成在該凹陷區域垂直壁面；散射狀硅顆粒(scattered Si particle)，形成于該氧化層的垂直表面上作為浮置柵極(floating gate)；第二絕緣層，位于該散射狀硅顆粒之上；控制極導電層，形成于第二絕緣層垂直表面以作為控制極(control gate)；導電層圖案，于該底材之上作為漏極區域(drain)。
本發明的較佳實施例將于往后的說明文字中輔以下列圖形作更詳細的闡述圖1為根據本發明所形成的凹陷區域截面圖。
圖2為根據本發明所形成漏極與源極的剖面圖。
圖3為根據本發明所蝕刻的絕緣層的剖面圖。
圖4為根據本發明所形成的散射狀硅以及控制極的截面釁。
圖5為根據本發明的選擇性蝕刻定義通道長度的截面圖。
圖6為根據本發明所形成漏極的截面圖。
圖7為顯示本發明的抹除以及編程狀態的電流電壓特性圖。
圖8為顯示本發明的抹除狀態下的特性圖。
具體實施例方式
本發明提供一嶄新方法用以制造非揮發性快閃存儲器。其特點之一包含其通道幾乎近于垂直于芯片表面，與現有技術完全不同。但是以下的說明只是作為一個實施例，并非用以限定本發明，本發明的實施例配合附圖詳細說明如下。
本發明的制作工藝請參閱圖1，首先提供一半導體底材(substrate)，如圖1所示，在較好實施例中，底材2為結晶面向<100>或<111>的單晶硅。分別在底材中制作P型井或N型井(未圖示)，首先利用蝕刻掩膜(etchingmask)以蝕刻法蝕刻底材2形成凹陷區域4以利于制作漏極與源極區域。之后，利用離子布植(ion implantation)植入凹陷區域4的底材2中特定深度形成漏極與源極區域6。隨后，回填一絕緣材料8在底材2之上并完全覆蓋該凹陷區域4，再以回蝕刻(etching gack)或化學機械研磨法(CMP)去除部分絕緣材料8至底材2表面，如圖2所示。上述的絕緣材料8可以為氧化硅或是SOG(spin on glass旋涂式玻璃)所組成。繼續蝕刻上述絕緣材料8以曝露出部分的凹陷區域4以殘留一部分絕緣材料8在漏極與源極區域6，如圖3所示。以一實施例而言，殘留絕緣材料8厚度約為0.1微米。
請參閱圖4，以氧化制作工藝在被曝露的凹陷區域4壁面氧化層10。氧化層一般可以在攝氏溫度約700至1100度之下在氧環境中以熱氧化法長成。之后再在氧化層10垂直表面上形成散射狀的硅顆粒(scattered SiParticle)12作為浮置柵極(floating gate)。散射狀的硅顆粒12的形成條件可以為在溫度580℃下，氣壓約為0.2乇(torr)通入SiH4形成。之后，沉積一ON或是ONO材料的膜層14于散射狀硅顆粒12之上作為inter-polydielectric。完成上述ON沉積后便沉積一非晶形硅層16于ON層14垂直表面以作為控制極(control gate)。最后沉積一絕緣層18于凹陷區域4用以作為絕緣材料。之后以化學機械研磨法去除部分絕緣層18至底材2表面。
參閱圖5，以選擇性蝕刻法去除部分散射狀硅顆粒12以及非晶形硅層16以定義出適合的通道長度(channel length)。隨后，以絕緣材料填入被蝕刻的部分。同理，以化學機械研磨法去除部分絕緣層10至底材2表面。如圖6所示。之后，形成導電層圖案22在底材2之上且橫跨兩存儲單間，以作為漏極區域(drain)。以一較好實施例，可以采用鎢金屬材料。
因此依據圖6的架構，本發明的垂直式快閃存儲器，其特點包含底材，包含凹陷區域以利于制作漏極與源極區域；摻雜區域，以離子布植進入該凹陷區域的上述底材中；第一絕緣材料，形成在該底材之上并完全覆蓋該凹陷區域；氧化層，形成在該凹陷區域垂直壁面；散射狀的硅顆粒(scattered Siparticle)，形成于該氧化層的垂直表面上作為浮置柵極(floating gate)；第二絕緣層，位于該散射狀硅顆粒之上；控制柵極導電層，形成于第二絕緣層垂直表面以作為控制極(control gate)；導電層圖案，于該底材之上作為漏極區域(drain)。
本發明提供一嶄新方法以及結構用以制造非揮發性垂直式快閃存儲器。其特點之一包含其通道幾乎近于芯片表面，與現有技術完全不同。圖6以及圖7為本發明的電性特征。圖7為本發明的抹除以及編程狀態的電流電壓特性圖。圖8顯示本發明的抹除狀態下的特性圖。兩者顯示本發明的可實施性以及優異的特性表現。
以上所述僅為本發明的較佳實施例而已，并非用以限定本發明范圍；凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在本發明的保護范圍內。
權利要求
1.一種形成垂直式快閃存儲器的方法，其特征包括下列步驟利用蝕刻掩膜蝕刻底材形成一凹陷區域以利于制作漏極與源極區域；利用離子布植植入離子進入該凹陷區域的上述底材中特定深度以形成該漏極與源極區域；回填第一絕緣材料于該底材之上并完全覆蓋該凹陷區域；去除部分該第一絕緣材料至該底材表面；繼續蝕刻該上述第一絕緣材料以曝露出部分的凹陷區域以殘留一部分該第一絕緣材料于該漏極與源極區域；形成氧化層在被曝露的該凹陷區域表面；形成散射狀硅顆粒于該氧化層的垂直表面上作為浮置柵極；沉積一第二絕緣層于該散射狀硅顆粒之上；形成控制極導電層于第二絕緣層垂直表面以作為控制極；形成第三絕緣層于該凹陷區域用以作為絕緣材料；以化學機械研磨法去除部分第四絕緣層至該底材表面；以及形成導電層圖案于該底材之上作為漏極區域。
2.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述的去除上述的第一絕緣層包含采用回蝕刻法。
3.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述去除上述的第一絕緣層包含化學機械研磨法。
4.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述第一絕緣材料可以為氧化硅或是SOG所組成。
5.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述殘留第一絕緣材料的厚度約為0.1微米。
6.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述氧化層是以熱氧化制作工藝形成。
7.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述散射狀硅顆粒的形成條件可以為在溫度580℃下，氣壓約為0.2torr通入SiH4形成。
8.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述第二絕緣層包括NO。
9.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述第二絕緣層包含ONO。
10.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述控制極導電層材料包含非晶形硅。
11.如權利要求1所述的形成垂直式快閃存儲器的方法，其特征在于，所述漏極區域可以采用鎢金屬材料。
14.一種垂直式快閃存儲器，其特征包括底材，包括凹陷區域以利于制作漏極與源極區域；摻雜區域，以離子布植進入該凹陷區域的上述底材中；第一絕緣材料，形成于該底材之上并完全覆蓋該凹陷區域；氧化層，形成在該凹陷區域垂直壁面；散射狀硅顆粒，形成于該氧化層的垂直表面上作為浮置柵極；第二絕緣層，位于該散射狀硅顆粒之上；控制極導電層，形成于第二絕緣層垂直表面以作為控制極；導電層圖案，于該底材之上作為漏極區域。
15.如權利要求14所述的垂直式快閃存儲器，其特征在于，所述散射狀硅顆粒的形成條件可以為在溫度580℃下，氣壓約為0.2torr通入SiH4形成。
16.如權利要求14所述的垂直式快閃存儲器，其特征在于，所述第二絕緣層包含NO。
17.如權利要求14所述的垂直式快閃存儲器，其特征在于，所述第二絕緣層包含ONO。
18.如權利要求14所述的垂直式快閃存儲器，其特征在于，所述控制閘極導電層材料包含非晶形硅。
19.如權利要求14所述的垂直式快閃存儲器，其特征在于，所述漏極區域可以采用鎢金屬材料制成。
全文摘要
一種垂直式快閃存儲器結構及制造方法，利用蝕刻掩膜蝕刻底材形成凹陷區，并布植離子至凹陷區特定深度深度而形成漏極與源極區。回填第一絕緣材料全覆蓋凹陷區，去除部分第一絕緣材料至底材表面，再蝕刻第一絕緣材料曝露部分凹陷區，殘留部分第一絕緣材料于漏極與源極區。在曝露的凹陷區壁面形成氧化層，在該氧化層垂直表面形成硅顆粒作為浮置柵極，且在其上沉積第二絕緣層。并在其垂直表面形成控制極導電層作為控制極。在該凹陷區形成第三絕緣層，以CMP去除部分第三絕緣層至底材表面，以選擇性蝕刻去除部分硅顆粒及控制極導電層，定義出通道長度。以第四絕緣層材料填入被蝕刻部分，再以CMP在其上形成導電層圖案作為漏極區。
文檔編號H01L21/8239GK1601726SQ0315128
公開日2005年3月30日 申請日期2003年9月28日 優先權日2003年9月28日
發明者三重野文健 申請人:中芯國際集成電路制造(上海)有限公司