專利名稱：一種制造源漏在自對準絕緣體上的納米晶體管器件的方法
技術領域：
本發明提出了一種制造源漏在自對準絕緣體上的納米晶體管器件的方法，屬于微電子技術領域。
背景技術：
根據摩爾定律，器件特征尺寸的不斷縮小可以提高器件的性能和芯片的集成度。當器件尺寸進入深亞微米，尤其是納米范圍以后，摩爾定律的維持受到越來越大的挑戰。這主要是因為器件進入深亞微米和納米范圍之后，更加逼近各種物理極限，各種微觀效應相繼出現，從而極大地影響了器件的性能。為了繼續維持摩爾定律的有效性，使器件尺寸縮小的同時提高器件的性能，各種新型的材料被引入器件的結構中來推遲物理極限的到來。絕緣體上硅(SOI)材料就是新材料中的一種，將成為納米器件的主流襯底材料(International Technology Roadmap for Semiconductors，2002 Update，見http//public.itrs.net)。
但是，由于SOI材料中埋氧的存在，SOI器件有兩個固有的缺點。由于頂層硅與硅襯底之間被埋氧隔離而電絕緣，導致了載流子在溝道下方的聚集，使頂層硅的電位升高，產生所謂的“浮體效應”，嚴重地影響器件的性能。另一方面，由于埋氧的熱導率非常低，僅為體硅熱導率的1％左右，器件產生的熱量將受到極大的阻擋，無法及時地耗散出去，產生嚴重的“自熱效應”。
解決SOI器件的浮體效應和自熱效應的最直接辦法是使器件的溝道下方沒有埋氧，讓溝道與襯底相連。這樣，溝道和襯底是電耦合的，不會產生由于載流子積累而導致的浮體效應；同時，器件工作時產生的熱量可以通過埋氧中的硅通道及時地耗散出去。我們將這種新型器件稱為源漏在絕緣體上的晶體管，簡稱為DSOI(Drain and Source On Insulator)器件。為了讓這種新型的DSOI器件在納米范圍也能夠得到應用，必須設法在器件的下方形成有納米硅通道的埋氧，納米硅通道在溝道的下方；埋氧在源區和漏區下方；而且埋氧和多晶硅柵是對準的，這樣才能保證器件的性能。
注氧隔離(SIMOX)技術是制備SOI材料的主流技術之一。由于SIMOX技術可以通過掩模精確控制注氧的區域，埋氧和頂層硅的厚度可以通過氧離子的劑量和能量來控制，所以它完全與目前互補金屬-氧化物-半導體(CMOS)的制造工藝相兼容，可以用來制備在埋氧中有納米硅通道的SOI結構。我們前期的研究結果發現，采用SIMOX技術可以在埋氧中獲得亞微米和深亞微米的硅通道(Measurement and simulation of electrical and thermalproperty of drain and source on insulator MOSFETs(DSOI)，P.He，X.Lin，B.Jiang，et al.，IEEE International SOI Conference，2002，pp.55-57.)，并且所形成硅通道和所用的掩模相比要大一些。這樣，如果將掩模進一步縮小到納米范圍，埋氧不會連接到一起，從而使得制備有納米硅通道的埋氧存在可行性。
要實現這種DSOI納米器件，如何獲得納米尺寸的掩模是一個難點。常規的光學曝光無法獲得納米尺寸的掩模。電子束(e-beam)曝光是制備納米尺寸掩模的主要方法。但是，電子束曝光設備的價格非常昂貴，效率也很低，同時電子束曝光還存在著鄰近效應和二次電子效應(Reduction andelimination of proximity effects，E.A.Dobisz，C.R.K.Marrian，R.E.Salvino，et al.，Journal of Vacuum Science & Technology B，11(6)，1993，pp.2733-2740.)，從而影響了掩模的質量。
眾所周知，側墻(sidewall spacer)的形成是襯底表面形狀和各向異性反應離子刻蝕(RIE)的共同結果。在有臺階的襯底上用化學氣相沉積(CVD)或濺射沉積的薄膜會以均勻的厚度覆蓋襯底，這就意味著在臺階處薄膜的垂直高度是臺階的高度和所沉積薄膜厚度之和。當采用各向異性RIE刻蝕時，臺階處的薄膜便形成側墻。側墻厚度與所沉積薄膜的厚度相當，約為其厚度的90％；當然，如果過刻蝕的話，其厚度會更薄。
由于側墻的厚度決定于所沉積薄膜的厚度，這樣我們通過沉積納米厚度的薄膜和RIE刻蝕就可以獲得納米厚度的側墻。利用這種天然的納米尺寸的側墻作為掩模，我們可以制備有納米硅通道的埋氧，從而避免了昂貴和復雜的電子束曝光。
發明內容
鑒于以上所述的光學曝光和電子束曝光的不足以及側墻技術的優點，將側墻技術、SIMOX技術和CMOS工藝結合起來，實現源漏自對準注氧隔離的納米DSOI器件。因此，本發明的目的在于提供一種制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于該方法包括以下主要步驟(1)在硅片上熱氧化生成柵氧化層；(2)在柵氧化層上沉積多晶硅柵薄膜；(3)在多晶硅柵薄膜上沉積SiO2薄膜；(4)沉積Si3N4薄膜，光刻生成臺階；(5)沉積多晶硅薄膜，RIE刻蝕形成多晶硅側墻，除去剩余的Si3N4薄膜；(6)以多晶硅側墻為掩模RIE刻蝕下層的SiO2薄膜；(7)以刻蝕出來的SiO2為掩膜刻蝕多晶硅柵；(8)通過SiO2掩模和多晶硅柵疊層進行自對準氧離子注入；
(9)除去SiO2掩模，沉積SiO2或Si3N4薄膜作為保護膜進行高溫退火；(10)常規CMOS工藝完成器件的制造。
上述的工藝步驟中，步驟(1)中的柵氧厚度為1～30nm，步驟(2)中的多晶硅柵厚度為300～500nm。
一般而言，側墻不是規則的臺面結構，有一個側面是圓弧面，所以不能直接以側墻為掩模進行氧離子注入。可以利用側墻作為掩模將其下面的SiO2薄膜刻蝕成一個足夠厚的規則掩模來完全阻擋注入的氧離子注入到多晶硅柵中。步驟(3)中的SiO2薄膜厚度為100～800nm，可以相應地完全阻擋20～200keV的氧離子。
步驟(4)中的Si3N4薄膜是為了引入臺階以便形成側墻。Si3N4薄膜厚度為100～500nm。這里采用常規的光學曝光和RIE來實現Si3N4臺階的光刻。
步驟(5)中的多晶硅厚度為33～110nm。然后RIE刻蝕出側墻，側墻的厚度約為所沉積多晶硅薄膜厚度的90％，即30～100nm。用熱磷酸除去Si3N4薄膜。步驟(3)到(5)的工藝完成了側墻的制作。
步驟(6)是以所形成的側墻為掩模刻蝕出進行阻擋氧離子注入的掩模。
步驟(7)完成多晶硅柵的刻蝕。
步驟(8)和(9)是SIMOX工藝中的兩個主要步驟。步驟(8)中的氧離子注入是以多晶硅柵和其上的SiO2為掩膜，這種自對準的氧離子注入保證了所形成在埋氧只在源區和漏區的下方。注入時，離子的劑量為1.0～7.0×1017cm-2，相應的能量為20～200keV。注入時襯底的溫度保持為400～700℃。步驟(9)中高溫退火的溫度為1200～1375℃，退火時間為1～24小時；退火氣氛為Ar與O2的混合氣體，其中O2的體積含量為0.1％～5％。
最后，繼續用常規的CMOS工藝完成器件的制造。
本發明中的襯底和注入的離子是廣義的。作為半導體襯底的材料包括Si、Ge、SiGe、GaAs或其它IV-IV，III-V和II-VI族的二元和三元化合物半導體或者它們之間的多層結構。注入的離子除O+外還可以是O2+、HO+、H2O+、N+、N2+等含氧或含氮的離子以形成SiO2、Si3N4或它們的混合埋層。
從以上步驟中不難看出，本發明所述的方法是將側墻技術和SIMOX技術引入到常規的CMOS工藝之中，在CMOS工藝中以納米側墻的厚度來定義多晶硅柵的長度，并且以多晶硅柵和其上的SiO2疊層為掩膜實現源漏下方自對準埋氧的形成。本發明在不需要電子束曝光的條件下制備新型的納米器件，方法非常簡單、經濟、巧妙，可以在未來的納米集成電路中得到應用。
圖1為采用側墻技術與CMOS工藝相結合制造源漏自對準注氧隔離的DSOI納米器件的工藝步驟。
(a)為生長柵氧化層和多晶硅柵薄膜后的結構示意圖；(b)為分別生長SiO2薄膜，Si3N4薄膜臺階和多晶硅薄膜后的結構示意圖；(c)為刻蝕多晶硅薄膜形成側墻后的結構示意圖；(d)為以多晶硅側墻為掩模刻蝕下層SiO2后的結構示意圖；(e)為以SiO2為掩模刻蝕多晶硅柵(側墻一起被刻蝕)后的結構示意圖；(f)為注入氧離子的結構示意圖；(g)為高溫退火后的結構示意圖；(h)為CMOS工藝所完成的DSOI納米器件的結構示意圖。
圖1和圖2中，1為硅襯底；2為SiO2薄膜；3為Si3N4薄膜；4為多晶硅薄膜；5為多晶硅側墻；6為氧離子；7為注入硅中的氧及退火形成的埋氧；8為埋氧中的納米硅通道；9為柵氧化層；10為多晶硅柵；11為器件的漏區；12為器件的源區。
具體實施例方式
下面的具體實施例有助于理解本發明的特征和優點，但本發明決不僅局限于以下實施例。
實施例1在單晶硅片上熱氧化生長5nm厚的SiO2薄膜作為柵氧化層，LPCVD沉積300nm厚的多晶硅柵薄膜，如圖1(a)所示。接著繼續用LPCVD法沉積400nm厚的SiO2薄膜；300nm厚的Si3N4薄膜(并刻蝕成臺階)和70nm厚的多晶硅薄膜，如圖1(b)。按實施例1的步驟，先刻蝕形成多晶硅側墻，如圖1(c)；再刻蝕下面的SiO2薄膜形成掩膜，如圖1(d)；最后RIE刻蝕多晶硅柵，側墻同時被刻蝕掉，如圖1(e)。O+的注入能量為70keV，相應的劑量為2.5×1017cm-2，注入時襯底溫度保持為680℃，如圖1(f)。除去掩模后，在表面沉積500nm厚的SiO2薄膜，保護多晶硅柵和硅襯底不被退火氣氛中氧氣氧化。高溫退火在Ar+0.1％O2氣氛中進行，退火溫度為1300℃，退火5個小時；除去SiO2保護薄膜后后的結構如圖1(g)所示。最后按常規CMOS工藝完成DSOI納米器件的制造，結構如圖1(h)所示。
實施例2具體步驟和條件同實施例1，不同之處在于沉積的SiO2薄膜及所形成的掩模的厚度為500nm。O+的注入能量和劑量分別為130keV和4.5×1017cm-2。
實施例3具體步驟和條件同實施例1，不同之處在于注入的離子不是O+，而是N+。
權利要求
1.一種制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于將側墻技術、SIMOX技術和CMOS工藝相結合，用側墻厚度定義晶體管柵的長度，以SiO2掩膜和疊層為掩膜進行自對準的注氧隔離。
2.根據權利要求1所述的制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于包括以下工藝步驟(a)在半導體襯底上生長柵氧化層；(b)用LPCVD沉積多晶硅柵薄膜；(c)用LPCVD在多晶硅柵薄膜上沉積SiO2薄膜；(d)用LPCVD在SiO2薄膜上沉積Si3N4薄膜并用RIE刻蝕成臺階；(e)再用LPCVD在刻蝕出臺階Si3N4薄膜上沉積多晶硅薄膜；RIE刻蝕形成多晶硅側墻；且用熱磷酸除去剩余的Si3N4薄膜；(f)以多晶硅側墻為掩模，RIE刻蝕SiO2薄膜，形成阻擋離子注入的掩模；(g)繼續以SiO2為掩膜刻蝕多晶硅柵；(h)通過SiO2掩模和多晶硅柵疊層進行氧離子注入；(i)除去SiO2掩模，沉積SiO2或Si3N4薄膜作為保護膜進行高溫退火；(j)常規CMOS工藝完成器件的制造。
3.根據權利要求2所述的制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于所述的半導體襯底材料還包括Si、Ge、SiGe、GaAs或其它IV-IV，III-V和II-VI族的二元和三元化合物半導體或者它們之間的多層結構。
4.根據權利要求1制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于所述的硅片上生長的柵氧化層的厚度為1～30nm；多晶硅柵的厚度為300～500nm；所生長的SiO2薄膜、Si3N4薄膜和多晶硅側膜的厚度分別是100～800nm，100～500nm，33～110nm；所形成的多晶硅側墻的厚度為30～100nm。
5.根據權利要求1制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于注入的離子為O+、O2+、HO+、H2O+、N+、N2+含氧或含氮的離子以形成SiO2、Si3N4或它們的混合埋層。
6.根據權利要求1制造源漏在自對準絕緣體上的納米晶體管器件的方法，其特征在于注入離子的能量為20～200keV，相應的劑量為1.0～7.0×1017cm-2，襯底溫度為400～700℃；除去掩模后進行高溫退火，溫度為1200～1375℃，退火的時間為1～24個小時，退火氣氛為Ar與O2的混合氣體，其中O2的體積含量為0.1％～5％。
全文摘要
本發明公開了一種制造源漏在自對準絕緣體上的納米晶體管器件的方法，依次包括納米側墻的生成，以側墻厚度定義晶體管柵的長度，以SiO
文檔編號H01L21/70GK1529349SQ0315125
公開日2004年9月15日 申請日期2003年9月26日 優先權日2003年9月26日
發明者董業民, 王曦, 陳猛, 陳靜, 李志堅, 田立林, 何平, 林羲 申請人:中國科學院上海微系統與信息技術研究所, 清華大學, 中國科學院上海微系統與信息技術研究