專(zhuān)利名稱(chēng)：可阻斷寄生損失電流的高功率射頻集成電路及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高功率射頻集成電路(RF IC)的技術(shù)，特別是關(guān)于一種可阻斷內(nèi)建電感組件產(chǎn)生的寄生損失電流的高功率射頻集成電路及其制造方法。
背景技術(shù)：
目前，射頻集成電路組件廣泛應(yīng)用在各式無(wú)線(xiàn)通訊設(shè)備上，隨著無(wú)線(xiàn)通訊的快速成長(zhǎng)，射頻半導(dǎo)體產(chǎn)業(yè)包含著快速變遷的技術(shù)，且因無(wú)線(xiàn)通訊設(shè)備變得越來(lái)越復(fù)雜，功能越來(lái)越多，這也就代表著需要更高的功率，換言之，隨著無(wú)線(xiàn)通訊的應(yīng)用日趨成熟，射頻組件的功率也隨之向上攀升。
現(xiàn)有的具有內(nèi)建電感組件的硅芯片的剖視圖如圖1所示，其是在一硅基底10上形成有場(chǎng)氧化晶體管的主動(dòng)組件，包括場(chǎng)氧化層12、柵極氧化層14、多晶硅層16、柵極間隙物(Spacer)18及源/漏極區(qū)域20；在主動(dòng)組件形成后，接著在硅基底10上沉積一二氧化硅介電層22，并在該二氧化硅介電層22上方，以?xún)?nèi)建方式將電感組件24配置于硅基底10的場(chǎng)氧化層12的正上方，且此電感組件24包含多層的電感線(xiàn)圈242，各層電感線(xiàn)圈242之間以介電層作244為電性絕緣，且各層電感線(xiàn)圈242間以插塞246形成電性連接。
然而，內(nèi)建電感組件24會(huì)因電磁感應(yīng)而在硅基底10沿著電感線(xiàn)圈242的軸方向有寄生電流的流失，導(dǎo)致其Q值將會(huì)流失下降，進(jìn)而影響到電感組件24在高頻高功率操作下的表現(xiàn)，造成電感組件24的效能相對(duì)降低。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種高功率射頻集成電路及其制造方法，其在電感組件正下方形成氧化絕緣層，使電感組件下方的半導(dǎo)體基底均為絕緣層，以有效阻斷電感組件因電磁感應(yīng)而在基底中產(chǎn)生的寄生損失電流，同時(shí)可避免造成電感組件的Q值下降，進(jìn)而改進(jìn)電感組件在高頻操作下的效能。
為了解決上述技術(shù)問(wèn)題，本發(fā)明提供的高功率射頻集成電路結(jié)構(gòu)是在一半導(dǎo)體基底上設(shè)置復(fù)數(shù)主動(dòng)組件與用以隔離該等主動(dòng)組件的復(fù)數(shù)隔離結(jié)構(gòu)；至少一介電層位于該半導(dǎo)體基底上，使其覆蓋該主動(dòng)組件及隔離結(jié)構(gòu)；并在該隔離結(jié)構(gòu)上方的介電層表面配置數(shù)電感組件；及一溝渠式絕緣層，其配置在該電感組件下方的半導(dǎo)體基底中，使該溝渠式絕緣層直接連接隔離結(jié)構(gòu)。
本發(fā)明還提供一種上述高功率射頻集成電路結(jié)構(gòu)的制造方法，首先，在一半導(dǎo)體基底上依序形成隔離結(jié)構(gòu)、主動(dòng)組件與介電層，并有數(shù)電感組件形成于該隔離結(jié)構(gòu)上方的介電層表面；接著，在半導(dǎo)體基底上形成一保護(hù)層，以覆蓋保護(hù)上述各組件；然后將半導(dǎo)體基底背面研磨至一定厚度后，利用微影蝕刻制程，在半導(dǎo)體基底背面形成一圖案化光阻層；再以此圖案化光阻層為光刻，蝕刻半導(dǎo)體基底背面直至該隔離結(jié)構(gòu)為止，以形成一溝渠式接觸窗，而后移除該圖案化光阻；最后，在該溝渠式接觸窗內(nèi)進(jìn)行氣相絕緣層的沉積及平坦化，以形成一溝渠式絕緣層，使此溝渠式絕緣層能夠直接連接至該隔離結(jié)構(gòu)且位于電感組件正下方。
本發(fā)明可有效阻斷電感組件因電磁感應(yīng)而在基底中產(chǎn)生的寄生損失電流。以及可避免造成電感組件的Q值下降，進(jìn)而改進(jìn)電感組件在高頻操作下的效能。
下面通過(guò)具體實(shí)施例配合附圖進(jìn)行詳細(xì)說(shuō)明，以進(jìn)一步了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。
圖1是現(xiàn)有的具有內(nèi)建電感組件的硅芯片的結(jié)構(gòu)剖視圖。
圖2是本發(fā)明具有內(nèi)建電感組件的射頻集成電路組件的結(jié)構(gòu)剖視圖。
圖3及圖4是本發(fā)明在進(jìn)行半導(dǎo)體基背面制程的結(jié)構(gòu)剖視圖。
圖5是本發(fā)明具有內(nèi)建電感組件的射頻集成電路組件的結(jié)構(gòu)俯視圖。
標(biāo)號(hào)說(shuō)明10硅基底12場(chǎng)氧化層14柵極氧化層16多晶硅層18柵極間隙物20源/漏極區(qū)域22二氧化硅介電層24電感組件242電感線(xiàn)圈 244介電層246插塞30半導(dǎo)體基底302主動(dòng)區(qū)域304隔離區(qū)域 32主動(dòng)組件34柵極氧化層36多晶硅層38柵極間隙物40源/漏區(qū)域42場(chǎng)氧化隔離結(jié)構(gòu)44介電層46電感組件 462電感線(xiàn)圈464介電層 466插塞48溝渠式絕緣層 50保護(hù)層52圖案化光阻層 54溝渠式接觸窗具體實(shí)施方式
本發(fā)明高功率的射頻集成電路(RF IC)組件是以溝渠式絕緣層的簡(jiǎn)單方式來(lái)阻斷其內(nèi)建電感組件在半導(dǎo)體基底內(nèi)所產(chǎn)生的寄生損失電流。
圖2是本發(fā)明具有內(nèi)建電感組件的射頻集成電路組件的結(jié)構(gòu)剖視圖，如圖所示，一半導(dǎo)體基底30，通常為硅晶圓，其上具有一主動(dòng)區(qū)域302及一隔離區(qū)域304；在主動(dòng)區(qū)域302內(nèi)配置有復(fù)數(shù)個(gè)主動(dòng)組件32，主動(dòng)組件32為由柵極氧化層34、多晶硅層36、柵極間隙物38和源/漏區(qū)域40所形成的場(chǎng)氧化晶體管結(jié)構(gòu)，且該主動(dòng)組件32除了場(chǎng)氧化晶體管之外，亦可是雙偶極晶體管或二種晶體管的組合；并在半導(dǎo)體基底30上的隔離區(qū)域304內(nèi)配置有如圖所示的場(chǎng)氧化隔離結(jié)構(gòu)42，用以隔離該等主動(dòng)組件32，其中該隔離結(jié)構(gòu)42亦可為淺溝渠隔離結(jié)構(gòu)。
接著，在該半導(dǎo)體基底30上的主動(dòng)區(qū)域302與隔離區(qū)域304上方沉積形成一介電層44，此介電層44為經(jīng)過(guò)平坦化的二氧化硅或其它低介電常數(shù)(low K)的材質(zhì)，使該介電層44覆蓋該主動(dòng)組件32及場(chǎng)氧化隔離結(jié)構(gòu)42，并在該場(chǎng)氧化隔離結(jié)構(gòu)42上方的介電層44表面形成復(fù)數(shù)個(gè)電感組件46，其包含多層圍繞如線(xiàn)圈結(jié)構(gòu)的電感線(xiàn)圈462，各層電感線(xiàn)圈462之間以介電層464作為電性絕緣，且各層電感線(xiàn)圈462間并以插塞466形成電性連接，并通過(guò)介電層44絕緣隔離下方的主動(dòng)區(qū)域302與隔離區(qū)域304和上方的電感組件46；最后，有一溝渠式絕緣層48形成于該電感組件46下方的半導(dǎo)體基底30中，使該溝渠式絕緣層48直接連接場(chǎng)氧化隔離結(jié)構(gòu)42，且此溝渠式絕緣層48的材質(zhì)是硅氧化物、硅氮化物或其它化學(xué)沉積絕緣物質(zhì)。
其中，在高功率的RF IC組件依序完成場(chǎng)氧化隔離結(jié)構(gòu)42、主動(dòng)組件32、介電層44與電感組件46的前段制程步驟之后，通常需要經(jīng)過(guò)一基底背面研磨步驟。在進(jìn)行研磨之前，先在該半導(dǎo)體基底30上形成一保護(hù)層50，如圖3所示，使其覆蓋上述各組件，避免破壞到基底30表面的各組件；接著將半導(dǎo)體基底30背面研磨至一定厚度后，其厚度約為100微米左右，再利用微影蝕刻制程，在半導(dǎo)體基底30背面形成一圖案化光阻層52，并以該圖案化光阻層52為光刻，蝕刻該半導(dǎo)體基底30背面直至場(chǎng)氧化隔離結(jié)構(gòu)42為止，以形成一溝渠式接觸窗54，而后移除該圖案化光阻52。接續(xù)參閱圖4所示，在該溝渠式接觸窗54內(nèi)進(jìn)行氣相絕緣層的沉積及平坦化的制程，先利用化學(xué)氣相沉積方式，沉積包含硅氧化物、硅氮化物或其它各類(lèi)的化學(xué)沉積絕緣物質(zhì)，沉積填充于溝渠式接觸窗54內(nèi)，再經(jīng)由化學(xué)干蝕刻方式或化學(xué)機(jī)械研磨方式進(jìn)行全面性平坦化處理，直至沉積絕緣物質(zhì)僅填充于電感組件46下方的溝渠式接觸窗54內(nèi)，以形成一溝渠式絕緣層48，其直接連接至場(chǎng)氧化隔離結(jié)構(gòu)42且正位于該電感組件46下方。
本發(fā)明在半導(dǎo)體基底中正位于電感組件及場(chǎng)氧化隔離結(jié)構(gòu)下方配置一溝渠式絕緣層，使電感組件正下方于基底中均為非導(dǎo)電的絕緣體，將可阻斷半導(dǎo)體基底中因電磁感應(yīng)所產(chǎn)生的寄生損失電流，避免造成電感組件的Q值下降，進(jìn)而改進(jìn)電感組件在高頻操作的效能。
圖5為本發(fā)明的一個(gè)較佳實(shí)施例，其為具有內(nèi)建電感組件的射頻集成電路組件的結(jié)構(gòu)俯視圖，如圖所示，其中位于電感組件46的下方，且位于半導(dǎo)體基底30中直接連接于氧化隔離結(jié)構(gòu)42下方的溝渠式絕緣層48，使其可有效阻斷因電感組件46因電磁感應(yīng)所產(chǎn)生在X軸方向的寄生損失電流。
以上所述的實(shí)施例僅用于說(shuō)明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在于使本領(lǐng)域內(nèi)的普通技術(shù)人員能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能僅以此來(lái)限定本發(fā)明的專(zhuān)利范圍，即凡依本發(fā)明所揭示的精神所作的同等變化或修飾，均應(yīng)涵蓋在本發(fā)明的專(zhuān)利范圍內(nèi)。
權(quán)利要求
1.一種可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其結(jié)構(gòu)包括一半導(dǎo)體基底，其上具有一主動(dòng)區(qū)域及一隔離區(qū)域；復(fù)數(shù)個(gè)主動(dòng)組件，其配置在該半導(dǎo)體基底的主動(dòng)區(qū)域內(nèi)；復(fù)數(shù)個(gè)隔離結(jié)構(gòu)，其設(shè)置在該隔離區(qū)域內(nèi)，且用以隔離所述主動(dòng)組件；至少一介電層，其位于該半導(dǎo)體基底上，使其覆蓋在該主動(dòng)組件及該隔離結(jié)構(gòu)上，以絕緣其上和其下的組件；數(shù)個(gè)電感組件，其形成于該隔離結(jié)構(gòu)上方的該介電層表面；及一溝渠式絕緣層，其配置在該電感組件下方的所述半導(dǎo)體基底中，使該溝渠式絕緣層直接連接該隔離結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中所述主動(dòng)組件包括場(chǎng)氧化晶體管、雙偶極晶體管或二種晶體管的組合。
3.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中該主動(dòng)組件為由柵極氧化層、多晶硅層、柵極間隙物和源/漏區(qū)域形成的晶體管組件結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中該隔離結(jié)構(gòu)為場(chǎng)氧化隔離結(jié)構(gòu)或淺溝渠隔離結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中該介電層的材質(zhì)是由二氧化硅或其它具有低介電常數(shù)的材質(zhì)構(gòu)成的。
6.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中該電感組件包括多層的電感線(xiàn)圈，各層電感線(xiàn)圈之間以介電層作為電性絕緣，且各層電感線(xiàn)圈間以插塞形成電性連接。
7.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中該溝渠式絕緣層的材質(zhì)選自硅氧化物、硅氮化物及其它化學(xué)沉積絕緣物質(zhì)所組成的群組。
8.根據(jù)權(quán)利要求1所述的可阻斷寄生損失電流的高功率射頻集成電路，其特征在于，其中該溝渠式絕緣層先利用背面微影蝕刻制程而形成一溝渠式接觸窗，再利用化學(xué)氣相沉積方法形成該溝渠式絕緣層。
9.一種可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其包括下列步驟提供一半導(dǎo)體基底；在該半導(dǎo)體基底表面上依序形成隔離結(jié)構(gòu)、主動(dòng)組件與介電層，使該介電層覆蓋該主動(dòng)組件及該隔離結(jié)構(gòu)上，以絕緣其上和其下的組件，并有數(shù)個(gè)電感組件形成于該隔離結(jié)構(gòu)上方的該介電層上；在該半導(dǎo)體基底上形成一保護(hù)層，以覆蓋保護(hù)上述各組件；將該半導(dǎo)體基底背面研磨至一定厚度后，在該半導(dǎo)體基底背面形成一圖案化光阻層；以該圖案化光阻層為光刻，蝕刻該半導(dǎo)體基底背面直至該隔離結(jié)構(gòu)，以形成一溝渠式接觸窗，而后移除該圖案化光阻；及在該溝渠式接觸窗內(nèi)進(jìn)行氣相絕緣層的沉積及平坦化，以形成一溝渠式絕緣層，其直接連接至該隔離結(jié)構(gòu)且位于該電感組件下方。
10.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該隔離結(jié)構(gòu)為場(chǎng)氧化隔離結(jié)構(gòu)或淺溝渠隔離結(jié)構(gòu)。
11.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其中該主動(dòng)組件包括場(chǎng)氧化晶體管、雙偶極晶體管或二種晶體管的組合。
12.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該主動(dòng)組件為由柵極氧化層、多晶硅層、柵極間隙物和源/漏區(qū)域形成的晶體管組件結(jié)構(gòu)。
13.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該介電層的材質(zhì)由二氧化硅或其它具有低介電常數(shù)的材質(zhì)構(gòu)成的。
14.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該電感組件包括多層的電感線(xiàn)圈，各層電感線(xiàn)圈之間以介電層作為電性絕緣，且各層電感線(xiàn)圈間以插塞形成電性連接。
15.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該溝渠式絕緣層的材質(zhì)選自硅氧化物、硅氮化物及其它化學(xué)沉積絕緣物質(zhì)所組成的群組。
16.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該溝渠式絕緣層的平坦化制程是溝渠式絕緣層的平坦化制程，是利用化學(xué)干蝕刻方式或化學(xué)機(jī)械研磨方式進(jìn)行全面性平坦化處理。
17.根據(jù)權(quán)利要求9所述的可阻斷寄生損失電流的高功率射頻集成電路的制造方法，其特征在于，其中該氣相絕緣層的沉積是利用化學(xué)氣相沉積方式形成的。
全文摘要
本發(fā)明提供一種可阻斷寄生損失電流的高功率射頻集成電路及其制造方法，其是在高功率射頻組件完成包括電感組件在內(nèi)的半導(dǎo)體基底正面制程步驟后，基底背面須經(jīng)過(guò)研磨處理至一定厚度，之后可進(jìn)行背面溝渠式接觸窗的顯影蝕刻步驟，并進(jìn)行一背面氧化絕緣層的沉積，使此氧化絕緣層配置在基底中且正位于電感組件下方，以阻斷電感組件在該基底中因電磁感應(yīng)產(chǎn)生的損失寄生電流，并改進(jìn)電感組件在高頻操作下的效能。
文檔編號(hào)H01L27/06GK1591865SQ0315071
公開(kāi)日2005年3月9日 申請(qǐng)日期2003年9月1日 優(yōu)先權(quán)日2003年9月1日
發(fā)明者高榮正, 林大野 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司