半導體器件及其制造方法

專利名稱：半導體器件及其制造方法
技術領域：
本發明涉及半導體器件及其制造技術，特別涉及可適用于面朝上鍵合(bonding)結構的半導體器件及其制造技術的有效技術。
背景技術：
作為半導體器件，已知例如被稱為BGA(Ball Grid Array球網格陣列)型的半導體器件。該BGA型半導體器件的結構如下，在被稱為內插板(interposer)的布線基板的主面側搭載半導體芯片，并在位于與布線基板主面相反的背面側配置多個球狀焊錫凸起作為外部連接用端子。
BGA型半導體器件已經開發各種結構的器件并正在產品化，從大的方面可分為面朝上鍵合結構(引線鍵合結構)和面朝下鍵合結構。在面朝上鍵合結構中，由鍵合引線將配置在半導體芯片的主面(電路形成面)上的電極焊盤與配置在內插板主面上的電極焊盤(由布線的一部分形成的連接部)電連接。在面朝下鍵合結構中，對配置在半導體芯片的主面上的電極焊盤與配置在內插板主面上的電極焊盤進行的電連接，由介于這些電極焊盤之間的焊錫凸起進行。
例如在日本特開2001-144214號公報中公開了有關面朝上鍵合結構的BGA型半導體器件。另外，例如在日本特開平6-34983號公報中公開了有關面朝下鍵合結構的BGA型半導體器件。
近年來，隨著攜帶電話、攜帶型個人電腦等電子設備的小型化的發展，裝入這些電子設備的BGA型半導體器件也被要求小型化。于是，本發明討論有關具有能用已有制造設備且可低成本制造的面朝上鍵合結構的BGA型半導體器件的結果，發現以下問題點。
為了實現BGA型半導體器件的小型化，需要使半導體芯片和內插板的平面尺寸變小。為了減小半導體芯片的平面尺寸，需要減小布置在半導體芯片主面上的電極焊盤的排列節距(pitch)。另外，為了減小內插板的平面尺寸，需要減小布置在內插板主面上的電極焊盤的排列節距。
在使半導體芯片和內插板的電極焊盤的排列節距變小時，鄰近的鍵合引線的間距也變狹小。在鄰近的鍵合引線的間距變狹小時，按照傳遞塑封法(transfer molding method)形成樹脂密封體時，由于因樹脂的流動而引起的鍵合引線的變形也就是引線漂移，容易引起被稱為鄰近的鍵合引線之間短路的異常。因此，為了實現面朝上結構的BGA型半導體器件的小型化，需要抑制鄰近的鍵合引線之間的短路。
抑制鄰近的鍵合引線之間短路的方法可以考慮改變鄰近的鍵合引線彎曲部分(loop)高度的方法，但這種情況雖然可有效抑制鍵合引線在中間部分的短路，但難以控制鍵合引線在鍵合引線的一端部側(半導體芯片的電極焊盤側)和另一端側(內插板的電極焊盤側)的短路。

發明內容
本發明的目的在于提供一種能夠抑制鄰近的鍵合引線之間短路的技術。
另外，本發明的另一目的在于提供一種能夠抑制鄰近的鍵合引線之間短路、且能夠實現使半導體器件小型化的技術。
通過本說明書的記述和附圖，能清楚本發明的上述及其他目的和新的特征。
本申請公開的發明中的代表例的概要的簡要說明如下所述。
(1)本發明的半導體器件，具有半導體芯片；布線基板，其在主面上配置了上述半導體芯片；多個電極焊盤，在上述半導體芯片的主面沿其一邊配置；多個連接部，在上述布線基板的主面沿上述半導體芯片的一邊配置；多條引線，分別與上述半導體芯片的多個電極焊盤和上述布線基板的多個連接部電連接；及樹脂密封體，密封上述半導體芯片和上述多條引線；上述多條引線包含第1引線和第2引線，上述第1引線的一端部與上述多個電極焊盤中的第1電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的第1連接部連接，上述第2引線的一端部與上述多個電極焊盤中的鄰近第1電極焊盤的第2電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的鄰近第1連接部的第2連接部連接；上述第2引線的一端部被連接在距離上述半導體芯片的一邊比上述第1引線的一端部還遠的位置；上述第2引線的另一端部被連接在距離上述半導體芯片的一邊比上述第1引線的另一端部還遠的位置。
(2)本發明的半導體器件的制造方法，具有以下工序組裝部件準備工序，準備半導體芯片和布線基板，該半導體芯片具有在主面沿該主面的一邊配置的多個電極焊盤，該布線基板具有搭載上述半導體芯片的搭載區域、及在上述芯片搭載區域外側沿著上述半導體芯片的一邊配置的多個連接部；粘片工序，在上述布線基板的芯片搭載區域搭載上述半導體芯片；引線鍵合工序，通過多條引線分別對上述半導體芯片的多個電極焊盤和上述布線基板的多個連接部進行電連接；及塑封工序，通過樹脂密封上述半導體芯片及上述多條引線；上述多條引線包含第1引線和第2引線，上述第1引線的一端部與上述多個電極焊盤中的第1電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的第1連接部連接，上述第2引線的一端部分與上述多個電極焊盤中的鄰近第1電極焊盤的第2電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的鄰近第1連接部的第2連接部連接；
上述第2引線的一端部被連接在距離上述半導體芯片的一邊比上述第1引線的一端部還遠的位置；上述第2引線的另一端部被連接在距離上述半導體芯片的一邊比上述第1引線的另一端部還遠的位置。


圖1是示出本發明實施例1的半導體器件內部結構的俯視圖。
圖2是沿圖1A-A線的剖面圖。
圖3是擴大圖1局部的俯視圖。
圖4表示實施例1的半導體器件內部結構的圖((a)是沿圖3A-A線的剖面圖，(b)是沿圖3C-C線的剖面圖，(C)是重疊了(a)和(b)的狀態的剖面圖)。
圖5是擴大圖3局部的俯視圖。
圖6是示出制造本實施例1的半導體器件中使用的多面處理板的概要結構的俯視圖。
圖7是在本實施例1的半導體器件的制造中、進行了粘片工序的狀態的俯視圖。
圖8是在本實施例1的半導體器件的制造中、進行了第1引線鍵合工序的狀態的俯視圖。
圖9是擴大圖8局部的俯視圖。
圖10是在本實施例1的半導體器件的制造中、進行了第2引線鍵合工序的狀態的俯視圖。
圖11是擴大圖10局部的俯視圖。
圖12是示出制造本實施例1的半導體器件的塑封工序中、將多面處理板定位在成型模具中的狀態的俯視圖。
圖13是示出制造本實施例1的半導體器件的塑封工序中、流入成型模具的腔的內部的樹脂的狀態的俯視圖。
圖14是在本實施例1的半導體器件的制造中、進行了塑封工序的狀態的俯視圖。
圖15是在本實施例1的半導體器件的制造中、進行了切斷工序的狀態的俯視圖。
圖16是本實施例1的半導體晶片的俯視圖。
圖17是擴大圖16局部的俯視圖。
圖18是擴大圖17局部的俯視圖。
圖19是在本實施例1的半導體器件的制造中、用于說明特性檢測工序的圖。
圖20是示出半導體芯片的電極焊盤與鍵合引線的一端部的連接為之字形狀進行時的連接部的位置的圖。
圖21是示出半導體芯片的電極焊盤與鍵合引線的一端部的連接為一直線狀進行時的連接部的位置的圖。
圖22是示出本發明實施例2的半導體器件的概要結構的主要部分的俯視圖。
圖23是示出圖22的半導體芯片的概要結構的主要部分的俯視圖。
圖24是示出本發明實施例3的半導體器件內部結構的俯視圖。
圖25是與圖24對應的主要部分的剖視圖。
具體實施例方式
下面，參照附圖詳細說明本發明的實施方式。并且，在用于說明發明實施方式的全部圖中，具有相同功能的部分附帶相同符號，并省略對其進行的反復說明。
(實施例1)實施例1說明有關在面朝上鍵合結構的BGA型半導體器件的例子。
圖1是示出本發明實施例1的面朝上鍵合結構的BGA型半導體器件內部結構的俯視圖。圖2是沿圖1A-A線的剖面圖。圖3是擴大圖1局部的俯視圖。圖4表示實施例1的半導體器件內部結構的圖((a)是沿圖3A-A線的剖面圖，(b)是沿圖3C-C線的剖面圖，(C)是重疊了(a)和(b)的狀態的剖面圖)。圖5是擴大圖3局部的俯視圖。
如圖1和圖2所示，本實施例1的BGA型半導體器件1是如下的封裝結構在位于內插板4的相互相反側的主面4x和背面4y(互相相對的主面4x和背面4y)中的主面4x側搭載半導體芯片2，在內插板4的背面4y側配置多個球狀焊錫凸起10作為外部連接用端子。
半導體芯片2的與厚度方向交叉的平面形狀為方形，本實施例中例如為5.0mm×5.00mm的正方形。半導體芯片2雖不限于此，但主要是具有半導體基板、在半導體基板的主面上形成的多個晶體管元件、在上述半導體基板的主面上分別重疊了各絕緣層、布線層的多層布線層、覆蓋該多層布線層而形成的表面保護膜(最終保護膜)的結構。絕緣層例如由氧化硅膜形成。布線層例如由鋁(Al)、或鋁合金、或銅(Cu)、或銅合金等金屬膜形成。表面保護膜例如由重疊了氧化硅膜或氮化硅膜等無機絕緣膜及有機絕緣膜的多層膜形成。
半導體芯片2具有相互位于相反側的主面(電路形成面)2x及背面2y，在半導體芯片2的主面2x側作為集成電路例如形成控制電路。該控制電路主要通過在半導體基板的主面形成的晶體管元件和在多層布線層形成的布線構成。在該背面2y和內插板4的主面4x之間存在粘接材料7的狀態下，半導體芯片2粘接固定在內插板4的主面4x上。
在半導體芯片2的主面上配置著由多個電極焊盤3構成的4列焊盤組。沿著半導體芯片2的第1邊2x1配置著第1焊盤組的多個電極焊盤3，沿著半導體芯片2的第2邊2x2配置著第2焊盤組的多個電極焊盤3，沿著半導體芯片2的第3邊2x3配置著第3焊盤組的多個電極焊盤3，沿著半導體芯片2的第4邊2x4配置著第3焊盤組的多個電極焊盤3。各焊盤組的多個電極焊盤3在半導體芯片2的多層布線層中的最上層的布線層上形成，且通過在半導體芯片2的表面保護膜上與各電極焊盤3相對應而形成了的鍵合開口露出。
內插板4的與厚度方向交叉的平面形狀為方形，本實施例例如為13.0mm×13.00mm的正方形。內插板4雖然不限于此，但主要為具有芯材、覆蓋該芯材的主面而形成的保護膜、覆蓋位于與該芯材的主面相反側的背面(與芯材的主面相對的面)而形成的保護膜的結構。芯材例如為在該主面、背面和內部具有布線的多層布線結構。芯材的各絕緣層例如由在玻璃纖維中浸入環氧樹脂系或聚酰胺系樹脂的高彈性樹脂基板形成。芯材的各布線層例如由主要成分為Cu的金屬膜形成。形成芯材主面上的保護膜的目的主要是保護在芯材的最上層的布線層上形成的布線，形成芯材背面上的保護膜的目的主要是保護在芯材的最下層的布線層上形成的布線。芯材主面上和背面上的保護膜例如使用由二液性堿性顯像液型阻焊劑油墨或熱可硬化性阻焊劑油墨構成的絕緣膜。
在內插板4的主面4x上，在半導體芯片2的周圍配置著由多個電極焊盤(引線連接部)5構成的4列焊盤組。第1焊盤組的多個電極焊盤5沿半導體2的第1邊2xl配置，第2焊盤組的多個電極焊盤5沿半導體2的第2邊2x2配置，第3焊盤組的多個電極焊盤5沿半導體2的第3邊2x3配置，第4焊盤組的多個電極焊盤5沿半導體2的第4邊2x4配置。各焊盤組的多個電極焊盤5分別由芯材的最上層的布線層上形成的多個布線的一部分構成，且通過在芯材主面上的保護膜上與各電極焊盤5相對應而形成了的開口露出。
在內插板4的背面4y上配置著多個電極焊盤6。該多個電極焊盤6分別由芯材的最下層的布線層上形成的多個布線的一部分構成，且通過在芯材主面上的保護膜上與各電極焊盤6相對應而形成了的開口露出。
構成半導體芯片2的第1焊盤組的多個電極焊盤3和構成內插板4的第1焊盤組的多個電極焊盤5，分別通過構成第1引線組的多根鍵合引線8進行電連接。構成半導體芯片2的第2焊盤組的多個電極焊盤3和構成內插板4的第2焊盤組的多個電極焊盤5，分別通過構成第2引線組的多根鍵合引線8進行電連接。構成半導體芯片2的第3焊盤組的多個電極焊盤3和構成內插板4的第3焊盤組的多個電極焊盤5，分別通過構成第3引線組的多根鍵合引線8進行電連接。構成半導體芯片2的第4焊盤組的多個電極焊盤3和構成內插板4的第4焊盤組的多個電極焊盤5，分別通過構成第4引線組的多根鍵合引線8進行電連接。鍵合引線8例如使用金(Au)引線。鍵合引線8的連接方法例如使用熱壓接與超聲波振動并用的釘頭式鍵合(nail-head bonding)(球焊)法。
各引線組的多個鍵合引線8例如通過釘頭式鍵合法進行連接，該釘頭式鍵合法以半導體芯片2的電極焊盤3為第1鍵合點、以內插板4的電極焊盤5為第2鍵合點。
半導體芯片2、各引線組的多根鍵合引線8等被在內插板4的主面4x上形成的樹脂密封體9密封著。為了實現使應力降低的目的，樹脂密封體9例如由添加了酚醛系硬化劑、硅膠和大量填充物(例如二氧化硅)等的環氧樹脂系的熱可硬化性絕緣樹脂形成。形成樹脂密封體9的方法例如使用適合大量生產的傳遞塑封法。
多個焊錫凸起10分別與在內插板4的背面4y形成的多個電極焊盤6固定粘接，進行電和機械的連接。焊錫凸起10使用實質上不含Pb的無Pb組成的焊錫凸起，例如使用Sn-1[wt％]Ag-0.5[wt％]Cu組成的焊錫凸起。
構成半導體芯片2的第1焊盤組的多個電極焊盤3的平面形狀為長方形，該長方形的位于互相相反側的2條長邊沿著距離上述半導體芯片2的第1邊2x1變遠的方向延伸、且位于互相相反側的2條短邊沿著半導體芯片2的第1邊2x1延伸。另外，構成半導體芯片2的第2焊盤組的多個電極焊盤3、構成第3焊盤組的多個電極焊盤3和構成第4焊盤組的多個電極焊盤3也與構成第1焊盤組的多個電極焊盤3一樣，平面形狀是長方形，該長方向的位于互相相反側的2條長邊沿著距離上述半導體芯片2的邊(第2邊2x2、第3邊2x3、第4邊2x4)變遠的方向延伸、且位于互相相反側的2條短邊沿著半導體芯片2的邊(第2邊2x2、第3邊2x3、第4邊2x4)延伸。
構成第1引線組的多根鍵合引線8包含第1鍵合引線8a和第2鍵合引線8b；所述第1鍵合引線8a如圖3和圖4(a)所示，一端部8a1與構成上述半導體芯片2的第1焊盤組的多個電極焊盤3中的第1電極焊盤3a連接，且一端部8a1相反側的另一端部8a2與構成內插板4的第1焊盤組的多個電極焊盤5中的第1電極焊盤5a連接；所述第2鍵合引線8b如圖3和圖4(b)所示，一端部8b1與構成上述半導體芯片2的第1焊盤組的多個電極焊盤3中的第1電極焊盤3a連接，一端部8b1相反側的另一端部8b2與構成內插板4的第1焊盤組的多個電極焊盤5中的第1電極焊盤5a鄰近的第2電極焊盤5b連接，且彎曲高度14b比第1鍵合引線8a的彎曲高度14a(參照圖4(a))高。
如圖4(a)和圖4(b)所示，第2鍵合引線8b的一端部8b1被連接在距離半導體芯片2的第1邊2x1比第1鍵合引線8a的一端部8a1遠的位置。
第2鍵合引線8b的另一端部8b2被連接在距離半導體芯片2的第1邊2x1比第1鍵合引線8a的另一端部8a2遠的位置。
利用如上所述的結構，如圖4(c)所示，鍵合引線8的排列方向上的第1鍵合引線8a和第2鍵合引線8b不重合，所以按照傳遞塑封法形成樹脂密封體時，由于因樹脂流動而引起的鍵合引線形狀的變形的引線漂移即使在鍵合引線8上發生，也可以抑制鄰近的鍵合引線間的短路。
僅僅改變彎曲高度的高度也具有抑制鄰近的鍵合引線間短路的效果，但這時鍵合引線的排列方向上鍵合引線的重合，在一端側和另一端側發生，所以雖然可以抑制鍵合引線中間部位的短路，但是抑制在一端側和另一端側的短路是困難的。與此相對，在本實施例中引線的排列方向上鍵合引線的重合，在一端側和另一端側不發生，所以可以抑制在一端側和另一端側的短路。
為了實現BGA型半導體器件1的小型化，需要減小半導體芯片和內插板的平面尺寸。為了減小半導體芯片和內插板的平面尺寸，需要減小在半導體芯片和內插板上布置的電極焊盤的排列節距。半導體芯片的電極焊盤的排列節距變窄時，必須使用引線直徑細的鍵合引線。由于引線直徑細的鍵合引線機械強度低，所以鍵合引線的一端側和另一端側也容易發生引線漂移。另外，半導體芯片和內插板上布置的電極焊盤的排列節距變窄時，鄰近的鍵合引線的間隔也變窄，所以鍵合引線的一端側和另一端側也容易發生引線漂移。因此，為了實現BGA型半導體器件1的小型化，需要抑制鍵合引線的一端側和另一端側的短路。在本實施例中，由于也可以抑制鍵合引線的一端側和另一端側的短路，所以可以實現BGA型半導體器件1的小型化。
構成半導體芯片2的第1焊盤組的多個電極焊盤3如圖3所示，是將第1電極焊盤3a和第2電極焊盤3b交替并列反復配置成直線排列，構成內插板的第1焊盤組的多個電極焊盤5如圖3所示，是將第1電極焊盤5a和第2電極焊盤5b交替并列反復配置成之字形排列。
如圖4(a)和圖4(b)所示，半導體芯片2的第1邊2x1和第2電極焊盤5b之間的距離11b比半導體芯片2的第1邊2x1和第1電極焊盤5a之間的距離11a寬，半導體芯片2的第1邊2x1和第2鍵合引線8b的一端部8b1之間的距離12b比半導體芯片2的第1邊2x1和第1鍵合引線8a的一端部8a1之間的距離12a寬，第2鍵合引線8b的一端部8b1和另一端部8b2之間的距離13b比第1鍵合引線8a的一端部8a1和另一端部8a2之間的距離13a寬。
如圖5所示，構成半導體芯片2的第1焊盤組的電極焊盤3的寬度3w比構成內插板4的第1焊盤組的電極焊盤5的寬度5w狹窄，構成半導體芯片2的第1焊盤組的電極焊盤3的排列節距3p比構成內插板4的第1焊盤組的電極焊盤5的排列節距5p狹窄。在本實施例中，電極焊盤3的寬度3w例如大致為60μm，電極焊盤3的排列節距3p例如大致為65μm，電極焊盤5的寬度5w例如大致為100μm，電極焊盤5的排列節距5p例如大致為200μm。另外，構成半導體芯片2的第1焊盤組的多個電極焊盤3在鍵合引線8連接的各鍵合面具有探針的接觸痕跡部26，該接觸痕跡部26設在距離半導體芯片2的第1邊2x1比第1鍵合引線8a的一端部8a1還遠、且距離半導體芯片2的第1邊2x1比第2鍵合引線8b的一端部8b1還近的位置。
并且，第2至第4引線組的結構也與第1引線組相同，半導體芯片2的第2至第4焊盤組的結構也與半導體芯片2的第1焊盤組相同，內插板4的第2至第4焊盤組的結構也與內插板4的第1焊盤組相同。
樹脂密封體9和內插板4的平面尺寸大致相同，樹脂密封體9和內插板4的的側面為同一面。在制造本實施例的BGA型半導體器件1中，采用一同塑封的方式。因此，如后詳細說明的那樣，使用主面具有多個器件區域(制品形成區域)的多面處理板(多個處理基板)，利用1個樹脂密封體(一同用樹脂密封體)密封在該多面處理板得各器件區域配置的半導體芯片之后，將多面處理板的多個器件區域與該樹脂密封體一起分成一個一個的，由此制造BGA型半導體器件1。
圖6是示出制造BGA型半導體器件1所使用的多面處理板的概要結構的俯視圖。
如圖6所示，多面處理板15的與其厚度方向交叉的平面形狀為方形，本實施例中例如為長方形。在多面處理板15的主面(芯片搭載面)設有塑封區域(圖未示出)，在該塑封區域中設有多個器件區域16，在各器件區域16中設有芯片搭載區域17。在各芯片搭載區域17搭載半導體芯片2，在塑封區域形成樹脂密封體，該樹脂密封體一同對各芯片搭載區域17搭載的多個半導體芯片2進行密封。
各器件區域16由規定它們邊界的劃分區域18劃分。另外，各器件區域16的結構和平面形狀與圖1和圖2所示的內插板4一樣。
以下，使用圖7至圖15說明有關BGA型半導體器件1的制造。
圖7是進行了粘片工序的狀態的俯視圖。圖8是進行了第1引線鍵合工序的狀態的俯視圖。圖9是擴大圖8局部的俯視圖。圖10是進行了第2引線鍵合工序的狀態的俯視圖。圖11是擴大圖10局部的俯視圖。圖12是塑封工序中將多面處理板定位在成型模具中的狀態的俯視圖。圖13是塑封工序中流入成型模具的腔的內部的樹脂的狀態的俯視圖。圖14是進行了塑封工序的狀態的俯視圖。圖15是進行了切斷工序的狀態的俯視圖。
首先，準備半導體芯片2和多面處理板15。
接著，在多面處理板15的主面的各芯片搭載區域17涂覆例如由環氧樹脂系熱可硬化性樹脂形成的粘接材料7，然后，在各芯片搭載區域17上隔著粘接材料7搭載半導體芯片，然后，進行熱處理使粘接材料7硬化，如圖7所示，在各芯片搭載區域17上粘接固定半導體芯片2。
接著，如圖8和圖9所示，利用多個第1鍵合引線8a，分別電連接半導體芯片2的多個第1電極焊盤3a和器件形成區域16(內插板4)的多個第1電極焊盤5a。第1鍵合引線8a的連接通過釘頭式鍵合法進行，該釘頭式鍵合法以半導體芯片2的第1電極焊盤3a為第1鍵合點，以內插板4的第1電極焊盤5a為第2鍵合點。
接著，如圖10和圖11所示，利用多個第2鍵合引線8b，分別電連接半導體芯片2的多個第2電極焊盤3b和器件形成區域16(內插板4)的多個第2電極焊盤5b。第2鍵合引線8b的連接通過釘頭式鍵合法進行，該釘頭式鍵合法以半導體芯片2的第2電極焊盤3b為第1鍵合點，以內插板4的第2電極焊盤5b為第2鍵合點。半導體芯片2的第2電極焊盤3b和第2鍵合引線8b的一端部8b1的連接，在距離半導體芯片2的邊比半導體芯片2的第1電極焊盤3a和第1鍵合引線8a的一端部8a1的連接還遠的位置進行，且器件形成區域(內插板4)16的第2電極焊盤5b和第2鍵合引線8b的另一端部8b2的連接，在距離半導體芯片2的邊比器件形成區域16的第1電極焊盤5a和第1鍵合引線8a的另一端部8a2的連接還遠的位置進行。第2鍵合引線8b的彎曲部分的高度比第1鍵合引線8a高。
在該工序中，第2鍵合引線8b的一端部8b1被連接在距離半導體芯片2的第1邊2x1比第1鍵合引線8a的一端部8a1還遠的位置，第2鍵合引線8b的另一端部8b2被連接在距離半導體芯片2的第1邊2x1比第1鍵合引線8a的另一端部8a2還遠的位置。因此，鍵合引線8的排列方向上的第1鍵合引線8a和第2鍵合引線8b不重合。
另外，彎曲部分的高度比第1鍵合引線8a還高的第2鍵合引線8b的連接，在連接了第1鍵合引線8a之后進行。如上所述，在連接了第1鍵合引線8a之后，連接彎曲部分的高度比第1鍵合引線8a還高的第2鍵合引線8b，由此，與交替連接第1和第2鍵合引線(8a、8b)的情況相比，引線鍵合的設置是容易的，所以生產性提高。
并且，第2鍵合引線8b的長度也比第1鍵合引線8a長。
接著，如圖12所示，在成形模具30的上模30a和下模30b之間對多面處理板15進行定位。
雖不限于此，但成形模具30具有腔31、多個樹脂注入口32、多個子澆道、多個主澆道、多個剔料(cull)、連結澆道、多個氣孔、多個端口和板收納區域。腔31、多個樹脂注入口32、多個子澆道、多個主澆道、多個剔料、連結澆道和多個氣孔設在上模30a上，多個端口和板收納區域設在下模30b上。腔31從上模30a的對準面向深度方向凹陷，板收納區域從下模30b的對準面向深度方向凹陷。
腔31和板收納區域的平面形狀形成為與多面處理板15的平面形狀相對應的形狀。在本實施例中，由于多面處理板15的平面形狀為長方形，與此相對應腔31和板收納區域的平面形狀也為長方形。腔31的平面尺寸與塑封區域的平面尺寸大致相同，板收納區域的平面尺寸與多面處理板15的平面尺寸大致相同。多面處理板15被收納在下模30b的板收納區域，且進行與成形模具30的定位。將多面處理板15定位在成形模具30上時，腔31布置在多面處理板15的主面上。
接著，例如將環氧樹脂系熱可硬化性樹脂從成形模具30的端口，通過剔料、主澆道、子澆道和樹脂注入口32注入腔31的內部，從而一同對貼裝著多面處理板15的主面上的多個半導體芯片2進行樹脂密封。通過該工序，如圖14所示，僅在多面處理板15的主面側形成樹脂密封體33，一同密封多個半導體芯片2。
在該工序中，由于沿腔31的一長邊設置多個樹脂注入口32，以便覆蓋腔31的內部的整個區域均勻地填充樹脂，所以如圖13所示，注入腔31內部的樹脂33a從腔31的一長邊側朝相反的另一長邊側流動。因此，腔31內部的樹脂33a的宏觀流動方向34為從腔31的一長邊側朝另一長邊側的方向。
在該工序中，鍵合引線8的排列沿樹脂33a的宏觀流動方向34的引線組(換而言之，在與樹脂33a的宏觀流動方向34垂直的方向拉伸的引線組)中，鍵合引線8的引線漂移容易發生，但由于在鄰近的鍵合引線中，第2鍵合引線8b的一端部8b1被連接在距離半導體芯片的第1邊2x1比第1鍵合引線8a的一端部8a1還遠的位置，且第2鍵合引線8b的另一端部8b2被連接在距離半導體芯片的第1邊2x1比第1鍵合引線8a的另一端部8a2還遠的位置，所以可以抑制鄰近的鍵合引線間的短路。
接著，在多面處理板15的背面上配置了多個電極焊盤6的各表面上形成球狀焊錫凸起10。焊錫凸起10例如通過用球供給法供給球狀焊錫材料之后進行熱處理而形成。
接著，將多個半導體芯片2一同密封的樹脂密封體33粘接在切割薄片26上，然后，如圖15所示，將多面處理板15的多個芯片區域16與樹脂密封體33一起分割成單體，這些分割利用切割設備進行。通過該工序，可大致完成如圖1和圖2所示的半導體器件1。
下面，使用圖16至圖19說明有關半導體芯片2的制造。
圖16是本實施例1的半導體晶片的俯視圖。圖17是擴大圖16局部的俯視圖。圖18是擴大圖17局部的俯視圖。圖19是用于說明特性檢測工序的圖。
首先，準備由單晶硅形成的半導體晶片20，然后，在半導體晶片20的主面，進行形成場效應晶體管等半導體元件、布線層、絕緣膜等的晶片前處理工序，如圖16所示，在半導體芯片20的主面上，成行列狀地形成集成電路例如具有控制電路的多個芯片形成區域21。多個芯片形成區域21分別由規定它們邊界的劃分區域22劃分，被配置成相互隔離的狀態。通過在半導體晶片20的主面上主要形成半導體元件、多層布線層、電極焊盤3、表面保護膜和開口等，而形成多個芯片形成區域22。
然后，使用探針卡進行探針檢測。探針檢測首先進行半導體晶片20與探針卡的位置對準，然后如圖19所示，使探針卡的探針25的前端部25a與半導體晶片20的芯片形成區域21的多個電極焊盤3接觸。然后，通過與探針卡的探針25進行電連接的檢測設備檢測芯片形成區域21的電路電特性。對每個芯片形成區域21都進行該工序。由此來對芯片形成區域21判別良品、不良品、工作頻率等電特性的等級。
在該工序中，如圖17和圖18所示，在電極焊盤3的連接面上形成因探針25的接觸而造成的傷，即接觸痕跡部26。由于該接觸痕跡部26使電極焊盤3與鍵合引線8的一端部的接合性劣化，所以需要盡量使與鍵合引線8的一端部連接的區域不形成接觸痕跡部26。
在本實施例中，電極焊盤3的平面形狀為長方形，該長方形的位于互相相反側的2條長邊沿著距離上述半導體芯片2的一邊變遠的方向延伸，且位于互相相反側的2條短邊沿著上述半導體芯片2的邊延伸。因此，通過使電極焊盤3的長邊方向的長度不小于沿電極焊盤3與鍵合引線8的一端部的連接區域的電極焊盤3的長邊方向的長度的2倍，可以在距離半導體芯片2的邊比第1鍵合引線8a的一端部還遠、且距離半導體芯片2的邊比第2鍵合引線8b的一端部還近的位置設置接觸痕跡部26，所以可以不在與鍵合引線8的一端部連接的區域形成接觸痕跡部26。另外，由于可以使探針25的前端部25a不是之字排列，且不在與鍵合引線8的一端部連接的區域形成接觸痕跡部26，所以可以使用現有的探針卡進行探針檢測。
然后，使用切割裝置對半導體芯片20的劃分區域22進行切割，按照各芯片形成區域分割半導體晶片20。由此形成半導體芯片2。
圖20是示出半導體芯片2的電極焊盤3與鍵合引線8的一端部的連接為之字形狀進行時的連接部的位置的圖。
圖21是示出半導體芯片2的電極焊盤3與鍵合引線8的一端部的連接為一直線狀進行時的連接部的位置的圖。
如圖20所示，與第1電極焊盤3a連接的第1鍵合引線8a的一端部8a1和與第1電極焊盤3a鄰近的電極焊盤3b連接的第2鍵合引線8b的一端部8b1之間的距離8p，當半導體芯片2的電極焊盤3與鍵合引線8的一端部的連接為之字狀時，比半導體芯片2的電極焊盤3與鍵合引線8的一端部的連接為一直線狀時還寬。電極焊盤的排列節距相同時，圖21中的劈刀(capillary)的前端部分28與相鄰的鍵合引線8的一端部接觸，圖22中的劈刀的前端部分28與相鄰的鍵合引線的一端部不接觸。
因此，電極焊盤3的間隔不擴大，可以控制引線鍵合時因劈刀干涉而引起的引線變形。
另外，由于電極焊盤3的排列節距不擴大，距離8p可擴大，所以可以使相當于它的部分、即電極焊盤3的排列節距3p狹窄。其結果，半導體芯片2的平面尺寸可以變小，所以可以實現BGA型半導體器件1的小型化。
(實施例2)圖22是示出本發明實施例2的BGA型半導體器件的概要結構的主要部分的俯視圖。圖23是示出圖22的半導體芯片的概要結構的主要部分的俯視圖。
如圖22和圖23所示，本事實例2的BGA半導體器件la與上述實施例1的結構基本相同，以下的結構不同。
即，在半導體芯片2的主面沿它的邊配置多個電極焊盤3，電極焊盤3被排列成第1電極焊盤3a與第2電極焊盤3b交替往返配置成之字狀，該第2電極焊盤3b與該第1電極焊盤3a鄰近、且距離半導體芯片2的邊比第1電極焊盤3a還遠。
使用如上所述的半導體芯片2時，也可以得到與上述實施例1相同的效果。
并且，由于本實施例的情況需要將探針25的前端部25a配置成之字狀，所以使用現有的探針卡是困難的。
(實施例3)圖24是示出本發明實施例3的BGA型半導體器件內部結構的俯視圖。圖25是與圖24對應的主要部分的剖視圖。
如圖24和圖25所示，本實施例3的BGA半導體器件1b與上述實施例1的結構雖然基本相同，但被樹脂密封體9密封的半導體芯片為多層結構這點不同。
在第1半導體芯片2a上通過介于中間的粘接層7疊層第2半導體芯片2b，第1半導體芯片2a的電極焊盤3a與第2半導體芯片2b的電極焊盤3b與實施例1和2同樣為之字排列。
由于極力減小樹脂密封體9的厚度，上述第2半導體芯片2b例如可以薄型化至0.1mm左右或以下。如上所述使半導體芯片變薄時，由于上側和下側的半導體芯片的電極焊盤接近，所以如果與實施例1和2一樣配置電極焊盤，則能夠防止引線接觸。
因此，可以提供薄型且電可靠性高的半導體封裝。
以上，根據上述實施例具體說明了本發明人進行的發明，但本發明不限于上述實施例，當然可以在不超出其宗旨的范圍內進行各種改變。
發明的效果如下簡單說明采用本申請公開的發明中的代表例可得到的效果，。
如果采用本發明，則可以抑制鄰近的鍵合引線間的短路。
如果采用本發明，則可以實現半導體器件的小型化。
權利要求
1.一種半導體器件，具有半導體芯片；布線基板，在主面上配置了上述半導體芯片；多個電極焊盤，在上述半導體芯片的主面沿其一邊配置；多個連接部，在上述布線基板的主面沿上述半導體芯片的一邊配置；多條引線，分別與上述半導體芯片的多個電極焊盤和上述布線基板的多個連接部電連接；及樹脂密封體，密封上述半導體芯片和上述多條引線；其特征在于上述多條引線包含第1引線和第2引線，上述第1引線的一端部與上述多個電極焊盤中的第1電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的第1連接部連接，上述第2引線的一端部與上述多個電極焊盤中的鄰近第1電極焊盤的第2電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的鄰近第1連接部的第2連接部連接；上述第2引線的一端部被連接在距離上述半導體芯片的一邊比上述第1引線的一端部還遠的位置；上述第2引線的另一端部被連接在距離上述半導體芯片的一邊比上述第1引線的另一端部還遠的位置。
2.如權利要求1所述的半導體器件，其特征在于上述多個電極焊盤的平面形狀為長方形，該長方形的位于互相相反側的2條長邊沿著距離上述半導體芯片的一邊變遠的方向延伸。
3.如權利要求1所述的半導體器件，其特征在于上述多個電極焊盤為上述第1電極焊盤和第2電極焊盤交替并列反復配置的直線排列。
4.如權利要求1所述的半導體器件，其特征在于上述多個電極焊盤的平面形狀為正方形，上述第2電極焊盤配置在距離上述半導體芯片的一邊比上述第1電極焊盤遠的位置。
5.如權利要求4所述的半導體器件，其特征在于上述多個電極焊盤為上述第1電極焊盤和上述第2電極焊盤交替并列反復配置的之字形排列。
6.如權利要求1所述的半導體器件，其特征在于上述第2連接部配置在距離上述半導體芯片的一邊比上述第1連接部遠的位置。
7.如權利要求6所述的半導體器件，其特征在于上述多個連接部為上述第1連接部和上述第2連接部交替并列反復配置的之字形排列。
8.如權利要求1所述的半導體器件，其特征在于上述多個電極焊盤的排列節距比上述多個連接部的排列節距窄。
9.如權利要求1所述的半導體器件，其特征在于上述第1引線比上述第2引線短。
10.如權利要求1所述的半導體器件，其特征在于通過以上述電極焊盤為第1鍵合點、上述連接部為第2鍵合點的釘頭式鍵合法，連接上述多條引線。
11.如權利要求1所述的半導體器件，其特征在于上述樹脂密封體通過傳遞塑封法形成。
12.如權利要求1所述的半導體器件，其特征在于上述多個電極焊盤的平面形狀為長方形，該長方形的位于互相相反側的2條長邊沿著距離上述半導體芯片的一邊變遠的方向延伸；上述多個電極焊盤在上述引線連接的鍵合面上有探針的接觸痕跡部；上述接觸痕跡部設置在距離半導體芯片的一邊比上述第1引線的一端部遠、且距離半導體芯片的一邊比上述第2引線的一端部近的位置。
13.如權利要求12所述的半導體器件，其特征在于上述多個電極焊盤的各長邊的長度，不小于沿上述電極焊盤和上述引線的一端部的連接區域的上述電極焊盤的長邊方向的長度的2倍。
14.一種半導體器件，具有半導體芯片；布線基板，在主面上配置了上述半導體芯片；第1和第2電極焊盤，在上述半導體芯片的主面沿其一邊配置且相鄰；第1和第2連接部，在上述布線基板的主面沿上述半導體芯片的一邊配置且相鄰；第1引線，一端部與上述半導體芯片的第1電極焊盤連接、另一端部與上述布線基板的第1連接部連接；第2引線，一端部與上述半導體芯片的第2電極焊盤連接、另一端部與上述布線基板的第2連接部連接；樹脂密封體，密封上述半導體芯片、上述第1引線和第2引線；其特征在于上述半導體芯片的第2電極焊盤和上述第2引線一端部的連接位置，比上述半導體芯片的第1電極焊盤和上述第1引線一端部的連接位置距離上述半導體芯片的一邊還遠；上述布線基板的第1連接部和上述第1引線一端部的連接位置，比上述布線基板的第2連接部和上述第2引線一端部的連接位置距離上述半導體芯片的一邊還遠。
15.如權利要求14所述的半導體器件，其特征在于上述第1和第2電極焊盤的平面形狀為長方形，該長方形的位于互相相反側的2條長邊沿著距離上述半導體芯片的一邊變遠的方向延伸。
16.如權利要求14所述的半導體器件，其特征在于上述第1和第2電極焊盤的平面形狀為正方形；上述第2電極焊盤配置在距離上述半導體芯片的一邊比上述第1電極焊盤還遠的位置。
17.如權利要求15所述的半導體器件，其特征在于上述第2連接部配置在距離上述半導體芯片的一邊比上述第1連接部還遠的位置。
18.一種半導體器件的制造方法，具有以下工序組裝部件準備工序，準備半導體芯片和布線基板，該半導體芯片具有在主面沿該主面的一邊配置的多個電極焊盤，該布線基板具有搭載上述半導體芯片的搭載區域、及在上述芯片搭載區域外側沿著上述半導體芯片的一邊配置的多個連接部；粘片工序，在上述布線基板的芯片搭載區域搭載上述半導體芯片；引線鍵合工序，通過多條引線分別對上述半導體芯片的多個電極焊盤和上述布線基板的多個連接部進行電連接；及塑封工序，通過樹脂密封上述半導體芯片及上述多條引線；其特征在于上述多條引線包含第1引線和第2引線，上述第1引線的一端部與上述多個電極焊盤中的第1電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的第1連接部連接，上述第2引線的一端部分與上述多個電極焊盤中的鄰近第1電極焊盤的第2電極焊盤連接、且上述一端部相反側的另一端部與上述多個連接部中的鄰近第1連接部的第2連接部連接；上述第2引線的一端部被連接在距離上述半導體芯片的一邊比上述第1引線的一端部還遠的位置；上述第2引線的另一端部被連接在距離上述半導體芯片的一邊比上述第1引線的另一端部還遠的位置。
19.如權利要求18所述的半導體器件的制造方法，其特征在于上述引線鍵合工序，上述第1引線的連接比上述第2引線的連接先進行。
20.如權利要求18所述的半導體器件的制造方法，其特征在于上述多個電極焊盤的平面形狀為長方形，該長方形的位于互相相反側的2條長邊沿著距離上述半導體芯片的一邊變遠的方向延伸。
21.如權利要求20所述的半導體器件的制造方法，其特征在于上述多個電極焊盤為上述第1電極焊盤和第2電極焊盤交替并列反復配置的直線排列。
22.如權利要求18所述的半導體器件的制造方法，其特征在于上述多個電極焊盤的平面形狀為正方形，上述第2電極焊盤配置在距離上述半導體芯片的一邊比上述第1電極焊盤還遠的位置。
23.如權利要求22所述的半導體器件的制造方法，其特征在于上述多個電極焊盤為上述第1電極焊盤和上述第2電極焊盤交替并列反復配置的之字形排列。
24.如權利要求18所述的半導體器件的制造方法，其特征在于上述第2連接部配置在距離上述半導體芯片的一邊比上述第1連接部還遠的位置。
25.如權利要求24所述的半導體器件的制造方法，其特征在于上述多個連接部為上述第1連接部和上述第2連接部交替并列反復配置的之字形排列。
26.如權利要求18所述的半導體器件的制造方法，其特征在于上述多個電極焊盤的排列節距比上述多個連接部的排列節距還窄。
27.如權利要求18所述的半導體器件的制造方法，其特征在于上述第1引線比上述第2引線短。
28.如權利要求18所述的半導體器件的制造方法，其特征在于上述引線鍵合工序，使用以上述電極焊盤為第1鍵合點、上述連接部為第2鍵合點的釘頭式鍵合法進行。
29.如權利要求18所述的半導體器件的制造方法，其特征在于上述塑封工序使用傳遞塑封法進行。
全文摘要
本發明的半導體器件具有在上述半導體芯片的主面沿其一邊配置的多個電極焊盤、及在上述布線基板的主面沿上述半導體芯片的一邊配置的多個連接部，上述多條引線中的相鄰的第1和第2引線中，上述第2引線的彎曲部分的高度比上述第1引線高，上述第2引線的一端部在距離上述半導體芯片的一邊比上述第1引線的一端部遠的位置與上述電極焊盤連接，上述第2引線的另一端部在距離上述半導體芯片的一邊比上述第1引線的另一端部遠的位置與上述電極焊盤連接。
文檔編號H01L21/60GK1459855SQ0312370
公開日2003年12月3日 申請日期2003年5月20日 優先權日2002年5月21日
發明者松澤朝夫, 西田隆文, 中島靖之, 守田俊章 申請人:株式會社日立制作所, 日立超大規模集成電路系統株式會社